JPH05236197A - センサアレイ - Google Patents
センサアレイInfo
- Publication number
- JPH05236197A JPH05236197A JP4311423A JP31142392A JPH05236197A JP H05236197 A JPH05236197 A JP H05236197A JP 4311423 A JP4311423 A JP 4311423A JP 31142392 A JP31142392 A JP 31142392A JP H05236197 A JPH05236197 A JP H05236197A
- Authority
- JP
- Japan
- Prior art keywords
- array
- sensor
- sensor array
- substrate
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000003491 array Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
- H04N1/1934—Combination of arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/51—Control of the gain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Facsimile Heads (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 本発明は、画像センサアレイと同一チップ上
に補助装置及び支援回路を集積するセンサアレイ構造を
提供すること。 【構成】 画像を走査しかつ前記画像をピクセルに変換
するとともにアレイを制御するためのダーク基準信号を
供給するために、単一チップのアプリケーションで、又
は、より長く連続する画像走査アレイを形成するために
同様なセンサアレイと終端間接合して使用されるセンサ
アレイ１０であって、基板１９と、画像のラインを走査
し、走査された画像を表現するアナログのビデオ信号を
提供するための基板上のフォトサイト２２の第１の比較
的に長い直線のロー２０と、ダーク基準信号を提供する
基板上のフォトサイトの第２の比較的に短い直線のロー
２０´と、ピクセルを提供するためにアナログビデオ信
号を処理する基板１９上に集積された回路手段３８、４
０、４２、４４、５０との組み合わせを備えている。
に補助装置及び支援回路を集積するセンサアレイ構造を
提供すること。 【構成】 画像を走査しかつ前記画像をピクセルに変換
するとともにアレイを制御するためのダーク基準信号を
供給するために、単一チップのアプリケーションで、又
は、より長く連続する画像走査アレイを形成するために
同様なセンサアレイと終端間接合して使用されるセンサ
アレイ１０であって、基板１９と、画像のラインを走査
し、走査された画像を表現するアナログのビデオ信号を
提供するための基板上のフォトサイト２２の第１の比較
的に長い直線のロー２０と、ダーク基準信号を提供する
基板上のフォトサイトの第２の比較的に短い直線のロー
２０´と、ピクセルを提供するためにアナログビデオ信
号を処理する基板１９上に集積された回路手段３８、４
０、４２、４４、５０との組み合わせを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、画像センサアレイ、特
に、アレイセンサを有するアレイチップ上にアレイビデ
オ信号処理回路及び他の回路が集積されることを可能と
するアナログ及びディジタルの両方のセンサアレイのた
めに改良されたアーキテクチュア（構造）に関する。
に、アレイセンサを有するアレイチップ上にアレイビデ
オ信号処理回路及び他の回路が集積されることを可能と
するアナログ及びディジタルの両方のセンサアレイのた
めに改良されたアーキテクチュア（構造）に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】画像を
有する原稿を走査しかつ可視画像をビデオ信号に変換す
るための原稿スキャナにおいて使用されるタイプの現在
の画像センサアレイは、アナログバッファ回路、ＤＣ復
元回路、Ａ／Ｄ変換回路、クロック回路等のような支援
電子回路をセンサチップの外側に有している。これはス
キャナの経費及び複雑性を増加させる傾向にあり、従っ
てこれらの補助装置及び支援回路の全てが、同一チップ
上の走査アレイと共に配置され得るならば、これは一つ
の利点となるだろう。センサアレイと同一チップ上に支
援回路を配置することによって達成されるこの利点は、
共に結合されるセンサアレイの数が増加するにつれて、
取り扱われなければならない個々のパーツの数も大幅に
増加するので、センサアレイがより大きな又は全幅のア
レイを形成するために他の同様のセンサアレイと連結さ
れることが目的とされる場合、より一層有効となりかつ
重要となる。
有する原稿を走査しかつ可視画像をビデオ信号に変換す
るための原稿スキャナにおいて使用されるタイプの現在
の画像センサアレイは、アナログバッファ回路、ＤＣ復
元回路、Ａ／Ｄ変換回路、クロック回路等のような支援
電子回路をセンサチップの外側に有している。これはス
キャナの経費及び複雑性を増加させる傾向にあり、従っ
てこれらの補助装置及び支援回路の全てが、同一チップ
上の走査アレイと共に配置され得るならば、これは一つ
の利点となるだろう。センサアレイと同一チップ上に支
援回路を配置することによって達成されるこの利点は、
共に結合されるセンサアレイの数が増加するにつれて、
取り扱われなければならない個々のパーツの数も大幅に
増加するので、センサアレイがより大きな又は全幅のア
レイを形成するために他の同様のセンサアレイと連結さ
れることが目的とされる場合、より一層有効となりかつ
重要となる。
【０００３】
【課題を解決するための手段】本発明は、画像を走査し
かつ前記画像をピクセルに変換するとともにダーク基準
信号を供給するように、単独で又は、より長く連続する
画像走査アレイを形成するために同様のセンサアレイと
終端間接合して使用されるセンサアレイを提供する画像
センサレイ構造であって、基板と、画像ラインを走査
し、かつ走査された画像を表わすアナログビデオ信号を
供給するために前記基板に集積されたフォトサイトの第
１の比較的長い直線列と、ダーク基準信号を供給する前
記基板に集積されたフォトサイトの第２の比較的短い直
線列であって、前記センサアレイが他の同様のセンサア
レイと終端間で接合されることを可能とすると共に、第
１の列内でフォトサイトを使用せずにダーク基準信号を
供給して、前記のより長く連続する画像走査アレイに間
隙が生じるのを防止するように、前記第１の列の境界と
平行かつ境界内に位置付けられる第２の列と、信号の不
均一性を低減させるようにビデオ信号をオフセットする
ための第１の回路と、ビデオ信号の利得を調整するため
の第２の回路と、ビデオ信号をサンプリングするための
第３の回路と、ビデオ信号に予め定められたＤＣバイア
スを復元するための第４の回路と、を含む、前記ピクセ
ルを提供するために前記アナログビデオ信号を処理する
ための、前記基板上に集積された回路手段と、の組み合
わせを備えている。
かつ前記画像をピクセルに変換するとともにダーク基準
信号を供給するように、単独で又は、より長く連続する
画像走査アレイを形成するために同様のセンサアレイと
終端間接合して使用されるセンサアレイを提供する画像
センサレイ構造であって、基板と、画像ラインを走査
し、かつ走査された画像を表わすアナログビデオ信号を
供給するために前記基板に集積されたフォトサイトの第
１の比較的長い直線列と、ダーク基準信号を供給する前
記基板に集積されたフォトサイトの第２の比較的短い直
線列であって、前記センサアレイが他の同様のセンサア
レイと終端間で接合されることを可能とすると共に、第
１の列内でフォトサイトを使用せずにダーク基準信号を
供給して、前記のより長く連続する画像走査アレイに間
隙が生じるのを防止するように、前記第１の列の境界と
平行かつ境界内に位置付けられる第２の列と、信号の不
均一性を低減させるようにビデオ信号をオフセットする
ための第１の回路と、ビデオ信号の利得を調整するため
の第２の回路と、ビデオ信号をサンプリングするための
第３の回路と、ビデオ信号に予め定められたＤＣバイア
スを復元するための第４の回路と、を含む、前記ピクセ
ルを提供するために前記アナログビデオ信号を処理する
ための、前記基板上に集積された回路手段と、の組み合
わせを備えている。
【０００４】Ａ／Ｄ変換を実行する第５の回路がディジ
タルセンサアレイを提供するために追加されてもよい。
タルセンサアレイを提供するために追加されてもよい。
【０００５】
【実施例】図１〜図３に関しては、本発明のアナログ画
像センサアレイ１０のアーキテクチュアが示されてい
る。原稿画像が、印刷、ファクシミリ、記憶装置などの
ような種々のアプリケーション（使用）のため、アレイ
によってビデオ画像又は画像ピクセル（画素）に変換さ
れるタイプの原稿スキャナのように、単一センサアレイ
のアプリケーションにおいて、センサアレイ１０が独立
して用いられることもあるとともに、図３に示されるよ
うに、画像センサアレイ２０がより長い複合アレイ又は
全幅アレイを形成するように同様のセンサアレイと接合
するように用いられてもよい。明確であるように、セン
サチップの外部にアレイ支援回路が配置される現行の実
施とは対照的に、単一センサアレイを形成するために、
センサアレイ１０は、アレイ動作に必要な基本動作素子
をアレイチップ又は基板１９自体上に組み込む。
像センサアレイ１０のアーキテクチュアが示されてい
る。原稿画像が、印刷、ファクシミリ、記憶装置などの
ような種々のアプリケーション（使用）のため、アレイ
によってビデオ画像又は画像ピクセル（画素）に変換さ
れるタイプの原稿スキャナのように、単一センサアレイ
のアプリケーションにおいて、センサアレイ１０が独立
して用いられることもあるとともに、図３に示されるよ
うに、画像センサアレイ２０がより長い複合アレイ又は
全幅アレイを形成するように同様のセンサアレイと接合
するように用いられてもよい。明確であるように、セン
サチップの外部にアレイ支援回路が配置される現行の実
施とは対照的に、単一センサアレイを形成するために、
センサアレイ１０は、アレイ動作に必要な基本動作素子
をアレイチップ又は基板１９自体上に組み込む。
【０００６】アレイ１０は、Ｎ個の増幅器２４と２Ｎ個
のシフトレジスタステージ２６の隣接する列（ロー）と
ともに、チップ１９上に形成されたＮ個のフォトサイト
(photosite) 又はセンサ２２の第１の直線アレイ又は列
２０を有しており、各センサ２２ごとに一つの増幅器２
４と二つのシフトレジスタステージ２６とが存在する。
対応するＭ個の増幅器２４´と２Ｍ個のシフトレジスタ
ステージ２６´の列を有するＭ個のフォトサイト及びセ
ンサ２２´の第２のより小さなアレイ又は列２０´も第
１の列２０の下方にあるチップ１９上に形成される。チ
ップ全体は列２０のセンサ２２を除く光遮蔽体によって
被覆される。明確であるように、本明細書においてアク
ティブ（活性）センサと呼ばれる第１の列２０のセンサ
２２が、画像ラインを走査しかつ可視画像をビデオ信号
に変換する働きをするとともに、本明細書においてイン
アクティブ（不活性）センサと呼ばれる第２の列２０´
のセンサ２２´は、アレイ１０の較正とテストのために
使用されるダーク（暗）基準信号を供給する。図３に示
されるように、より長いアレイを形成するために、複数
のセンサアレイ１０が共に接合される時に形成されるア
クティブセンサの列内のセンサ２２´のようなインアク
ティブセンサの存在によって生じる間隙は、第１の列２
０の境界内に第２の列２０´を配置することによって防
止される。
のシフトレジスタステージ２６の隣接する列（ロー）と
ともに、チップ１９上に形成されたＮ個のフォトサイト
(photosite) 又はセンサ２２の第１の直線アレイ又は列
２０を有しており、各センサ２２ごとに一つの増幅器２
４と二つのシフトレジスタステージ２６とが存在する。
対応するＭ個の増幅器２４´と２Ｍ個のシフトレジスタ
ステージ２６´の列を有するＭ個のフォトサイト及びセ
ンサ２２´の第２のより小さなアレイ又は列２０´も第
１の列２０の下方にあるチップ１９上に形成される。チ
ップ全体は列２０のセンサ２２を除く光遮蔽体によって
被覆される。明確であるように、本明細書においてアク
ティブ（活性）センサと呼ばれる第１の列２０のセンサ
２２が、画像ラインを走査しかつ可視画像をビデオ信号
に変換する働きをするとともに、本明細書においてイン
アクティブ（不活性）センサと呼ばれる第２の列２０´
のセンサ２２´は、アレイ１０の較正とテストのために
使用されるダーク（暗）基準信号を供給する。図３に示
されるように、より長いアレイを形成するために、複数
のセンサアレイ１０が共に接合される時に形成されるア
クティブセンサの列内のセンサ２２´のようなインアク
ティブセンサの存在によって生じる間隙は、第１の列２
０の境界内に第２の列２０´を配置することによって防
止される。
【０００７】第２のセンサロー２０´のセンサ２２´
は、チップ１９上の任意の好適なスポットに位置されて
よい。センサロー２０´の直線軸は、センサ列２０の直
線軸に平行か、又は垂直か、若しくはセンサロー２０に
対して他の任意の好適な角度をなす関係にあってもよ
い。単一センサアレイのアプリケーションに対しては、
センサ２２´の列２０´は、センサ２２の列２０と同じ
直線軸に沿って位置決めされてもよい。
は、チップ１９上の任意の好適なスポットに位置されて
よい。センサロー２０´の直線軸は、センサ列２０の直
線軸に平行か、又は垂直か、若しくはセンサロー２０に
対して他の任意の好適な角度をなす関係にあってもよ
い。単一センサアレイのアプリケーションに対しては、
センサ２２´の列２０´は、センサ２２の列２０と同じ
直線軸に沿って位置決めされてもよい。
【０００８】アレイ１０のセンサ２２は、時限された集
積期間、個々のセンサによって累積されたビデオ信号に
よって、通常の方法で走査する。集積期間の終わりに、
ビデオ信号（及びインアクティブセンサ２２´のダーク
信号）は、増幅器２４及び２４´にそれぞれ転送され
る。シフトレジスタステージ２６及び２６´は、増幅器
２４及び２４´の出力を内部ビデオライン３０に順次接
続する。アクティブセンサ２２からのビデオ信号が読み
出される前に、通常は、較正機能が実行されるのを可能
とするように、インアクティブセンサ２２´からの較正
信号が最初に読み出される。
積期間、個々のセンサによって累積されたビデオ信号に
よって、通常の方法で走査する。集積期間の終わりに、
ビデオ信号（及びインアクティブセンサ２２´のダーク
信号）は、増幅器２４及び２４´にそれぞれ転送され
る。シフトレジスタステージ２６及び２６´は、増幅器
２４及び２４´の出力を内部ビデオライン３０に順次接
続する。アクティブセンサ２２からのビデオ信号が読み
出される前に、通常は、較正機能が実行されるのを可能
とするように、インアクティブセンサ２２´からの較正
信号が最初に読み出される。
【０００９】ピクセルが、当該アナログ出力バッファ５
０から、ピクセルがアナログ出力ライン５２へ出力され
るアナログ出力バッファ５０へ入力される前に、内部ビ
デオライン３０へのアナログビデオ信号の出力はアナロ
グ処理される。アナログバッファ５０は大容量性及び／
又は導電性の負荷を駆動させる働きをする。従って、直
列のアナログ信号処理回路が提供される。これらは、セ
ンサ２２間のオフセットにおける不均一性を低減させる
オフセット低減回路３８と、信号の利得（ゲイン）調整
する利得増幅回路４０と、アレイの出力ビデオ信号をサ
ンプリングしかつ一定に保持するサンプル＆ホールド回
路４２と、センサのアナログ出力が重畳されるＤＣバイ
アスレベルを調整するＤＣ復元回路４４とを直列に備え
ている。回路３８、４０、４２、及び４４はチップ１９
に形成され、これによりチップ１９に集積される。
０から、ピクセルがアナログ出力ライン５２へ出力され
るアナログ出力バッファ５０へ入力される前に、内部ビ
デオライン３０へのアナログビデオ信号の出力はアナロ
グ処理される。アナログバッファ５０は大容量性及び／
又は導電性の負荷を駆動させる働きをする。従って、直
列のアナログ信号処理回路が提供される。これらは、セ
ンサ２２間のオフセットにおける不均一性を低減させる
オフセット低減回路３８と、信号の利得（ゲイン）調整
する利得増幅回路４０と、アレイの出力ビデオ信号をサ
ンプリングしかつ一定に保持するサンプル＆ホールド回
路４２と、センサのアナログ出力が重畳されるＤＣバイ
アスレベルを調整するＤＣ復元回路４４とを直列に備え
ている。回路３８、４０、４２、及び４４はチップ１９
に形成され、これによりチップ１９に集積される。
【００１０】アレイ１０に必要な駆動パルスとクロック
パルスを供給するために、ラテラル＆シリアルクロック
発生器６０及びラテラル電圧発生器７０がチップ１９上
に具備されている。発生器６０によるクロックパルス出
力は、センサ２２、２２´に対してはФ1 、Ф2 、ＳＲ
IN等、またアナログ処理回路に対しては、ФSMPL、
ФG 、ФDCR 等の種々のクロックを含んでいる。シフト
レジスタリターンライン１２２は、シフトレジスタクロ
ックパルスＳＲOUT をクロック発生器６０にリターンさ
せる。発生器６０は、当該主クロック入力信号ФS の周
波数がセンサアレイ１０が動作する速度を決定する主ク
ロック入力信号ФS と、センサの集積期間を制御するフ
ェンスクロック入力ФF とによって駆動される。主クロ
ック入力信号ФS と、フェンスクロック入力ФF と、逐
次読み出し時間の間にバッファ５０のアナログ出力をイ
ネーブルとする出力イネーブル信号ФOEとが、センサア
レイ１０が共に使用される装置、すなわち通常は、原稿
画像スキャナ（図示されていない）から得られる。
パルスを供給するために、ラテラル＆シリアルクロック
発生器６０及びラテラル電圧発生器７０がチップ１９上
に具備されている。発生器６０によるクロックパルス出
力は、センサ２２、２２´に対してはФ1 、Ф2 、ＳＲ
IN等、またアナログ処理回路に対しては、ФSMPL、
ФG 、ФDCR 等の種々のクロックを含んでいる。シフト
レジスタリターンライン１２２は、シフトレジスタクロ
ックパルスＳＲOUT をクロック発生器６０にリターンさ
せる。発生器６０は、当該主クロック入力信号ФS の周
波数がセンサアレイ１０が動作する速度を決定する主ク
ロック入力信号ФS と、センサの集積期間を制御するフ
ェンスクロック入力ФF とによって駆動される。主クロ
ック入力信号ФS と、フェンスクロック入力ФF と、逐
次読み出し時間の間にバッファ５０のアナログ出力をイ
ネーブルとする出力イネーブル信号ФOEとが、センサア
レイ１０が共に使用される装置、すなわち通常は、原稿
画像スキャナ（図示されていない）から得られる。
【００１１】図２の例示的なタイムチャートにおいて最
も良く理解されるように、クロック信号発生器６０から
のシフトレジスタ信号Ф1 、Ф2 は、増幅器２４、２４
´の出力を内部ビデオライン３０に順次接続するよう
に、シフトレジスタステージ２６、２６´を駆動する。
この期間、次の画像ラインからの新たなビデオ信号が、
ある時限された集積期間にセンサ２２´からのダーク信
号と共に、センサ２２によって収集され、さらに、この
時限された集積期間に続いて、この両セットの信号は増
幅器２４、２４´の入力に送られる。シフトレジスタス
テージ２６、２６´は、増幅器の出力をビデオライン３
０に接続させる。信号がシフトレジスタステージ２６か
ら出力されると、各ピクセルのオフセットが、オフセッ
ト低減回路３８（図２のＢ）によって調整され、これに
続いて、利得が利得増幅回路４０（図２のＣ）によって
調整される。その後、調整されたビデオ信号は、回路４
２（図２のＤ）によってサンプリングされかつ保持され
る。信号のＤＣレベルは、ＤＣ復元回路４４によって復
元され、次いで最終ビデオ信号は、アナログ出力ライン
５２へピクセルとして出力するためにアナログバッファ
５０へ出力する。
も良く理解されるように、クロック信号発生器６０から
のシフトレジスタ信号Ф1 、Ф2 は、増幅器２４、２４
´の出力を内部ビデオライン３０に順次接続するよう
に、シフトレジスタステージ２６、２６´を駆動する。
この期間、次の画像ラインからの新たなビデオ信号が、
ある時限された集積期間にセンサ２２´からのダーク信
号と共に、センサ２２によって収集され、さらに、この
時限された集積期間に続いて、この両セットの信号は増
幅器２４、２４´の入力に送られる。シフトレジスタス
テージ２６、２６´は、増幅器の出力をビデオライン３
０に接続させる。信号がシフトレジスタステージ２６か
ら出力されると、各ピクセルのオフセットが、オフセッ
ト低減回路３８（図２のＢ）によって調整され、これに
続いて、利得が利得増幅回路４０（図２のＣ）によって
調整される。その後、調整されたビデオ信号は、回路４
２（図２のＤ）によってサンプリングされかつ保持され
る。信号のＤＣレベルは、ＤＣ復元回路４４によって復
元され、次いで最終ビデオ信号は、アナログ出力ライン
５２へピクセルとして出力するためにアナログバッファ
５０へ出力する。
【００１２】電圧発生器回路７０は、次の集積期間のス
タートに先立って、センサ２２、２２´をリセットする
ためのリセット電圧ＶR を提供する。内部リセット電圧
ライン７２は、電圧発生器回路７０をピクセル増幅器２
４に結合させる。
タートに先立って、センサ２２、２２´をリセットする
ためのリセット電圧ＶR を提供する。内部リセット電圧
ライン７２は、電圧発生器回路７０をピクセル増幅器２
４に結合させる。
【００１３】入力ビットＢ0 〜Ｂ3 は、利得増幅回路４
０とＤＣ復元回路４４の、センサの利得及び／又はＤＣ
復元レベルの設定を調整するのに用いられる。利得増幅
回路４０の利得設定調整を可能とするために、利得選択
パルス信号ＧＳ入力が提供される。センサのＤＣレベル
の設定の調整を可能とするために、ＤＣ選択レベルパル
ス信号ＤＳ入力が供給される。信号ＰＳ及び信号ＧＲＤ
は、それぞれ電源入力及び接地である。
０とＤＣ復元回路４４の、センサの利得及び／又はＤＣ
復元レベルの設定を調整するのに用いられる。利得増幅
回路４０の利得設定調整を可能とするために、利得選択
パルス信号ＧＳ入力が提供される。センサのＤＣレベル
の設定の調整を可能とするために、ＤＣ選択レベルパル
ス信号ＤＳ入力が供給される。信号ＰＳ及び信号ＧＲＤ
は、それぞれ電源入力及び接地である。
【００１４】図４では、ＤＣ復元回路４４が、オフセッ
ト低減回路３８と利得増幅器４０の間の位置に実際の移
動されるのが示されている。このことはオフセット低減
回路３８からのビデオ信号出力のＤＣ復元が、ビデオ信
号利得の調整の前に予め行われること可能とするもので
ある。
ト低減回路３８と利得増幅器４０の間の位置に実際の移
動されるのが示されている。このことはオフセット低減
回路３８からのビデオ信号出力のＤＣ復元が、ビデオ信
号利得の調整の前に予め行われること可能とするもので
ある。
【００１５】図５では、本発明のセンサアレイのアーキ
テクチュアは、ディジタルセンサアレイ１００を提供す
るのに用いられてもよい。このアーキテクチュアにおい
て、アナログ出力バッファ５０が、Ａ／Ｄ変換器１０２
によって置換され、かつＡ／Ｄ変換器１０２を駆動する
ためのＡ／Ｄクロック発生器１０４が提供される。Ａ／
Ｄ変換器１０２及びＡ／Ｄクロック発生器１０４はチッ
プ１９に集積されている。クロック発生器１０４への外
部からのチップ選択クロック信号ＣS1が、出力モードの
間、Ａ／Ｄ変換器１０７の出力をイネーブル及びディス
エーブルとするために用いられるとともに、第２のチッ
プ選択クロック信号ＣS2がセンサアレイ１００の動作モ
ードを出力又は入力のいずれかにセットする。チップ選
択信号ＣS1、ＣS2は、センサアレイ１００が協働する装
置から得られる。追加の入力ＶrefH及びＶrefLは、Ａ／
Ｄ変換器１０２の範囲の上限及び下限を定義付けるが、
ＰＳ及びＧＲＤはそれぞれ電源入力と接地である。
テクチュアは、ディジタルセンサアレイ１００を提供す
るのに用いられてもよい。このアーキテクチュアにおい
て、アナログ出力バッファ５０が、Ａ／Ｄ変換器１０２
によって置換され、かつＡ／Ｄ変換器１０２を駆動する
ためのＡ／Ｄクロック発生器１０４が提供される。Ａ／
Ｄ変換器１０２及びＡ／Ｄクロック発生器１０４はチッ
プ１９に集積されている。クロック発生器１０４への外
部からのチップ選択クロック信号ＣS1が、出力モードの
間、Ａ／Ｄ変換器１０７の出力をイネーブル及びディス
エーブルとするために用いられるとともに、第２のチッ
プ選択クロック信号ＣS2がセンサアレイ１００の動作モ
ードを出力又は入力のいずれかにセットする。チップ選
択信号ＣS1、ＣS2は、センサアレイ１００が協働する装
置から得られる。追加の入力ＶrefH及びＶrefLは、Ａ／
Ｄ変換器１０２の範囲の上限及び下限を定義付けるが、
ＰＳ及びＧＲＤはそれぞれ電源入力と接地である。
【００１６】ディジタルセンサアレイ１００の基本動作
は、ＤＣ復元回路４４による処理に続いて、アナログビ
デオ信号が、アナログ信号が出力ライン５２へディジタ
ルピクセル出力を供給するようにディジタルに変換され
るＡ／Ｄ変換器１０２への出力であること除いてはアナ
ログアレイ１０の基本動作と同様である。ディジタルセ
ンサアレイ１００が、図３に示されるように、より長い
複合の又は全幅のアレイを形成するために同様のセンサ
アレイと接合するように用いられるか、若しくはアレイ
１００が単一センサアレイのアプリケーションにおいて
独立して使用されてもよい。
は、ＤＣ復元回路４４による処理に続いて、アナログビ
デオ信号が、アナログ信号が出力ライン５２へディジタ
ルピクセル出力を供給するようにディジタルに変換され
るＡ／Ｄ変換器１０２への出力であること除いてはアナ
ログアレイ１０の基本動作と同様である。ディジタルセ
ンサアレイ１００が、図３に示されるように、より長い
複合の又は全幅のアレイを形成するために同様のセンサ
アレイと接合するように用いられるか、若しくはアレイ
１００が単一センサアレイのアプリケーションにおいて
独立して使用されてもよい。
【００１７】図６に示される実施例においては、複数の
シフトレジスタステージを有することもある遅延回路１
２０がアナログセンサアレイ１０のシフトレジスタクロ
ックリターンライン１２２（ＳＲOUT ）に具備される。
図示されていないが、遅延回路１２０はディジタルセン
サアレイ１００に同様に適用されてもよい。遅延回路１
２０は、図３に示されるように、複数のセンサアレイ１
０又は１００が、より長い又は全幅のアレイを形成する
ように共に接合される、１つのセンサアレイから次のセ
ンサアレイ迄の間に時間間隔を確立する。
シフトレジスタステージを有することもある遅延回路１
２０がアナログセンサアレイ１０のシフトレジスタクロ
ックリターンライン１２２（ＳＲOUT ）に具備される。
図示されていないが、遅延回路１２０はディジタルセン
サアレイ１００に同様に適用されてもよい。遅延回路１
２０は、図３に示されるように、複数のセンサアレイ１
０又は１００が、より長い又は全幅のアレイを形成する
ように共に接合される、１つのセンサアレイから次のセ
ンサアレイ迄の間に時間間隔を確立する。
【００１８】利得増幅回路４０、サンプル＆ホールド回
路４２、及びＤＣ復元回路４４が、共に結合される順序
が、本明細書中に図示されておりかつ説明されている順
序とは異なっていることもあることが理解されよう。さ
らに、これらの回路４０、４２、４４の全てが必ずしも
いくつかのアプリケーションには必要とされないことも
ある。さらに、図２に示される波形は、異なったセンサ
アレイ構成については異なるであろうことも理解される
だろう。
路４２、及びＤＣ復元回路４４が、共に結合される順序
が、本明細書中に図示されておりかつ説明されている順
序とは異なっていることもあることが理解されよう。さ
らに、これらの回路４０、４２、４４の全てが必ずしも
いくつかのアプリケーションには必要とされないことも
ある。さらに、図２に示される波形は、異なったセンサ
アレイ構成については異なるであろうことも理解される
だろう。
【００１９】さらにセンサアレイ１０、１００は、他の
同様のアレイを結合せずに、独立したセンサとして使わ
れてもよい。
同様のアレイを結合せずに、独立したセンサとして使わ
れてもよい。
【図１】アナログセンサアレイに関する本発明の画像セ
ンサアレイのアーキテクチュアを示す概略図である。
ンサアレイのアーキテクチュアを示す概略図である。
【図２】図１に示されたアナログセンサアレイの動作の
シーケンスの例を示す刻時図である。
シーケンスの例を示す刻時図である。
【図３】図１のアーキテクチュアによって構成された複
数のセンサアレイが、より長い又は全幅アレイを形成す
るように共に接合されることもある方法を示すブロック
図である。
数のセンサアレイが、より長い又は全幅アレイを形成す
るように共に接合されることもある方法を示すブロック
図である。
【図４】他のアナログセンサアレイのアーキテクチュア
の示す概略図である。
の示す概略図である。
【図５】ディジタルセンサアレイに関する他のセンサア
レイアーキテクチュアを示す概略図である。
レイアーキテクチュアを示す概略図である。
【図６】図３に示されるように、複数のセンサアレイが
共に接合される際の動作を同期化するために遅延回路が
具備されている他のアーキテクチュアの概略図である。
共に接合される際の動作を同期化するために遅延回路が
具備されている他のアーキテクチュアの概略図である。
１０ 画像センサアレイ １９ 基板 ２０、２０´ センサロー ２２、２２´ センサ ２４、２４´ 増幅器 ２６、２６´ シフトレジスタステージ ３０ ビデオライン ３８ オフセット低減回路 ４０ 利得増幅回路 ４２ サンプルホールド回路 ４４ ＤＣ復元回路 ５０ アナログ出力バッファ ５２ アナログ出力ライン ６０ クロック発生器 ７０ 電圧発生器 ７２ リセット電圧ライン １０２ Ａ／Ｄ変換器 １０４ Ａ／Ｄクロック発生器 １２０ 遅延回路 １２２ リターンライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット エル．トゥウィンクル アメリカ合衆国 14519 ニューヨーク州 オンタリオ バーグ ロード 193 (72)発明者 デイビッド ジェイ．メトカルフ アメリカ合衆国 14505 ニューヨーク州 マリオン ホワイト ロード 4453 (72)発明者 ユングラン チョイ アメリカ合衆国 14580 ニューヨーク州 ウェブスター ウェブスター ロード 1084 (72)発明者 リチャード ビー．イートン アメリカ合衆国 14607 ニューヨーク州 ロチェスター ダートマウス ストリー ト 84
Claims (1)
- 【請求項１】 画像を走査しかつ前記画像をピクセルに
変換するとともにアレイ制御のためにダーク基準信号を
供給するために、単一チップアプリケーションで、又
は、より長く連続する画像走査アレイを形成するために
同様のセンサアレイと終端間接合して使用されるセンサ
アレイであって、 ａ）基板と、 ｂ）画像ラインを走査し、かつ走査された画像を表わす
アナログビデオ信号を供給するために前記基板に集積さ
れたフォトサイトの第１の比較的長い直線列と、 ｃ）ダーク基準信号を供給する前記基板に集積されたフ
ォトサイトの第２の比較的短い直線の列であって、 前記センサアレイが他の同様のセンサアレイと終端間で
接合されることを可能とすると共に、前記第１の列にお
いてフォトサイトを使用せずにダーク基準信号を供給
し、前記のより長く連続する画像走査アレイに間隙が生
じるのを防止するように前記第１の列の境界内に位置付
けられる第２の列と、 ｄ）前記ピクセルを供給するために前記アナログビデオ
信号を処理するために前記基板上に集積された回路手段
と、 の組み合わせを備えているセンサアレイ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/787,337 US5153421A (en) | 1991-11-04 | 1991-11-04 | Architecture for analog and digital image sensor arrays |
| US787337 | 2004-02-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05236197A true JPH05236197A (ja) | 1993-09-10 |
Family
ID=25141150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4311423A Pending JPH05236197A (ja) | 1991-11-04 | 1992-10-27 | センサアレイ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5153421A (ja) |
| EP (1) | EP0541332A1 (ja) |
| JP (1) | JPH05236197A (ja) |
| CA (1) | CA2077378A1 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355164A (en) * | 1990-06-25 | 1994-10-11 | Fuji Photo Film Co., Ltd. | Method and apparatus of correction image read signals by removing the influence of dark current therefrom |
| US5303064A (en) * | 1991-02-20 | 1994-04-12 | Kent Johnson | Image scanner with calibration mechanism to obtain full dynamic range and compensated linear output |
| US5272113A (en) * | 1992-11-12 | 1993-12-21 | Xerox Corporation | Method for minimizing stress between semiconductor chips having a coefficient of thermal expansion different from that of a mounting substrate |
| NO930164L (no) * | 1993-01-18 | 1994-07-19 | Integrert Detektor Og Elektron | Elektronisk strålingsavbildningssystem |
| DE4340994C2 (de) * | 1993-12-01 | 1997-08-07 | Deutsche Forsch Luft Raumfahrt | Verfahren zur Korrektur von Einflüssen der Wechselspannungskopplung in einer Signalkette abtastender opto-elektronischer Sensoren |
| US5471515A (en) | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
| US6570617B2 (en) | 1994-01-28 | 2003-05-27 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
| USRE42918E1 (en) | 1994-01-28 | 2011-11-15 | California Institute Of Technology | Single substrate camera device with CMOS image sensor |
| US7387253B1 (en) | 1996-09-03 | 2008-06-17 | Hand Held Products, Inc. | Optical reader system comprising local host processor and optical reader |
| JPH0865580A (ja) * | 1994-08-19 | 1996-03-08 | Canon Inc | 撮像装置 |
| JP3182303B2 (ja) * | 1994-11-28 | 2001-07-03 | 三洋電機株式会社 | 固体撮像素子及びこれを用いた撮像装置 |
| JP3052767B2 (ja) * | 1995-02-22 | 2000-06-19 | 三菱電機株式会社 | イメージセンサの画像信号処理装置 |
| US5510273A (en) * | 1995-04-03 | 1996-04-23 | Xerox Corporation | Process of mounting semiconductor chips in a full-width-array image |
| US5784102A (en) * | 1995-05-15 | 1998-07-21 | Welch Allyn, Inc. | Optical reader having improved interactive image sensing and control circuitry |
| US5550653A (en) * | 1995-06-05 | 1996-08-27 | Xerox Corporation | Color sensor array and system for scanning simple color documents |
| US5892540A (en) * | 1996-06-13 | 1999-04-06 | Rockwell International Corporation | Low noise amplifier for passive pixel CMOS imager |
| US5808297A (en) * | 1996-07-22 | 1998-09-15 | Xerox Corporation | Reflective test patches for translucent color filters in photosensitive semiconductor chips |
| US6278481B1 (en) * | 1996-10-03 | 2001-08-21 | Airify Communications, Inc. | Photocard that is inserted into a non-digital camera to enable the non-digital camera to take digital photographic images |
| US6522355B1 (en) * | 1997-04-10 | 2003-02-18 | Texas Instruments Incorporated | Digital nonuniformity correction for image sensors |
| US6618084B1 (en) * | 1997-11-05 | 2003-09-09 | Stmicroelectronics, Inc. | Pixel correction system and method for CMOS imagers |
| US6504572B2 (en) * | 1997-11-05 | 2003-01-07 | Stmicroelectronics, Inc. | Circuit for detecting leaky access switches in CMOS imager pixels |
| IL126072A0 (en) * | 1998-09-04 | 1999-05-09 | Lapidot Zvi | Image communication apparatus |
| US6198093B1 (en) | 1998-11-19 | 2001-03-06 | Xerox Corporation | Electro optical devices with reduced filter thinning on the edge pixel photosites and method of producing same |
| US6201293B1 (en) | 1998-11-19 | 2001-03-13 | Xerox Corporation | Electro optical devices with reduced filter thinning on the edge pixel photosites and method of producing same |
| US7015966B1 (en) * | 1999-03-15 | 2006-03-21 | Canon Kabushiki Kaisha | Reducing discontinuities in segmented imaging sensors |
| FR2803082B1 (fr) | 1999-12-28 | 2002-03-22 | Trixell Sas | Procede de compensation en temperature de la sensibilite d'un detecteur d'image |
| US6489798B1 (en) * | 2000-03-30 | 2002-12-03 | Symagery Microsystems Inc. | Method and apparatus for testing image sensing circuit arrays |
| US6670598B1 (en) | 2000-09-06 | 2003-12-30 | Xerox Corporation | Low power autozero of pixel amplifier |
| US6316284B1 (en) | 2000-09-07 | 2001-11-13 | Xerox Corporation | Infrared correction in color scanners |
| US6768565B1 (en) | 2000-09-07 | 2004-07-27 | Xerox Corporation | Infrared correction in color scanners |
| US7268924B2 (en) | 2001-01-22 | 2007-09-11 | Hand Held Products, Inc. | Optical reader having reduced parameter determination delay |
| US7270273B2 (en) | 2001-01-22 | 2007-09-18 | Hand Held Products, Inc. | Optical reader having partial frame operating mode |
| ATE335246T1 (de) | 2001-01-22 | 2006-08-15 | Hand Held Prod Inc | Optischer leser mit teilbild-ausschnitt-funktion |
| US6744526B2 (en) | 2001-02-09 | 2004-06-01 | Eastman Kodak Company | Image sensor having black pixels disposed in a spaced-apart relationship from the active pixels |
| US6967683B2 (en) * | 2001-03-01 | 2005-11-22 | Xerox Corporation | Imaging apparatus with multiple local clocks for readout from a large number of photosensors |
| US6610972B2 (en) * | 2001-06-27 | 2003-08-26 | Xerox Corporation | System for compensating for chip-to-chip gap widths in a multi-chip photosensitive scanning array |
| US7331523B2 (en) | 2001-07-13 | 2008-02-19 | Hand Held Products, Inc. | Adaptive optical image reader |
| US6927796B2 (en) * | 2001-09-24 | 2005-08-09 | The Board Of Trustees Of The Leland Stanford Junior University | CMOS image sensor system with self-reset digital pixel architecture for improving SNR and dynamic range |
| US6963370B2 (en) * | 2001-09-24 | 2005-11-08 | The Board Of Trustees Of The Leland Stanford Junior University | Method for improving SNR in low illumination conditions in a CMOS video sensor system using a self-resetting digital pixel |
| JP3728260B2 (ja) | 2002-02-27 | 2005-12-21 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
| DE60234810D1 (de) * | 2002-04-02 | 2010-02-04 | St Microelectronics Ltd | Bildsensor mit verbesserter Ausleseschaltung |
| US7446907B2 (en) | 2003-04-22 | 2008-11-04 | Xerox Corporation | Photosensor architecture for a color raster input scanner |
| GB0506564D0 (en) * | 2005-03-31 | 2005-05-04 | E2V Tech Uk Ltd | Method of identifying a photoelectric sensor array size |
| KR100734272B1 (ko) * | 2005-08-30 | 2007-07-02 | 삼성전자주식회사 | 옵티컬 블랙 영역의 크기를 줄인 ｃｍｏｓ 이미지 센서 |
| US20080054320A1 (en) * | 2006-08-31 | 2008-03-06 | Micron Technology, Inc. | Method, apparatus and system providing suppression of noise in a digital imager |
| US7852519B2 (en) | 2007-02-05 | 2010-12-14 | Hand Held Products, Inc. | Dual-tasking decoder for improved symbol reading |
| US8628015B2 (en) | 2008-10-31 | 2014-01-14 | Hand Held Products, Inc. | Indicia reading terminal including frame quality evaluation processing |
| CN101883219B (zh) * | 2009-05-07 | 2014-02-19 | 原相科技股份有限公司 | 图像校正方法及使用此方法的图像处理系统 |
| US8587595B2 (en) | 2009-10-01 | 2013-11-19 | Hand Held Products, Inc. | Low power multi-core decoder system and method |
| US8129258B2 (en) * | 2009-12-23 | 2012-03-06 | Xerox Corporation | Method for dicing a semiconductor wafer, a chip diced from a semiconductor wafer, and an array of chips diced from a semiconductor wafer |
| US10086607B1 (en) * | 2017-06-30 | 2018-10-02 | Xerox Corporation | System and method for control of inkjets in inkjet printers |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123278A (ja) * | 1982-01-18 | 1983-07-22 | Hitachi Ltd | 固体撮像素子 |
| JPS61242158A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Micro Comput Eng Ltd | 駆動装置 |
| JPS63114254A (ja) * | 1986-10-31 | 1988-05-19 | Toshiba Corp | リニアイメ−ジセンサ |
| JPH02237264A (ja) * | 1989-03-10 | 1990-09-19 | Hitachi Ltd | イメージセンサ |
| JPH02254854A (ja) * | 1989-03-29 | 1990-10-15 | Toshiba Corp | インラインイメージセンサ |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4174528A (en) * | 1978-06-30 | 1979-11-13 | International Business Machines Corporation | Exposure control for document scanner arrays |
| US4216503A (en) * | 1979-03-26 | 1980-08-05 | Xerox Corporation | Signal restoration and gain control for image viewing devices |
| US4491964A (en) * | 1979-04-23 | 1985-01-01 | Recognition Equipment Incorporated | Image processing integrated circuit |
| US4281254A (en) * | 1979-07-02 | 1981-07-28 | Xerox Corporation | Self scanned photosensitive array |
| US4479062A (en) * | 1981-02-06 | 1984-10-23 | Asahi Kogaku Kogyo Kabushiki Kaisha | Photo-electric conversion device with accumulation time control |
| SE431145B (sv) * | 1983-03-15 | 1984-01-16 | Robert Forchheimer | Anordning vid en uppsettning, i matrisform anordnade fotodioder |
| KR900002808B1 (ko) * | 1984-07-26 | 1990-04-30 | 가부시끼 가이샤 도시바 | 화상 판독 장치 |
| US4734589A (en) * | 1986-12-11 | 1988-03-29 | Honeywell Inc. | A/D photodiode signal conversion apparatus |
| JPS63205949A (ja) * | 1987-02-23 | 1988-08-25 | Sony Corp | 半導体装置 |
| JPS63240184A (ja) * | 1987-03-27 | 1988-10-05 | Konica Corp | 固体イメ−ジセンサ回路 |
| US4987295A (en) * | 1989-03-31 | 1991-01-22 | General Electric Company | Multichip imager with improved optical performance near the butt region |
| JP3120237B2 (ja) * | 1990-01-10 | 2000-12-25 | セイコーインスツルメンツ株式会社 | イメージセンサ |
-
1991
- 1991-11-04 US US07/787,337 patent/US5153421A/en not_active Expired - Lifetime
-
1992
- 1992-09-02 CA CA002077378A patent/CA2077378A1/en not_active Abandoned
- 1992-10-27 JP JP4311423A patent/JPH05236197A/ja active Pending
- 1992-11-03 EP EP92310058A patent/EP0541332A1/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123278A (ja) * | 1982-01-18 | 1983-07-22 | Hitachi Ltd | 固体撮像素子 |
| JPS61242158A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Micro Comput Eng Ltd | 駆動装置 |
| JPS63114254A (ja) * | 1986-10-31 | 1988-05-19 | Toshiba Corp | リニアイメ−ジセンサ |
| JPH02237264A (ja) * | 1989-03-10 | 1990-09-19 | Hitachi Ltd | イメージセンサ |
| JPH02254854A (ja) * | 1989-03-29 | 1990-10-15 | Toshiba Corp | インラインイメージセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0541332A1 (en) | 1993-05-12 |
| US5153421A (en) | 1992-10-06 |
| CA2077378A1 (en) | 1993-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05236197A (ja) | センサアレイ | |
| JP4011818B2 (ja) | 半導体固体撮像装置 | |
| US6784928B1 (en) | Solid state image pickup device and signal reading method thereof | |
| US5493423A (en) | Resettable pixel amplifier for an image sensor array | |
| US5654755A (en) | System for determining a video offset from dark photosensors in an image sensor array | |
| JPH05207220A (ja) | 固体撮像装置及びその駆動方式 | |
| US4910597A (en) | Photoelectric converting apparatus accumulating a readout signal and a remaining signal | |
| JP3525396B2 (ja) | ラスタ入力スキャナ | |
| US6441851B1 (en) | Solid state image pickup device, signal processing method and camera therefor | |
| JP3618999B2 (ja) | イメージセンサ及びその駆動方法 | |
| GB2345219A (en) | Image sensor and method for driving the same | |
| US6445413B1 (en) | System for determining a video offset from dark photosensors in an image sensor array | |
| EP0292253A2 (en) | Contact-type image scanner | |
| EP0522552B1 (en) | Charge transfer device | |
| US4527200A (en) | Solid state imaging device | |
| US6853402B2 (en) | Combined multiplexing and offset correction for an image sensor array | |
| JP2624138B2 (ja) | 固体撮像素子 | |
| US7327500B2 (en) | Image inputting apparatus | |
| JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JPH0738814A (ja) | 固体撮像装置 | |
| KR100305334B1 (ko) | 클럭신호위상이스위칭되는촬상장치의신호전하전송방법 | |
| JP2850902B2 (ja) | 画像入力装置 | |
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JP2000032480A (ja) | ２次元カラー画像入力装置 | |
| US7456892B2 (en) | Signal charge transfer line for transferring signal charge by application of transfer pulses to transfer electrodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961015 |