JPH05236046A - Data transfer system - Google Patents
Data transfer systemInfo
- Publication number
- JPH05236046A JPH05236046A JP3042989A JP4298991A JPH05236046A JP H05236046 A JPH05236046 A JP H05236046A JP 3042989 A JP3042989 A JP 3042989A JP 4298991 A JP4298991 A JP 4298991A JP H05236046 A JPH05236046 A JP H05236046A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- ternary
- signal lines
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、信号線を用いてデータ
の転送（伝送ともいう）を高速に行なうデータ転送方式
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer system for transferring data (also referred to as transmission) at high speed using signal lines.
【０００２】[0002]
【従来の技術】データ転送は一般に長距離であり、配線
費が最も大きな比重を占める。従って、配線本数が少な
くて済むことが、そのために他の費用がかかってとして
も、なおコストが安くなる場合が多い。従来、１または
２本の信号線でデータを転送するデータ転送装置としは
以下の方式がある。2. Description of the Related Art In general, data transfer is long distance, and wiring cost is the most important factor. Therefore, it is often the case that the number of wirings is small, but the cost is still low even if other costs are incurred. Conventionally, there are the following methods as a data transfer device that transfers data using one or two signal lines.
【０００３】第１の方法は調歩同期式と呼ばれるもので
あり、この伝送方式は、各キャラクタの先頭にスタート
・ビット、最後にストップ・ビットを付加し、１キャラ
クタごとにビット同期をとるもので、１本の信号線を用
いてデータ転送を行なうことができる。図１０は調歩同
期式でデータ転送を行なう時の信号線の状態を例示した
ものであり、この図において、送信側から受信側にスタ
ートビットを送ることにより、送信側のデータビットの
送出開始と受信側のデータビットのサンプリング開始の
タイミングを合わせる。この場合、データビットの送信
側での送出クロックと、受信側でのサンプリングクロッ
ク（例えば、伝送速度の１６倍周期のクロック）は同じ
周波数になるように調整する必要がある。また、８ビッ
トのデータを送信するにはスタートビットが１ビット，
デ−タビットが８ビット，ストップビットが１ビットの
合計１０クロックを必要とする。このように、ｎビット
長のキャラクタを送り出すのに、その前後にスタートビ
ットとストップビットの２ビットが付加されることにな
り、１キャラクタを伝送するための時間は、実質のキャ
ラクタを送出する場合よりも長くなる。従って、実効の
伝送速度はそれだけ遅くなるが、信号線は１本で済む。The first method is called an asynchronous method, and this transmission method adds a start bit to the beginning of each character and a stop bit to the end to establish bit synchronization for each character. Data can be transferred using one signal line. FIG. 10 exemplifies the state of the signal line when data transfer is performed in the asynchronous mode. In this figure, by sending a start bit from the transmitting side to the receiving side, the transmission start of the data bit on the transmitting side is started. Match the sampling start timing of the data bits on the receiving side. In this case, it is necessary to adjust the sending clock of the data bit on the transmitting side and the sampling clock on the receiving side (for example, a clock having a cycle 16 times the transmission rate) to have the same frequency. To send 8-bit data, the start bit is 1 bit,
A total of 10 clocks with 8 data bits and 1 stop bit are required. As described above, when sending an n-bit character, two bits, a start bit and a stop bit, are added before and after the character, and the time for transmitting one character is the same as when sending a real character. Will be longer than. Therefore, the effective transmission speed is slowed down by that much, but only one signal line is required.
【０００４】第２の方法はデータ線と制御線の２本の信
号線を使用し、データ信号とクロック信号を同時に出力
する同期非確認方式である。図１１はこの方式でデータ
転送を行なうときの信号線の状態を示す図である。この
例では１本の信号線はデータ信号送出用に、他の１本の
信号線はクロック信号送出用に使用している。受信側で
は与えられたクロックに従ってデータ信号のサンプリン
グを行なうことによってデータを受信する。この方式で
８ビットのデータを転送するには８クロックを必要とす
る。The second method is a synchronous non-confirmation method in which two signal lines, a data line and a control line, are used and a data signal and a clock signal are simultaneously output. FIG. 11 is a diagram showing a state of signal lines when data transfer is performed by this method. In this example, one signal line is used for data signal transmission, and the other one signal line is used for clock signal transmission. The receiving side receives the data by sampling the data signal according to the given clock. Eight clocks are required to transfer 8-bit data by this method.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、このよ
うな従来のデータ転送装置にあっては、前記第１の方法
（調歩同期式）では信号線は１本で済むものの送信側と
受信側のクロックを正確に合わせないとデータビットを
正確に転送できないので、送信側、受信側の両方に高精
度のクロックを持つ必要がある。また、前記第２の方法
では受信側においてはクロックを必要としないものの、
１本の信号線をクロック専用の制御信号線として使用す
ることになり、２本程度の信号線でデータを転送しよう
とする場合、効率が悪くなってしまうという問題点があ
った。すなわち、１本の信号線で高速にデータを転送す
るには、調歩同期式において転送クロックの周波数を大
きくすればよいのであるが、信号線の特性により周波数
の上限が存在する。この上限よりさらに高速にデータを
転送するには信号線の数を２本にする必要がある。２本
の信号線を使用する場合に前述の第２の方法を使用する
と、１本の信号線をクロック専用に使用することにな
り、このようにクロック専用の制御信号線を設けても前
述の例から明らかなように１０対８程度のスピード改善
にしかならない。但し、データ用の信号線の数を更に増
やしてゆけば、クロック信号の信号全体に占める割合は
相対的に低下するので転送効率は向上する。However, in such a conventional data transfer apparatus, the first method (start-stop synchronization type) requires only one signal line, but clocks on the transmitting side and the receiving side are required. Since it is not possible to transfer the data bits accurately unless the two are correctly aligned, it is necessary to have a highly accurate clock on both the transmitting side and the receiving side. Further, although the second method does not require a clock on the receiving side,
Since one signal line is used as a control signal line exclusively for a clock, there is a problem that efficiency is deteriorated when data is transferred by about two signal lines. That is, in order to transfer data at high speed with one signal line, it is sufficient to increase the frequency of the transfer clock in the asynchronous method, but there is an upper limit of the frequency due to the characteristics of the signal line. In order to transfer data at a higher speed than this upper limit, it is necessary to use two signal lines. If the above-mentioned second method is used when two signal lines are used, one signal line is used exclusively for the clock. Even if a control signal line dedicated to the clock is provided in this way, the above-mentioned method is used. As is clear from the example, the speed improvement is only about 10 to 8. However, if the number of data signal lines is further increased, the ratio of the clock signal to the entire signal is relatively decreased, so that the transfer efficiency is improved.
【０００６】このように、調歩同期式は信号線の本数が
１本で済むことから伝送のためのコストが安いという大
きなメリットがあるが、伝送速度を高めるのは困難とな
っており、また、信号線を２本としてもそれ程の伝送速
度の向上が図れないのが現状である。これは、クロック
信号とデータ信号を使用する従来のデータ転送方式の伝
送方法が原理的に限界に近づきつつあることに起因する
と考えられる。してみれば、２本の信号線を使用して単
にクロック信号とデータ信号を伝送するのではなく、こ
れらの信号を所定の信号状態に変化させて伝送するよう
にすれば２本の信号線を使用してより高速なデータ伝送
を行なえるようになることは明らかである。本発明の課
題は、送信側と受信側を結ぶ２本の信号線を用いてより
高速なデータ転送ができるようにすることである。As described above, the start-stop synchronization method has a great merit that the cost for transmission is low because only one signal line is required, but it is difficult to increase the transmission speed, and At present, even if the number of signal lines is two, the transmission speed cannot be improved so much. It is considered that this is because the transmission method of the conventional data transfer method using the clock signal and the data signal is approaching the limit in principle. Then, instead of simply transmitting the clock signal and the data signal by using the two signal lines, if these signals are changed to a predetermined signal state and then transmitted, the two signal lines are transmitted. Obviously, it will be possible to achieve higher speed data transmission. An object of the present invention is to enable higher speed data transfer by using two signal lines that connect a transmitting side and a receiving side.
【０００７】[0007]
【課題を解決するための手段】本発明の手段は次の通り
である。 （１）送信側と受信側を結ぶ２本の信号線を用い、２本
の信号線のＯＮ，ＯＦＦを組合せて４種類の状態を表現
可能にするとともに、ＯＮ，ＯＦＦの組合せによる４種
類の状態のうち、現在の状態以外の３種類の状態に信号
線を変化させることによりデータを転送する。例えば、
２本の信号線の「１」，「０」の組合せで（０，０）
（０，１）（１，０）（１，１）の４種類の状態を表現
できるようにする。ここで、データを転送する各クロッ
クにおいて信号線の状態が必ず変化するのであれば、受
信側では２本の信号線を監視し、いずれかの信号線の変
化を検出したタイミングでデータを取り込むようにすれ
ば独立したクロック信号は不要となる。 （２）現在の状態を除く３種類の状態への変化をそれぞ
れ３進数表示された値に対応させることにより、１回の
信号線の状態の変化で３進数の１桁分を表現させるよう
にする。例えば、信号線の状態を、４種類の状態のうち
現在の状態を除く３種類の状態に必ず変化させ、この３
種類の状態に「０」「１」「２」を対応させれば、１回
の変化で３進数の１桁分の情報を表現できる。The means of the present invention are as follows. (1) By using two signal lines connecting the transmitting side and the receiving side, it is possible to express four kinds of states by combining ON and OFF of the two signal lines, and four kinds of states by combining ON and OFF Data is transferred by changing the signal line to three types of states other than the current state. For example,
The combination of "1" and "0" of two signal lines (0,0)
4 types of states of (0, 1) (1, 0) (1, 1) can be expressed. Here, if the state of the signal line always changes in each clock for transferring data, the receiving side monitors two signal lines and captures data at the timing when a change in any one of the signal lines is detected. In this case, an independent clock signal is unnecessary. (2) By associating the changes to the three types of states except the current state with the values displayed in ternary numbers, one change in the state of the signal line represents one digit of the ternary number. To do. For example, the state of the signal line must be changed to three types of states excluding the current state out of the four types, and
If “0”, “1”, and “2” are associated with the types of states, it is possible to represent one digit of ternary number information with one change.
【０００８】[0008]
【作用】本発明の手段の作用は次の通りである。送信側
では、転送する１組の２進数のデータ（例えば、１６ビ
ットまたは８ビット）をまず３進数に変換し、３進数の
各桁の値（０〜２）に従って信号線の状態を変化させる
ようにし、受信側では、信号線の状態の変化を待ち、変
化が検出されたら変化前と変化後の状態の関係から３進
数の１桁分（０〜２）の情報を受取り、受信する１組の
データに相当する桁数の３進数を受信したらこれを２進
数に変換する。従って、２本の信号線を使用してより高
速なデータ転送ができるようになる。The operation of the means of the present invention is as follows. On the transmitting side, a set of binary data (for example, 16 bits or 8 bits) to be transferred is first converted into a ternary number, and the state of the signal line is changed according to the value (0 to 2) of each digit of the ternary number. In this way, the receiving side waits for a change in the state of the signal line, and if a change is detected, it receives and receives information of one digit (0 to 2) of the ternary number from the relationship between the state before the change and the state after the change 1 When a ternary number having the number of digits corresponding to the data of the set is received, this is converted into a binary number. Therefore, it becomes possible to transfer data at a higher speed by using the two signal lines.
【０００９】[0009]
【実施例】以下、図１〜図９を参照して実施例を説明す
る。原理説明 先ず、データ転送方式の基本原理を説明する。図１〜図
３はデータ転送方法の詳細を説明するための状態図であ
る。図１は２本の信号線で表現できる４種類の状態を示
したものであり、図中「０」「１」は信号の論理値を表
している。２本の信号線の「１」「０」の組合せで
（０，０）（０，１）（１，０）（１，１）の４種類の
状態を表現することができる。この場合、データを転送
する各クロックにおいて信号線の状態が必ず変化するの
であれば、受信側では２本の信号線を監視し、いずれか
の信号線の変化を検出したタイミングでデータを取り込
むようにすれば独立したクロック信号は不要になること
に着目し、信号線の状態を、４種類の状態のうち現在の
状態を除く３種類の状態に必ず変化させ、この３種類の
状態に「０」「１」「２」を対応させれば、１回の変化
で３進数の１桁分の情報を表現することができる。EXAMPLES Examples will be described below with reference to FIGS.
ItPrinciple explanation First, the basic principle of the data transfer method will be described. Figure 1-Figure
3 is a state diagram for explaining the details of the data transfer method.
It Figure 1 shows four types of states that can be represented by two signal lines.
"0" and "1" in the figure represent the logical value of the signal.
is doing. With the combination of "1" and "0" of two signal lines
(0,0) (0,1) (1,0) (1,1)
The state can be expressed. In this case, transfer the data
The state of the signal line always changes with each clock
If so, the receiving side monitors two signal lines and
Captures data at the timing when a change in the signal line of
Independent clock signal is not required
Pay attention to the state of the signal line,
Be sure to change to three types of states except the state,
If you associate "0", "1", and "2" with the state, one change
Can represent information for one digit of a ternary number.
【００１０】図２は転送データが上記４種類の状態を用
いてどのように表現されるかについて説明するための図
である。ここで、図２中Ａ点はある時点での信号線の状
態を示すものとし、Ａ点を除く３つの状態に対して図２
に示すように反時計回りに「０」「１」「２」を対応さ
せ、信号線の状態をＡ点から他の３状態のいずれかに変
化させることにより「０」「１」「２」の情報を表現す
る。すなわち、信号線の状態の変化で転送するデータを
表現するようにするものである。ここで表現できる数値
は「０」「１」「２」の３値であるから１回の状態変化
で３進数の１桁を転送したことになる。また信号線を現
在の状態以外に変化させることにより情報を表現する方
法であるから、受信側では２本の信号線を監視し、いず
れかの信号線の変化を検出したタイミングでデータを取
り込むようにすればよい。本データ転送方式ではこれら
の考え方に基づいて、送信側で転送する２進数のデータ
を３進数に変換し、上述の方法でデータを転送し、受信
側では受信した３進数を２進数に変化することによりデ
ータ転送を行なう。FIG. 2 is a diagram for explaining how transfer data is expressed using the above-mentioned four types of states. Here, it is assumed that point A in FIG. 2 shows the state of the signal line at a certain point in time, and FIG.
As shown in, the counterclockwise correspondence of “0”, “1”, and “2” is performed, and the state of the signal line is changed from point A to any of the other three states. Express the information of. That is, the data to be transferred is expressed by changing the state of the signal line. Since the numerical values that can be expressed here are three values of "0", "1" and "2", one digit of the ternary number is transferred by one state change. Also, since this is a method of expressing information by changing the signal line to a state other than the current state, the receiving side monitors two signal lines and captures data at the timing when a change in one of the signal lines is detected. You can do this. In this data transfer method, based on these ideas, the binary data to be transferred on the transmission side is converted into a ternary number, the data is transferred by the above method, and the received ternary number is changed to a binary number on the receiving side. The data is transferred accordingly.
【００１１】図３はデータ転送の例を説明するための図
であり、図中の黒丸は信号線の状態を示している。図３
において初期状態を（０，０）の状態とし、３進数の上
位桁から順にデータを出力したときの状態の変化を示し
ている。いま、転送データを８桁の２進数（１１０００
００１）2とする。これを３進数に変化すると上記転送
データは（０２１０１１）3となる。この場合、３進数
の桁数は１バイトの整数（最大２５５）を表現できるよ
うに６桁とする。FIG. 3 is a diagram for explaining an example of data transfer, and black circles in the figure show states of signal lines. Figure 3
The initial state is the state of (0, 0) and shows the change of the state when data is output in order from the upper digit of the ternary number. Now, transfer data is an 8-digit binary number (11000
001) 2 . When this is changed to a ternary number, the transfer data becomes (021011) 3 . In this case, the number of digits of the ternary number is 6 so that an integer of 1 byte (maximum 255) can be expressed.
【００１２】一実施例 以下、上記基本原理に基づいて実施例を説明する。図４
〜図９はデータ転送方式の一実施例を示す図である。先
ず、構成を説明する。図４はデータ転送装置の全体構成
図である。この図において、１１は２本の信号線Ｄ1，
Ｄ2の状態を変化させる送信回路１２と、信号線Ｄ1，Ｄ
2の状態の変化に基づいて受信した１組のデータに相当
する桁数の３進数を２進数に変換する受信回路１３とに
より構成されている。上記送信回路１２は、１バイトの
送信データＳＤを格納する２進レジスタ２１と、２進デ
ータを３進データに変換する２進／３進変換回路２２
と、変換された３進データを格納する３進レジスタ２３
と、信号線Ｄ1，Ｄ2の現時点での状態を保持する現在値
レジスタ２４と、現在値レジスタ２４からの出力及び３
進数の１桁分の値に従って信号線Ｄ1，Ｄ2に送信データ
を送出するデータ送信部２５と、Ｒｅｓｅｔ信号及びＷ
ｒｉｔｅ信号に従って２進／３進変換回路２２及びデー
タ送信部２５を制御する送信制御部２６とにより構成さ
れており、また、上記回路１３は、前回のデータ受信時
の信号線Ｄ1，Ｄ2の状態を保持する現在値レジスタ２７
と、現在値レジスタ２７の出力及び信号線Ｄ1，Ｄ2の状
態に基づいて信号線Ｄ1，Ｄ2の変化を検出し３進数の受
信データを受信するデータ受信部２８と、受信した３進
数のデータ格納する３進レジスタ２９と、３進データを
２進データに変換する３進／２進変換回路３０と、変換
された２進データを格納し受信データとして出力する２
進レジスタ３１と、Ｒｅｓｅｔ信号及びＲｅａｄ信号に
従ってデータ受信部２８及び３進／２進変換回路３０を
制御する受信部３２とにより構成されている。 One Embodiment Hereinafter, an embodiment will be described based on the above-mentioned basic principle. Figure 4
9 is a diagram showing an embodiment of the data transfer system. First, the configuration will be described. FIG. 4 is an overall configuration diagram of the data transfer device. In this figure, 11 is two signal lines D1,
The transmission circuit 12 that changes the state of D2 and the signal lines D1 and D
The receiving circuit 13 converts a ternary number having a digit number corresponding to a set of received data into a binary number on the basis of the change in state 2. The transmission circuit 12 includes a binary register 21 for storing 1-byte transmission data SD and a binary / ternary conversion circuit 22 for converting binary data into ternary data.
And a ternary register 23 that stores the converted ternary data
And a current value register 24 that holds the current state of the signal lines D1 and D2, and an output from the current value register 24 and 3
A data transmission unit 25 for transmitting the transmission data to the signal lines D1 and D2 according to the value of one digit of the base number, the Reset signal and W
It is composed of a binary / ternary conversion circuit 22 and a transmission control unit 26 which controls the data transmission unit 25 according to the write signal. Further, the circuit 13 is in the state of the signal lines D1 and D2 at the time of the previous data reception. Current value register 27 that holds
And a data receiving unit 28 which receives a ternary received data by detecting a change in the signal lines D1 and D2 based on the output of the present value register 27 and the states of the signal lines D1 and D2, and a received ternary data storage A ternary register 29 for converting, ternary / binary conversion circuit 30 for converting ternary data into binary data, and storing converted binary data as received data 2
It is composed of a binary register 31 and a receiving unit 32 which controls the data receiving unit 28 and the ternary / binary conversion circuit 30 in accordance with the Reset signal and the Read signal.
【００１３】上記送信回路（送信部）１２の２進／３進
変換回路２２は、１バイトの送信データＳＤが格納され
ている２進レジスタ２１の値を３進数に変換するための
ものであり、変換結果は３進レジスタ２３に格納され
る。現在値レジスタ２４は信号線Ｄ1，Ｄ2の現時点での
状態を保持している。また、データ送信部２５は３進レ
ジスタ２３に格納されている３進数の各桁の値を順次取
り出し、現在値レジスタ２４の値と３進数の１桁分の値
に従って次の信号線の状態を求め、信号線Ｄ1，Ｄ2に出
力するとともに、現在値レジスタ２４の値を更新する。
送信制御部２６は送信部全体を制御するためのものであ
り、送信制御部２６には送信回路１２の各部を初期化す
るとともに、現在値レジスタ２４の値を初期値にするた
めのＲｅｓｅｔ信号及び送信データＳＤの送信の開始を
指示するためのＷｒｉｔｅ信号が入力され、送信制御部
２６からはＷｒｉｔｅ信号で指示したデータ送信が終了
し、次の送信が可能であることを示すＴｘＲｄｙ信号が
出力される。一方、上記受信回路（受信部）１３の現在
値レジスタ２７は、前回のデータ受信時の信号線Ｄ1，
Ｄ2の状態を保持している。データ受信部２８は現在値
レジスタ２７の値と変化後の信号線の値に従って１桁の
３進数の受信データを求めるとともに、現在値レジスタ
２７の値を更新する。３進レジスタ２９は受信した１桁
の３進数を順次格納するためのものであり、３進／２進
変換回路３０は３進レジスタ２９に格納された１バイト
分に相当する３進数を２進数に変換し、その変換結果を
２進レジスタ３１に格納する。受信制御部３２は受信部
全体を制御するためのものであり、受信制御部３２に入
力されるＲｅｓｅｔ信号は受信部の各部を初期化すると
ともに、現在値レジスタ２７の値を初期値にする。ま
た、受信側制御部３２から出力されるＲｘＲｄｙ信号は
１バイト分のデータを受信したことを示す信号であり、
受信データＲＤが有効であることを示す。また、Ｒｅａ
ｄ信号は受信データＲＤの読み出しを行なったことを回
路に伝える信号であり、これによりＲｘＲｄｙ信号がＯ
ＦＦされる。The binary / ternary conversion circuit 22 of the transmission circuit (transmission unit) 12 is for converting the value of the binary register 21 storing 1-byte transmission data SD into a ternary number. The conversion result is stored in the ternary register 23. The current value register 24 holds the current state of the signal lines D1 and D2. Further, the data transmission unit 25 sequentially takes out the value of each digit of the ternary number stored in the ternary register 23, and determines the state of the next signal line according to the value of the current value register 24 and the value of one digit of the ternary number. The calculated value is output to the signal lines D1 and D2 and the value of the current value register 24 is updated.
The transmission control unit 26 is for controlling the entire transmission unit, and the transmission control unit 26 initializes each unit of the transmission circuit 12 and resets the value of the current value register 24 to the initial value. A Write signal for instructing the start of transmission of the transmission data SD is input, and the transmission controller 26 outputs a TxRdy signal indicating that the data transmission instructed by the Write signal is completed and the next transmission is possible. It On the other hand, the present value register 27 of the receiving circuit (reception unit) 13 is configured so that the signal line D1 at the time of the previous data reception,
Holds the state of D2. The data receiving unit 28 obtains one-digit ternary received data according to the value of the current value register 27 and the changed value of the signal line, and updates the value of the current value register 27. The ternary register 29 is for sequentially storing the received one-digit ternary number, and the ternary / binary conversion circuit 30 stores the ternary number corresponding to one byte stored in the ternary register 29 into a binary number. And the conversion result is stored in the binary register 31. The reception control unit 32 is for controlling the entire reception unit, and the Reset signal input to the reception control unit 32 initializes each unit of the reception unit and sets the value of the current value register 27 to the initial value. The RxRdy signal output from the reception side control unit 32 is a signal indicating that one byte of data has been received,
Indicates that the received data RD is valid. Also, Rea
The d signal is a signal that informs the circuit that the reception data RD has been read out, whereby the RxRdy signal becomes O.
FF is done.
【００１４】次に、本実施例の動作を説明する。データ送信動作 図５は送信回路１２のデータ送信動作のフローチャート
であり、同図中、符号Ｓｎ（ｎ＝１，２，…）はフロー
の各ステップを示している。先ず、ステップＳ１で送信
制御部２６にＲｅｓｅｔ信号を入力して送信回路１２の
初期化を行ない、ステップＳ２でＷｒｉｔｅ信号で指示
した前のデータ送信が終了し次の送信が可能であること
を示すＴｘＲｄｙ信号がＯＮとなっているか否かを判別
し、ＴｘＲｄｙ信号がＯＮになるとステップＳ３で２進
レジスタ２１に１バイトの送信データＳＤをセットす
る。次いで、ステップＳ４で送信制御部２６は送信デー
タＳＤの送信の開始を指示するＷｒｉｔｅ信号によりデ
ータ送信部２５を制御してデータ送信を起動させる。次
いで、ステップＳ５で転送データが終りか否かを判別
し、転送データが終りの時は転送データのセット処理を
終了し、転送データが終りでないときはステップＳ２に
戻って次のＴｘＲｄｙ信号がＯＮになるまで待つ。Next, the operation of this embodiment will be described. Data Transmission Operation FIG. 5 is a flow chart of the data transmission operation of the transmission circuit 12, and in the figure, the symbols Sn (n = 1, 2, ...) Show each step of the flow. First, in step S1, a Reset signal is input to the transmission control unit 26 to initialize the transmission circuit 12, and in step S2, the previous data transmission instructed by the Write signal is completed and the next transmission is possible. It is determined whether or not the TxRdy signal is ON. When the TxRdy signal is ON, 1-byte transmission data SD is set in the binary register 21 in step S3. Next, in step S4, the transmission control unit 26 controls the data transmission unit 25 by the Write signal instructing the start of transmission of the transmission data SD to activate the data transmission. Next, in step S5, it is determined whether or not the transfer data is over. If the transfer data is over, the transfer data setting process is ended. If the transfer data is not over, the process returns to step S2 and the next TxRdy signal is turned on. Wait until.
【００１５】前記ステップＳ４でＷｒｉｔｅ信号により
データ送信部２５が起動すると、送信回路１２において
ステップＳ１１〜Ｓ１９で示される送信開始処理が実行
される。送信開始処理がスタートすると、ステップＳ１
１で前記ＴｘＲｄｙ信号をＯＦＦにし、ステップＳ１２
で２進／３進変換回路２２により２進レジスタ２１の値
を３進数に変換して変換結果を３進レジスタ２３にセッ
トする。次いで、ステップＳ１３で３進レジスタ２３に
格納されている３進数の上位２ｂｉｔの値を取り出して
これをＷとし、ステップＳ１４で３進レジスタ２３の値
を２ｂｉｔ上位方向にシフトさせる。すなわち、図６に
示すように２進レジスタ２１に格納されている８桁の２
進数が６桁の３進数に変換されて３進数レジスタ２３に
格納される。３進レジスタ２３の各ｂｉｔは上位から２
ｂｉｔずつが３進数の３5，３4，３3，３2，３1，３0の
各桁に対応する。上記３進数の各桁のうち上位１桁がワ
ーク用のレジスタ（図不示）にレジスタ値Ｗとして格納
され、以後各桁の値を順次取り出すために３進レジスタ
２３の値を上位方向に２ｂｉｔシフトさせる。次いで、
ステップＳ１５で現在値レジスタ２４の値に前記３進数
の１桁分のレジスタ値Ｗを加算してこれを現在値レジス
タ２４に格納する（現在値レジスタ←現在値レジスタ＋
Ｗ）ことによって次の信号線の状態を求める。次いで、
ステップＳ１６で現在値レジスタ２４の値をインクリメ
ント（現在値レジスタ←現在値レジスタ＋１）し、ステ
ップＳ１７で次の信号線の状態を示す現在値レジスタ２
４の値を信号線Ｄ1，Ｄ2に出力する（図６参照）。次い
で、ステッブＳ１８で前記３進数レジスタ２３の全桁
（すなわち、６桁）が終了したか否かを判断し、６桁が
終了していなければステップＳ１３に戻って上記ステッ
プＳ１３〜Ｓ１７を繰り返して３進数レジスタ２３の全
桁の値について信号線Ｄ1，Ｄ2の状態を変化させる。６
桁全てが終了したときはＷｒｉｔｅ信号で指示したデー
タ送信が終了し次の送信が可能であると判断してステッ
プＳ１９でＴｘＲｄｙ信号をＯＮにして１バイト分の送
信処理を終了する。When the data transmission section 25 is activated by the Write signal in step S4, the transmission circuit 12 executes the transmission start processing shown in steps S11 to S19. When the transmission start process starts, step S1
In step 1, the TxRdy signal is turned off, and step S12
The binary / ternary conversion circuit 22 converts the value of the binary register 21 into a ternary number and sets the conversion result in the ternary register 23. Next, in step S13, the upper 2-bit value of the ternary number stored in the ternary register 23 is extracted and set to W. In step S14, the value of the ternary register 23 is shifted upward by 2 bits. That is, as shown in FIG. 6, the 8-digit 2 stored in the binary register 21
The decimal number is converted into a 6-digit ternary number and stored in the ternary number register 23. Each bit of the ternary register 23 is 2 from the high order.
Each bit corresponds to each digit of ternary numbers 3 5 , 3 4 , 3 3 , 3 2 , 3 1 and 3 0 . The upper 1 digit of each digit of the above ternary number is stored as a register value W in a work register (not shown), and thereafter, the value of the ternary register 23 is set to 2 bits in the upward direction in order to sequentially take out the value of each digit. To shift. Then
In step S15, the register value W for one digit of the ternary number is added to the value of the current value register 24 and stored in the current value register 24 (current value register ← current value register +
W) to determine the state of the next signal line. Then
In step S16, the value of the current value register 24 is incremented (current value register ← current value register + 1), and in step S17 the current value register 2 indicating the state of the next signal line.
The value of 4 is output to the signal lines D1 and D2 (see FIG. 6). Then, in step S18, it is determined whether or not all the digits (that is, 6 digits) of the ternary number register 23 have ended. If 6 digits have not ended, the process returns to step S13 and the above steps S13 to S17 are repeated. The states of the signal lines D1 and D2 are changed for the values of all digits of the ternary number register 23. 6
When all the digits are completed, it is judged that the data transmission instructed by the Write signal is completed and the next transmission is possible, and the TxRdy signal is turned ON in step S19, and the transmission process for 1 byte is completed.
【００１６】データ受信動作 図７は受信回路１３のデータ受信動作のフローチャート
であり、ステップＳ２１〜Ｓ２５で示される受信データ
読み出し処理、ステップＳ３１で示される読出し完了処
理及びステップＳ４１〜Ｓ５１で示される受信開始処理
からなる。先ず、ステップＳ２１で受信制御部３２にＲ
ｅｓｅｔ信号を入力して受信回路１３の初期化を行な
い、ステップＳ２２で１バイト分のデータを受信したこ
とを示すＲｘＲｄｙ信号がＯＮとなっているか否かを判
別する。 ここで、このＲｘＲｄｙ信号は後述するステ
ップＳ５１で１バイト分のデータ受信完了後にＯＮされ
るものである。ＲｘＲｄｙ信号がＯＮになるとステップ
Ｓ２３でデータ受信部２８から受信データＳＤを続出
し、ステップＳ２４で受信データＳＤの読出しを伝達す
るＲｅａｄ信号によりデータ読出し完了を通知する。次
いで、ステップＳ２５で転送データが終わりか否かを判
別し、転送データが終わりのときは転送データの受信処
理を終了し、転送データが終わりが終わりでないときは
ステップＳ２２に戻って次のＲｘＲｄｙ信号がＯＮにな
るまで待つ。一方、ステップＳ２４で受信制御部３２に
Ｒｅａｄ信号が通知されると所定の受信データＲＤの読
出しが完了されたと判断してステップＳ３１で前記Ｒｘ
Ｒｄｙ信号をＯＦＦにして処理を終了する。 Data Receiving Operation FIG. 7 is a flow chart of the data receiving operation of the receiving circuit 13. The received data reading process shown in steps S21 to S25, the read completion process shown in step S31, and the receiving process shown in steps S41 to S51. It consists of start processing. First, in step S21, the reception control unit 32 receives R
The receiving circuit 13 is initialized by inputting the reset signal, and it is determined in step S22 whether the RxRdy signal indicating that one byte of data has been received is ON. Here, this RxRdy signal is turned on after the completion of receiving the data of 1 byte in step S51 described later. When the RxRdy signal is turned on, the reception data SD is continuously output from the data receiving unit 28 in step S23, and the read signal for notifying the reading of the reception data SD is notified in step S24 that the data reading is completed. Next, in step S25, it is determined whether or not the transfer data is the end. If the transfer data is the end, the transfer data reception process is ended, and if the transfer data is not the end, the process returns to step S22 to return to the next RxRdy signal. Wait until is turned on. On the other hand, when the Read signal is notified to the reception control unit 32 in step S24, it is determined that the reading of the predetermined reception data RD is completed, and the Rx is determined in step S31.
The Rdy signal is turned off, and the process ends.
【００１７】一方、受信開始処理はステップＳ４１〜Ｓ
５１により実行される。受信側では信号線Ｄ1，Ｄ2の状
態の変化を待ち、先ず、ステップＳ４１で信号線Ｄ1,Ｄ
2の変化を検出し、ステップＳ４２でワーク用レジスタ
に信号線Ｄ1，Ｄ2の値を格納する。なお、信号線Ｄ1，
Ｄ2の変化を検出する処理は図９により後述する。次い
で、ステップＳ４３でワーク用レジスタの値Ｗをレジス
タＷＳに移し（ＷＳ←Ｗ）、ステップＳ４４で現在の信
号線Ｄ1，Ｄ2の値が格納されているワーク用レジスタの
値Ｗから前回のデータ受信時の信号線Ｄ1，Ｄ2の状態が
保持された現在値レジスタ２７を減算してその減算値を
ワーク用レジスタＷに格納する（Ｗ←Ｗ−現在値レジス
タ）。次いで、ステップＳ４５でこのワーク用レジスタ
の値Ｗをデクリメント（Ｗ←Ｗ−１）する。すなわち、
図８に示すように現在値レジスタ２７の値と信号線Ｄ
1，Ｄ2の状態とを比較することにより信号線Ｄ1，Ｄ2の
変化を検出し、変化が検出されると現在値レジスタ２７
の値とレジスタＷに格納されている変化後の信号線の値
に従って１桁の３進数の受信データを求める。次いで、
ステップＳ４６で３進レジスタ２９の値を２ｂｉｔ上位
方向にシフトさせ、ステップＳ４７で３進レジスタ２９
の下位２ｂｉｔに前記レジスタＷの値をセットし、ステ
ップＳ４８でレジスタＷＳの値を現在値レジスタ２７に
移す（現在値レジスタ←ＷＳ）。次いで、ステップＳ４
９で６桁全てが終了したか否かを判別し、６桁が終了し
たときは１組のデータに相当する桁数の３進数を受信し
終えたと判断してステップＳ５０で３進レジスタ２９の
値を２進数に変換して２進レジスタ３１にセットする。
すなわち、図８に示すように信号線Ｄ1，Ｄ2の状態の変
化が検出されたら変化前と変化後の状態に基づいて３進
レジスタ２９に３進数の１桁分（０〜２）のデータを順
次格納し、受信する１組のデータに相当する桁数の３進
数を受信すると３進／２進変換回路３０により受信した
１バイト分に相当する３進数３5，３4，３3，３2，
３1，３0を２進数に変換して変換結果を２進レジスタ３
１に格納するようにする。次いで、ステップＳ５１でＲ
ｘＲｄｙ信号をＯＮにしてステップＳ４１に戻る。On the other hand, the reception start processing is performed in steps S41 to S.
51. The receiving side waits for a change in the states of the signal lines D1 and D2, and first, in step S41, the signal lines D1 and D2 are transferred.
The change of 2 is detected, and the values of the signal lines D1 and D2 are stored in the work register in step S42. In addition, the signal line D1,
The process of detecting the change in D2 will be described later with reference to FIG. Next, in step S43, the value W of the work register is moved to the register WS (WS ← W), and in step S44, the previous value of data is received from the value W of the work register in which the current values of the signal lines D1 and D2 are stored. The current value register 27 holding the states of the signal lines D1 and D2 at that time is subtracted, and the subtracted value is stored in the work register W (W ← W-current value register). Next, in step S45, the value W of the work register is decremented (W ← W-1). That is,
As shown in FIG. 8, the value of the current value register 27 and the signal line D
Changes in the signal lines D1 and D2 are detected by comparing the states of 1 and D2, and when the changes are detected, the current value register 27
1-digit ternary received data is obtained according to the value of the signal line and the value of the changed signal line stored in the register W. Then
In step S46, the value of the ternary register 29 is shifted upward by 2 bits, and in step S47, the ternary register 29 is shifted.
The value of the register W is set to the lower 2 bits of, and the value of the register WS is transferred to the current value register 27 in step S48 (current value register ← WS). Then, step S4
It is determined in step 9 whether or not all 6 digits have ended. When 6 digits have ended, it is determined that the ternary number of digits corresponding to one set of data has been received, and in step S50 the ternary register 29 The value is converted into a binary number and set in the binary register 31.
That is, as shown in FIG. 8, when a change in the state of the signal lines D1 and D2 is detected, data of one digit (0 to 2) of the ternary number is stored in the ternary register 29 based on the states before and after the change. When a ternary number having the number of digits corresponding to one set of data that is sequentially stored and received is received, the ternary number corresponding to one byte received by the ternary / binary conversion circuit 30 is 3 5 , 3 4 , 3 3 , 3 2 ,
Convert 3 1 and 3 0 to binary numbers and convert the result to binary register 3
It should be stored in 1. Then, in step S51, R
The xRdy signal is turned on and the process returns to step S41.
【００１８】図９は受信回路１３で信号線Ｄ1，Ｄ2の変
化を検出する動作を示すフローチャートであり、本フロ
ーは前記図７のステップＳ４１に対応する。先ず、ステ
ップＳ６１で信号線Ｄ1，Ｄ2の値をワークレジスタＷに
格納し、ステップＳ６２でこの値Ｗが前回のデータ受信
時の信号線Ｄ1，Ｄ2の状態を保持している現在値レジス
タ２７の値と等しいか（Ｗ＝現在値レジスタか）否かを
判別する。Ｗが現在値レジスタ２７の値と等しいときは
信号線Ｄ1，Ｄ2の変化がなかったと判断してステップＳ
６１に戻り、Ｗと現在値レジスタ２７の値とが等しくな
いときは信号線Ｄ1，Ｄ2の状態に変化があったと判断し
てステップＳ６３で受信したデータに所定のディレイを
与える。すなわち、ノイズによる誤動作を避けるため、
また２本の信号線が変化するタイミングの微小なずれに
より誤ったデータを受信するのを避けるためにＤＥＬＡ
Ｙを用いている。次いで、ステップＳ６４でディレイが
与えられた後の信号線Ｄ1，Ｄ2の値をワークレジスタＷ
に格納し、ステップＳ６５でこの値Ｗが前回のデータ受
信時の信号線Ｄ1，Ｄ2の状態を保持している現在値レジ
スタ２７の値と等しいか（Ｗ＝現在値レジスタか）否か
を判別する。Ｗが現在値レジスタ２７の値と等しいとき
は信号線Ｄ1，Ｄ2の変化がなかったと判断してステップ
Ｓ６１に戻り、Ｗと現在値レジスタ２７の値とが等しく
ないときは信号線Ｄ1，Ｄ2の状態の変化が検出されたと
判断して本フローの処理を終える。FIG. 9 is a flowchart showing the operation of detecting a change in the signal lines D1 and D2 in the receiving circuit 13, and this flow corresponds to step S41 in FIG. First, in step S61, the values of the signal lines D1 and D2 are stored in the work register W, and in step S62, the value W of the present value register 27 holding the state of the signal lines D1 and D2 at the time of the previous data reception. It is determined whether it is equal to the value (W = current value register). When W is equal to the value of the current value register 27, it is determined that there is no change in the signal lines D1 and D2, and step S is performed.
Returning to 61, when W and the value of the current value register 27 are not equal, it is judged that the states of the signal lines D1 and D2 have changed, and a predetermined delay is given to the data received in step S63. That is, to avoid malfunction due to noise,
Also, in order to avoid receiving erroneous data due to a slight shift in the timing at which the two signal lines change, the DELA
Y is used. Next, the values of the signal lines D1 and D2 after the delay is given in step S64 are set to the work register W.
In step S65, it is determined whether or not this value W is equal to the value of the current value register 27 holding the state of the signal lines D1 and D2 at the time of the previous data reception (W = current value register). To do. When W is equal to the value of the current value register 27, it is determined that the signal lines D1 and D2 have not changed, and the process returns to step S61. When W and the value of the current value register 27 are not equal, the signal lines D1 and D2 are not changed. The processing of this flow is terminated when it is determined that a change in state has been detected.
【００１９】以上説明したように、本実施例では２本の
信号線Ｄ1，Ｄ2の「１」，「０」の組合せで（０，０）
（０，１）（１，０）（１，１）の４種類の状態を表現
し、信号線Ｄ1，Ｄ2の状態を、上記４種類の状態のうち
現在の状態を除く３種類の状態に必ず変化させ、この３
種類の状態に「０」「１」「２」を対応させることによ
り１回の変化で３進数の１桁分の情報を表現するととも
に、送信回路１２は、転送する１組の２進数のデータを
まず３進数に変換し、３進数の各桁の値（０〜２）に従
って信号線の状態を変化させるようにし、受信回路１３
は、信号線Ｄ1，Ｄ2の状態の変化を待ち、変化が検出さ
れたら変化前と変化後の状態の関係から３進数の１桁分
（０〜２）の情報を受取り、受信する１組のデータに相
当する桁数の３進数を受信したらこれを２進数に変換す
ることによりデータを転送するようにしているので、独
立したクロック信号は不要となり、クロック信号とデー
タ信号を使用する従来の方法に比較して２本の信号線の
「１」「０」を切り換える周波数は同じであっても、デ
ータ転送スピードが大幅に向上する。すなわち、上記実
施例のデータ転送方式は８桁の２進数を６桁の３進数に
変換し、６回の信号状態変化でデータ転送を行なうもの
であり、この場合、クロック信号とデータ信号を用いて
データ転送を行なう従来の方法では８クロック分の時間
が必要であったものが６クロック分の時間でデータ転送
できるようになり、２５％のスピードアップを図ること
ができる。また、データが送出される度に必ず信号線Ｄ
1，Ｄ2の状態が変化するようにし、受信側では状態変化
の検出によってデータを取り込むようにしたことによ
り、調歩同期式のように受信側と送信側の転送クロック
を調整する必要がなく、コスト低減を図ることができ
る。As described above, in this embodiment, the combination of "1" and "0" of the two signal lines D1 and D2 is (0,0).
Four states of (0,1) (1,0) (1,1) are expressed, and the states of the signal lines D1 and D2 are changed to three states excluding the present state among the above four types of states. Be sure to change this 3
By associating “0”, “1”, and “2” with the states of the types, information of one digit of the ternary number is expressed by one change, and the transmission circuit 12 transmits one set of binary number data. Is first converted into a ternary number, and the state of the signal line is changed according to the value (0 to 2) of each digit of the ternary number.
Waits for a change in the states of the signal lines D1 and D2, and when a change is detected, a set of one digit (0-2) of a ternary number is received and received from the relationship between the states before and after the change. When a ternary number having the number of digits corresponding to the data is received, the data is transferred by converting the ternary number into a binary number, so that an independent clock signal is not required, and the conventional method using the clock signal and the data signal is not necessary. Compared with, the data transfer speed is significantly improved even if the frequencies for switching "1" and "0" of the two signal lines are the same. That is, the data transfer system of the above embodiment converts an 8-digit binary number into a 6-digit ternary number and transfers data by changing the signal state six times. In this case, a clock signal and a data signal are used. In the conventional method for transferring data by using the conventional method, the time required for 8 clocks was required, but the data can now be transferred in 6 clock times, and a speedup of 25% can be achieved. In addition, the signal line D must be sent every time data is sent.
By changing the states of 1 and D2 and by receiving the data by detecting the state change on the receiving side, it is not necessary to adjust the transfer clocks on the receiving side and the transmitting side as in the asynchronous method, and the cost is reduced. Reduction can be achieved.
【００２０】なお、本実施例では８桁の２進数を６桁の
３進数に変換し、６回の信号状態変化でデータ転送を行
なっているが、これに限定されることなく、例えば２バ
イト分のデータに相当する１６桁の２進数を１１桁の３
進数に変換し、１１回の信号状態変化でデータ転送を行
なうようにしてもよい。このようにすれば、クロック信
号とデータ信号を用いてデータ転送を行なう従来の方法
では１６クロック分の時間が必要であったものが１１ク
ロック分の時間でデータ転送できるようになり、３１％
のスピードアップとなる。また、本実施例では送信側と
受信側を結ぶ信号線として２本の信号線を使用している
が、信号線は必ずしも２本である必要はなくそれ以上の
本数の信号線を用いてもよいことは言うまでもない。ま
た、この場合はＯＮ、ＯＦＦの組合せの状態を更に増や
すことが可能になるため、例えば４進数や５進数等を用
いて本実施例と同様のデータ転送方式を行なうことがで
きる。In this embodiment, the 8-digit binary number is converted into the 6-digit ternary number and the data is transferred by changing the signal state 6 times. However, the present invention is not limited to this. 16 digit binary number corresponding to minute data is 11 digit 3
It may be converted into a base number and the data may be transferred by changing the signal state 11 times. By doing so, the conventional method of transferring data using the clock signal and the data signal required 16 clocks, but now the data can be transferred in 11 clocks, which is 31%.
It will speed up. Further, in the present embodiment, two signal lines are used as the signal lines connecting the transmitting side and the receiving side, but the number of signal lines is not necessarily two, and more signal lines may be used. It goes without saying that it is good. Further, in this case, the number of combinations of ON and OFF can be further increased, so that the same data transfer method as that of the present embodiment can be performed by using, for example, a quaternary number or a quinary number.
【００２１】[0021]
【発明の効果】本発明によれば、２本の信号線のＯＮ、
ＯＦＦの組合せの４種類の状態のうち、常に現在の状態
以外の３種類の状態に信号線を変化させることによりデ
ータを転送するようにしているので、２本の信号線を使
用してより高速なデータ転送を行うことができる。According to the present invention, two signal lines are turned on,
Since the data is transferred by changing the signal line to three types of states other than the current state among the four types of combinations of OFF, higher speed is achieved by using two signal lines. Data transfer can be performed.
【図面の簡単な説明】[Brief description of drawings]
【図１】データ転送方式の２本の信号線で表現できる４
種類の状態を示す図である。FIG. 1 can be represented by two signal lines of a data transfer system 4
It is a figure which shows the state of a kind.
【図２】データ転送方式の転送データが４種類の状態で
表現できることを示す図である。FIG. 2 is a diagram showing that transfer data of a data transfer method can be expressed in four types of states.
【図３】データ転送方式のデータ転送の側を説明するた
めの図である。FIG. 3 is a diagram for explaining a data transfer side of a data transfer method.
【図４】データ転送方式の全体構成図である。FIG. 4 is an overall configuration diagram of a data transfer method.
【図５】データ転送方式のデータ送信動作のフローチャ
ートである。FIG. 5 is a flowchart of a data transmission operation of a data transfer method.
【図６】データ転送方式のデータ送信動作を説明するた
めの図である。FIG. 6 is a diagram for explaining a data transmission operation of a data transfer method.
【図７】データ転送方式のデータ受信動作のフローチャ
ートである。FIG. 7 is a flowchart of a data receiving operation of a data transfer method.
【図８】データ転送方式のデータ受信動作を説明するた
めの図である。FIG. 8 is a diagram for explaining a data receiving operation of a data transfer method.
【図９】データ転送方式の信号線の変化を検出する動作
を示すフローチャートである。FIG. 9 is a flowchart showing an operation of detecting a change in a signal line of a data transfer system.
【図１０】従来の調歩同期式のデータ転送方法を説明す
るためのタイミングチャートである。FIG. 10 is a timing chart for explaining a conventional asynchronous data transfer method.
【図１１】従来の２本の信号線を使用してデータ信号と
クロック信号を同時に出力するデータ転送方法を説明す
るためのタイミングチャートである。FIG. 11 is a timing chart for explaining a conventional data transfer method for simultaneously outputting a data signal and a clock signal by using two signal lines.
１１ データ転送装置 １２ 送信回路（送信側） １３ 受信回路（受信側） ２１，３１ ２進レジスタ ２２ ２進／３進変換回路 ２３，２９ ３進レジスタ ２４，２７ 現在値レジスタ ２５ データ送信部 ２６ 送信制御部 ２８ データ受信部 ３０ ３進／２進変換回路 ３２ 受信制御部 Ｄ1，Ｄ2 信号線 11 data transfer device 12 transmission circuit (transmission side) 13 reception circuit (reception side) 21,31 binary register 22 binary / tertiary conversion circuit 23,29 ternary register 24,27 current value register 25 data transmission unit 26 transmission Control unit 28 Data receiving unit 30 Tertiary / binary conversion circuit 32 Reception control unit D1, D2 signal line
Claims (1)
い、該２本の信号線のＯＮ，ＯＦＦを組み合わせて４種
類の状態を表現可能にするとともに、ＯＮ，ＯＦＦの組
合せによる４種類の状態のうち、現在の状態以外の３種
類の状態に信号線を変化させることによりデータを転送
するデータ転送方式であって、 現在の状態を除く３種類の状態への変化をそれぞれ３進
数表示された値に対応させることにより、１回の信号線
の状態の変化で３進数の１桁分を表現させるようにし、 前記送信側は、転送する１組の２進数のデータを３進数
に変換するとともに、３進数の各桁の値に応じて２本の
信号線の状態を変化させるようにし、 前記受信側は、信号線の状態の変化が検出されたとき変
化前と変化後の信号線の状態に基づいて３進数の１桁分
の情報を受取るとともに、受信する１組のデータに相当
する桁数の３進数を受信するとこれを２進数に変換する
ようにしたことを特徴とするデータ転送方式。1. Use of two signal lines connecting a transmitting side and a receiving side to combine four ON / OFF states of the two signal lines to represent four kinds of states, and a combination of ON and OFF states. It is a data transfer method that transfers data by changing the signal line to three types of states other than the current state, out of the four types of states. Corresponding to a value expressed in a decimal number, one change of the state of the signal line is made to express one digit of a ternary number, and the transmitting side transfers a set of binary number data to a ternary number. And the state of the two signal lines is changed according to the value of each digit of the ternary number, and when the change in the state of the signal line is detected, the receiving side is Information for one digit of ternary number based on the state of signal line A data transfer system characterized in that when a ternary number having a number of digits corresponding to a set of received data is received, the ternary number is converted into a binary number.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04298991A JP3216145B2 (en) | 1991-02-14 | 1991-02-14 | Data transfer method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04298991A JP3216145B2 (en) | 1991-02-14 | 1991-02-14 | Data transfer method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05236046A true JPH05236046A (en) | 1993-09-10 |
| JP3216145B2 JP3216145B2 (en) | 2001-10-09 |
Family
ID=12651442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04298991A Expired - Fee Related JP3216145B2 (en) | 1991-02-14 | 1991-02-14 | Data transfer method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216145B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000060755A (en) * | 1999-03-19 | 2000-10-16 | 정명식 | 3B2T Transceiver System for Widening transfering bandwidth |
| US6864717B2 (en) | 2000-03-08 | 2005-03-08 | Nec Corporation | Signal transmission system |
-
1991
- 1991-02-14 JP JP04298991A patent/JP3216145B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000060755A (en) * | 1999-03-19 | 2000-10-16 | 정명식 | 3B2T Transceiver System for Widening transfering bandwidth |
| US6864717B2 (en) | 2000-03-08 | 2005-03-08 | Nec Corporation | Signal transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3216145B2 (en) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5758073A (en) | Serial interface between DSP and analog front-end device | |
| KR19990018174A (en) | Serial interface device with register for both sending and receiving | |
| JP2851879B2 (en) | Data communication device | |
| JPH0678019A (en) | Interface device | |
| JP3461483B2 (en) | Data transfer method and device | |
| JPH05236046A (en) | Data transfer system | |
| US4375078A (en) | Data transfer control circuit | |
| US20030112827A1 (en) | Method and apparatus for deskewing parallel serial data channels using asynchronous elastic buffers | |
| US5734684A (en) | Demodulation device and communication processing apparatus provided with same | |
| US5481753A (en) | I/O device having identification register and data register where identification register indicates output from the data register to be an identifier or normal data | |
| JPS60241150A (en) | Data transfer device | |
| JPH01118951A (en) | Serial interface circuit | |
| JP2506407B2 (en) | Clock synchronous data transmission system | |
| JP2790748B2 (en) | Serial data communication device | |
| JPH0546551A (en) | Data transfer device, data transfer system and data transfer method | |
| JP2613971B2 (en) | Serial transfer method | |
| JPH03222539A (en) | Start bit detection circuit | |
| JP2508322B2 (en) | Serial I / O circuit built-in micro computer | |
| JPH065831B2 (en) | Signal frame transmission method | |
| JP3384213B2 (en) | Memory access device | |
| JP2619167B2 (en) | I / O control circuit | |
| SU1438008A1 (en) | Code converter | |
| SU1451707A1 (en) | Device for interfacing computer with peripherals | |
| KR100350465B1 (en) | Apparatus and method for synchronizing serial lines using fifo memory | |
| KR0174970B1 (en) | Code data detection method of remote control signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |