JPH05235269A - 粗表面電極を有するトレンチ・キャパシタ - Google Patents

粗表面電極を有するトレンチ・キャパシタ

Info

Publication number
JPH05235269A
JPH05235269A JP4304276A JP30427692A JPH05235269A JP H05235269 A JPH05235269 A JP H05235269A JP 4304276 A JP4304276 A JP 4304276A JP 30427692 A JP30427692 A JP 30427692A JP H05235269 A JPH05235269 A JP H05235269A
Authority
JP
Japan
Prior art keywords
capacitor
trench
layer
polysilicon
rough surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4304276A
Other languages
English (en)
Other versions
JPH0732235B2 (ja
Inventor
Duen-Shun Wen
ドゥン−シュン・ウェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05235269A publication Critical patent/JPH05235269A/ja
Publication of JPH0732235B2 publication Critical patent/JPH0732235B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 本発明の目的は、キャパシタの所定の全体寸
法に対して相対的に大きな電荷蓄積容量を有するキャパ
シタ構造を提供することである。 【構成】 集積回路装置内に組み込むのに適したトレン
チ・キャパシタ１１２構造、及びそれを形成するための
方法は、キャパシタ電極の１つの粗表面１１４によっ
て、電極表面積及びキャパシタンスを増加させる。粗表
面は、ドープされたポリシリコン層の粒子境界を差分的
にエッチングすることによって、または半球状粒子ポリ
シリコンの直接付着によって電極１１８を形成すること
によって達成される。追加のキャパシタンス及び接触面
積が、電極付着及び誘電体成長の前にトレンチ１１２底
面をさらにエッチングすることによって得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、キャパシタに関し、よ
り具体的には、ダイナミック・メモリなどの集積回路に
組み込むのに適したキャパシタに関する。
【０００２】
【従来の技術】近年あらゆるタイプのコンピュータの計
算能力が大幅に増大し、中央演算処理装置によって高速
でアクセスできるメモリの量を増大させることが必要と
なってきた。このためにまた、単一のチップ上の記憶域
の量を増加させ、メモリ・セルのサイズを減少させるこ
とが引き続き関心の的になっている。
【０００３】メモリ技術は、２つのタイプに分かれると
考えることができ、いずれもコンピュータ・システムの
ある種の要件に関して他方より優れたいくつかの長所を
もっている。スタティック・メモリは、一般に、データ
の個々のビットを記憶するのに双安定能動回路に頼って
いる。スタティック・メモリ・セルは、一般に、トラン
ジスタなどの能動デバイスを多数有し、比較的大きく、
そのため単一のチップ上に形成できるメモリ・セルの数
が限れている。けれども、提供される記憶は安定してお
り、データのリフレッシュは不要である。したがって、
スタティック・メモリはいつでもアクセス可能であり、
このタイプのメモリの読出しまたは書込み時間はきわめ
て高速である。
【０００４】これとは対照的に、ダイナミック・メモリ
では各メモリ・セル内の電子構成要素がずっと少なくて
すみ、単一のチップ上にずっと多数のセルを配置するこ
とができる。しかしながら、スタティック・メモリによ
って提供される安定なデータ記憶とは違って、ダイナミ
ック・メモリでは、データは、通常、記憶セル内のキャ
パシタに電荷として蓄えられる。キャパシタはリークを
生じやすく、したがってデータの崩壊を防ぐために、電
荷を周期的にリフレッシュまたは再書き込みしなければ
ならない。
【０００５】ダイナミック・メモリ・セルの最大の構成
要素は、電荷を蓄えるキャパシタである。ダイナミック
・メモリの主な長所は、メモリ・セルのサイズを縮小し
て、単一のチップ上に形成できるメモリ・セルの数を増
加させる可能性があることなので、「フットプリン
ト」、すなわち各キャパシタの形成に必要な基板または
チップの面積を減少させることが大きな関心の的になっ
てきた。この点で、多くの努力は、各キャパシタ内に比
較的に低い電圧で蓄えなければならない電荷の量を減少
させるようにセンス増幅器の構造を改良することに集中
してきた。現在の技術水準では、各キャパシタ内に恐ら
くわずか数十個の電子を蓄えることによって、データが
しばしば信頼できる形で記憶できる。このような少量の
電荷を蓄える場合、各キャパシタの電荷リークが特に重
大になる。というのは、キャパシタのリークで失われる
各電子は、メモリ内のセンス増幅器によって検出しなけ
ればならない電圧のより大きな部分を占めるからであ
る。
【０００６】センス増幅器の構造のこのような改良は、
チップ上のキャパシタの「フットプリント」を減少させ
るための多数のキャパシタ設計を伴う。半導体基板内部
に垂直に形成されるいわゆるトレンチ・キャパシタは、
この点で特に重要な発展である。しかしながら、トレン
チ・キャパシタを信頼できる形で延ばすことのできる基
板内部の深さは限られ、キャパシタの「フットプリン
ト」面積をそれ以上削減すると、現在の技術では通常、
各キャパシタの電荷蓄積容量の減少を伴う。
【０００７】キャパシタに必要なチップ面積に対する電
荷蓄積容量の比を増加させるためにトレンチ深さを増加
させようとして工程が複雑になるにつれて、製造の歩留
りが悪くなり、製造コストがいっそう上昇してきた。同
時に、このような複雑さ及び小型化はキャパシタ構造へ
の接点の抵抗を増加させ、アクセス速度、動作信頼性及
び雑音マージンを減少させる傾向がある。工程のこの複
雑化により、電荷リークが起こりやすいという問題が生
じている。電荷リークは、上で指摘したように、きわめ
て高い集積密度のとき、及び少量の電荷が低電圧で蓄積
されるときは特に重大である。
【０００８】さらに、メモリ設計の付随条件として、各
メモリ・キャパシタの最小電荷蓄積容量を、少なくとも
各セルへのアクセスを提供するのに必要なチップ上の配
線の、寄生キャパシタンスと同程度に保たなければなら
ない。したがって、ダイナミック・メモリ設計で２５６
メガバイトを上回る容量を得ようとし、比較的長いビッ
ト線とワード線が必要となったとき、キャパシタ「フッ
トプリント」面積の削減と、このような多数のメモリ・
セルにアクセスするのに必要なチップ配線の寄生キャパ
シタンスに関して妥当なリフレッシュ速度及び適切な動
作マージンを可能にする電荷蓄積容量を維持する必要性
という、競合する設計要件を調和させることが困難にな
っている。
【０００９】
【発明が解決しようとする課題】本発明の目的は、キャ
パシタの所定の全体寸法に対して相対的に大きな電荷蓄
積容量を有するキャパシタ構造を提供することである。
【００１０】本発明の他の目的は、高集積密度で低い抵
抗接続が可能なキャパシタ構造を提供することである。
【００１１】本発明の他の目的は、製造歩留りを改善す
るために、より単純な工程で製造できるキャパシタ構造
を提供することである。
【００１２】本発明の他の目的は、電荷リークの減少し
たキャパシタ構造を提供することである。
【００１３】
【課題を解決するための手段】本発明の上記その他の目
的を達成するために、トレンチの内表面内部に形成され
た粗（テクスチャ付き）表面を有する電極を含む、キャ
パシタ構造が提供される。
【００１４】本発明の別の態様によれば、トレンチ内部
に粗表面をもつキャパシタ電極を形成する段階を含む方
法によって形成されたキャパシタが提供される。
【００１５】本発明の別の態様によれば、トレンチ内部
に粗表面をもつキャパシタ電極を形成する段階を含む、
キャパシタを形成する方法が提供される。
【００１６】本発明の別の態様によれば、直接付着され
た半球状粒子ポリシリコンで形成された電極を有する、
トレンチ・キャパシタが提供される。
【００１７】
【実施例】ここで図面、より具体的には図３を参照する
と、本発明によるキャパシタ１００の基本形が示されて
いる。キャパシタは、好ましくは基板１１０内に形成さ
れたトレンチ１１２内に形成される。トレンチ１１２の
内表面は、粗表面（テクスチャ付き）の、ドープされた
ポリシリコン層１１４によってライニングされている。
キャパシタ誘電体１１６は、粗表面のポリシリコン層１
１４とドープされたポリシリコン・フィル１１８の間に
挟まれている。キャパシタへの接触は、好ましくは基板
を介して粗表面ポリシリコン層１１４で、またポリシリ
コン・フィル１１８で行われる。
【００１８】本発明によるキャパシタの構造は、全般的
に当技術分野で周知の他のトレンチ・キャパシタの構造
に類似しているが、本発明はキャパシタの面積を増加さ
せてそのキャパシタンスを増加させるために粗表面ポリ
シリコンを使用する点で従来技術とは異なる。ポリシリ
コンの粗表面の形成は、以下でより詳細に説明する半球
状粒子（ＨＳＧ）などの特別の粒子構造を生ずる、ポリ
シリコンのエッチングや付着など多数の方法で実行でき
ることを理解されたい。本明細書では、「粗表面（テク
スチャ付き）」ポリシリコンという用語は、粒子境界エ
ッチング、及び半球状粒子構造を有するポリシリコンの
直接付着によって「粗面化した」層を含めて、表面積が
大きく増加するように波打つシリコン層の総称として理
解されたい。
【００１９】当技術分野ではよく理解されていることで
あるが、キャパシタのキャパシタンスはキャパシタ誘電
体の誘電定数とキャパシタの面積の積に正比例し、電極
分離間隔またはキャパシタ誘電体の厚さに反比例する。
したがって、ポリシリコン層上に粗表面を設けてキャパ
シタ電極の１つを形成することによりキャパシタの面積
を増加させると、キャパシタのキャパシタンスが増加す
る。本発明によれば、このキャパシタンスの増加は、ト
レンチの深さを減少させて製造工程を単純にし製造歩留
りを向上させる、誘電体の厚さを増加させてリーク（た
とえば「蓄電トレンチ異常破壊」、絶縁酸化物がきわめ
て薄いときトレンチ側壁に形成される寄生トランジスタ
におけるゲート誘発リークなどの現象によるもの）を減
らす、破壊電圧を増加させてキャパシタの性能を向上さ
せ製造歩留りも増加させる、またはリフレッシュ頻度を
減らすために所定の電圧で蓄積された電荷の量の増加を
伴ってあるいは伴わずにこれらの効果を組み合わせるな
ど、いくつかの形で利用できる。キャパシタの面積は粗
表面ポリシリコンの使用によって２〜２．５桁増加する
ので、メモリ性能に関係のあるこれらすべての領域でキ
ャパシタ性能の実質的な向上が得られる。
【００２０】これから図１〜図３を参照して、この基本
的発明の構造について説明する。図１は、トレンチ１１
２が好ましくはエッチングによってその中に形成され
た、ｐ+またはｎ+ドープされた半導体基板１１０の一部
分の断面図を示す。半導体基板のドーピングは、キャパ
シタに対して行う接続の性質に応じて決定することが好
ましい。たとえば、キャパシタへの接続を基板を介して
行う場合、比較的高い導電率の基板を作成するには比較
的高濃度のドーピングが必要となる。所望の場合、トレ
ンチ内に犠牲的酸化物層（図示せず）を成長させ、後で
エッチングによって除去すると、トレンチ内部のエッチ
ングされた表面の最終的品質を改善することができる。
【００２１】ここで図２を参照すると、次にｐ+または
ｎ+ドープされたポリシリコンの薄い層１１４がトレン
チの内部全体に付着される。この付着物は、約７００゜
Ｃの温度で付着された通常のポリシリコン層でもよく、
またＨＳＧポリシリコンを約５００℃の温度で直接付着
することもできる。通常のポリシリコンを付着して層１
１４を形成する場合、その層の付着後に、たとえば９０
０℃の水蒸気で湿式酸化を行い、たとえばフッ化水素で
酸化物をエッチングしてこの酸化物を完全に除去する。
酸化は粒子の境界でより高速に起こるので、差分的に酸
化された物質をエッチングで除去すると、ポリシリコン
層上に凹凸のついた表面が形成される。
【００２２】粗表面を有するポリシリコン層１１４を形
成した後、ポリシリコン上にキャパシタ誘電体層１１６
を付着し、トレンチの残りの部分を、図３に示すよう
に、適切な付着技法によってドープされたポリシリコン
充填物１１８で充填する。既知のどんなキャパシタ誘電
体を設けてもよいが、いわゆるＯＮＯ（酸化物−窒化物
−酸化物）層の誘電体構造が好ましい。この誘電体は、
たとえば酸素雰囲気中で８００℃で酸化物を熱成長さ
せ、続いて窒化物付着によって形成することが好まし
い。次に窒化物層を酸化することによってもう１つの酸
化物層を成長させるが、この場合も酸素雰囲気中で８０
０℃で酸化を行うことが好ましい。次に装置または基板
を平面化し、適切な接続（図示せず）を所望の方法で行
う。
【００２３】上記で指摘したように、粗表面ポリシリコ
ン層１１４への電気接続は基板を介して行うことが好ま
しく、その場合、ポリシリコン充填物への接続を基板か
ら絶縁するために、平面化の後に、パターン付けした絶
縁体層が必要になる。また、粗表面ポリシリコン層１１
４への接続を基板を介して行う場合、接触面積はきわめ
て大きく、接触抵抗は最小になり、キャパシタ１００の
充電及び放電速度が向上することに留意されたい。
【００２４】これから図４〜図７を参照しながら、本発
明の好ましい実施例について説明する。図７の完成した
キャパシタ２００は、高集積密度で必要な絶縁酸化物層
２１３を含んでいる点で図３のキャパシタと異なってい
る。基本的に、各キャパシタを取り囲むこの絶縁酸化物
は、基板上に形成された複数のキャパシタの基板接続と
あいまって、一連のキャパシタンス接続を形成し、トレ
ンチ・キャパシタ相互間の寄生キャパシタンス結合を減
少させる。この実施例及び図１１の代替キャパシタ実施
例３００の説明をわかりやすくするため、対応する構造
につけた参照番号の最後の２桁は全図面を通じて同じに
してある。
【００２５】図１と同様に、図４はトレンチ２１２がそ
の中に形成されている基板部分２１０の断面を示す。こ
の場合も、トレンチは、図１に含まれていないマスク２
０９によるエッチングによって形成することが好まし
い。図３の実施例と同様に、犠牲的酸化物層を成長さ
せ、エッチングしてトレンチの表面品質を向上させるこ
とができる。酸化シリコン２１１などの絶縁体を、基板
表面上、及びトレンチの壁面及び底面及びマスク２０９
上に付着する。次に絶縁層２１１及びマスク２０９を基
板表面から除去し、粗表面ポリシリコン層２１４が形成
されたとき基板への接続を形成するため、図５の破線２
１５で示すように、好ましくは垂直方向の反応性イオン
・エッチングによって、絶縁体２１３を残してトレンチ
の底面を開く。
【００２６】次に粗表面ポリシリコン層２１４を、トレ
ンチの側面上の絶縁層２１３上、及びトレンチの底面２
１５上に形成する。本発明の基本的実施例１００と同様
に、この粗表面層は、凹凸をつけたポリシリコン、ＨＳ
Ｇ、またはテクスチャ付きの表面を有するその他の同等
な物質でよい。キャパシタ誘電体層２１６は、この場合
もＯＮＯ構造であることが好ましく、図６に示すよう
に、粗表面層２１４上に付着する。次に、先に論じたよ
うに、図７に示すように、ポリシリコン充填物２１８の
付着、平面化、及び電気接続の追加によってキャパシタ
が完成する。
【００２７】図７に示した本発明の実施例は、絶縁層２
１３の故に、共通の基板上に本発明による複数のキャパ
シタを高い集積密度で形成できるので、図３の基本的実
施例より好ましいと考えられる。また、図７の実施例
は、トレンチ深さを縮小して形成できるので、通常はエ
ッチングによってトレンチを形成し、キャパシタ構造の
他の部分はより安価で製造歩留りのより高い工程によっ
て形成することが可能なことに留意されたい。いずれに
しても、既知の技術によって信頼できる形で形成できる
以上にトレンチ深さを増加する必要はない。先に指摘し
たように、粗表面キャパシタ電極の使用によってキャパ
シタンスの大きな増加が可能となり、その結果、トレン
チ深さを縮小し、より厚い誘電体を使用し、トレンチ開
口寸法を縮小し、あるいはこれらの設計変数を組み合わ
せながら、キャパシタンスの著しい増加が得られる。こ
れによって、従来技術より安価に、かつ高い集積密度
で、品質及び動作特性の改善されたキャパシタが形成で
きる。
【００２８】図７の実施例では、トレンチの底面全体が
基板接続のために使用可能であり、キャパシタの抵抗が
かなり低いので、充電及び放電時間は従来技術で周知の
他のトレンチ・キャパシタ構造に匹敵する。
【００２９】先に指摘したように、周知のタイプのトレ
ンチ・キャパシタの深さの増大は、工程の複雑さ及びト
レンチ形状によって制限されている。たとえば、トレン
チ壁面をわずかに傾けることによって、様々な層をいく
ぶん大きな深さまでうまく形成することができる。この
ような技法は本発明にも適用できる。しかしながら、ト
レンチ・キャパシタのサイズがきわめて小さく、かつト
レンチ開口寸法に対して実際上の制限があることから、
このような側壁傾斜が可能な程度はきわめて小さく、キ
ャパシタンスの改善はわずかである。容易に理解される
ように、トレンチ壁を傾斜させると、基板２１０の表面
でトレンチ開口寸法が増加する傾向があり、したがっ
て、この傾斜は所望の集積密度によって制限され、また
は逆も言える。これとは対照的に、本発明に従って構築
されたキャパシタの面積は、以下で説明するように、図
８〜図１１に示した方法及び構造によれば本発明が極め
て簡単な故に、実質的に増加する。
【００３０】図８は、基板３１０内のトレンチ３１２の
深さが、適切な絶縁層３１３の形成に必要なだけの大き
さである点を除いて、図４と実質的に同じ構造である。
このトレンチ深さの縮小によって、潜在的に単純な工程
で絶縁層の形成が改善され、特に酸化物層３１１を形成
する際に、製造歩留りが向上する。図９に示すように、
酸化物層３１１及びマスク３０９は基板表面から除去
し、図５の場合と同様にしてトレンチの底面から酸化物
層３１１を除去する。ただしこの場合は、好ましくは反
応性イオン・エッチングによって元のトレンチ底面３１
５から一般に任意の深さ３１７までエッチングを継続す
る。トレンチ底面からの絶縁体（たとえば、図４の２１
３）の除去、及びトレンチ深さを増加させるための基板
のエッチングの両方に同じエッチング工程を使用するこ
とが好ましい。図３及び図７の実施例の場合と同様に、
キャパシタ構造は、ポリシリコン充填物２１８の付着、
平面化及び接点または接続の形成によって完成する。
【００３１】ここで図１０を参照すると、ポリシリコン
層３１４の付着が示されている。これは、図２及び図６
の方法と類似の方法で実行され、通常のポリシリコンま
たはＨＳＧが付着される。この場合も、通常のポリシリ
コンを付着する場合は、その層を粒子境界差分エッチン
グによって、好ましくは上述の方法の使用によって粗面
化する。トレンチの深さは、この物質を付着できる能力
によって有効に制限されることに留意されたい。しかし
ながら、本発明による構造によって、トレンチ深さ３１
７は、選択された方法の、粗表面ポリシリコン層を信頼
できる形で形成し、ＯＮＯ誘電体の窒化物層を付着する
能力によってのみ、有効に制限される。これに関して、
粗表面キャパシタ電極の使用によるキャパシタンスの増
加によって、図４〜図７に示した実施例の場合と同様
に、トレンチ深さが縮小されたときでも、キャパシタン
スがかなり増加できることに留意されたい。このトレン
チ深さの減少によって、より安価な工程が使用できるよ
うになるとともに、品質の改善されたキャパシタが得ら
れる。同じ理由から、トレンチ深さの増加は、信頼性の
あるキャパシタ形成を達成し、集積密度を最大にするた
めにトレンチ開口寸法または「フットプリント」の増加
を伴う必要はない。したがって、図８〜図１１の実施例
においてトレンチがさらにエッチングされる深さは、基
本的には経済的選択であり、現在技術の能力によって制
限されない。しかしながら、材料付着技法の今後の進歩
を本発明に適用することも可能であり、設計者は（たと
えば、雑音マージンを改善するため、またはより厚いキ
ャパシタ誘電体などの使用によってリークを減らすた
め）さらに大きなトレンチ深さを利用することができ
る。したがって、本発明によるキャパシタ構造は高い製
造歩留りを本質的に保証することが理解されよう。とい
うのは、先に論じた経済的理由から、トレンチ深さをよ
り浅い寸法に制限することが好ましいと現在は考えられ
ているからである。いずれにしても、所与のトレンチ深
さについて、本発明によるキャパシタ構造のキャパシタ
ンスは従来技術の構造のそれより実質的に大きくなる。
【００３２】
【発明の効果】以上のことから、本発明が、基板表面の
ごく小さな面積しか占めず、同時に増加した面積及びキ
ャパシタンスを有する、キャパシタ構造を提供すること
が理解されよう。このキャパシタンスの改善を利用し
て、リーク及び破壊に対する抵抗性の向上、トレンチ深
さの縮小、製造工程段階の単純化、及び製造歩留りの改
善を達成することができる。本発明によるキャパシタが
占める基板面積は小さいので、２５６メガバイトを超え
る記憶容量が単一チップ上で達成できる。
【００３３】本発明のトレンチ・キャパシタンスを製造
する方法を要約すると以下の通りである。 １．基板の表面にあるトレンチ内にキャパシタを形成す
る方法において、トレンチの内部にキャパシタの粗表面
を有する電極を形成する段階を含む方法。 ２．電極形成段階が、トレンチの内部に半球状粒子シリ
コンの層を付着する段階を含む、１に記載の方法。 ３．電極形成段階が、ポリシリコン層を付着する段階
と、ポリシリコン層の粗面化された表面を形成するため
に、ポリシリコンの表面で粒子境界を差分的にエッチン
グする段階とを含む、１に記載の方法。 ４．さらに、トレンチの内部に絶縁体を付着する段階を
含み、電極がトレンチの内部の絶縁体の内部に形成され
る、１に記載の方法。 ５．電極形成段階が、トレンチの内部の絶縁層の内部に
半球状粒子シリコンの層を付着する段階を含む、４に記
載の方法。 ６．電極形成段階が、トレンチの内部の絶縁層の内部に
ポリシリコンの層を付着する段階と、ポリシリコン層の
粗面化された表面を形成するために、ポリシリコンの表
面に粒子境界を差分的にエッチングする段階とを含む、
４に記載の方法。 ７．さらに、トレンチの内部に絶縁層を付着する段階の
後、かつキャパシタの電極を形成する段階の前に、トレ
ンチを絶縁層を越えて延びさせるために、トレンチの底
面をエッチングする段階を含む、４に記載の方法。 ８．電極形成段階が、トレンチの内部の絶縁層の内部に
半球状粒子シリコンの層を付着する段階を含む、７に記
載の方法。 ９．電極形成段階が、トレンチの内部の絶縁層の内部に
ポリシリコンの層を付着する段階と、ポリシリコン層の
粗面化された表面を形成するために、ポリシリコンの表
面に粒子境界を差分的にエッチングする段階とを含む、
７に記載の方法。
【００３４】本発明を１つの基本的実施例及び好ましい
単一の実施例の２つの代替形に関して説明したが、本発
明が頭記の特許請求の範囲の精神及び範囲内で修正を加
えて実施できることを当業者なら認識するであろう。
【図面の簡単な説明】
【図１】本発明による基本的実施例のキャパシタの作成
の工程を示す図である。
【図２】本発明による基本的実施例のキャパシタの作成
の工程を示す図である。
【図３】本発明による基本的実施例のキャパシタの構造
を示す図である。
【図４】本発明による好ましい実施例のキャパシタの作
成の工程を示す図である。
【図５】本発明による好ましい実施例のキャパシタの作
成の工程を示す図である。
【図６】本発明による好ましい実施例のキャパシタの作
成の工程を示す図である。
【図７】本発明による好ましい実施例のキャパシタの構
造を示す図である。
【図８】図７のキャパシタの代替実施例のキャパシタの
作成の工程を示す図である。
【図９】図７のキャパシタの代替実施例のキャパシタの
作成の工程を示す図である。
【図１０】図７のキャパシタの代替実施例のキャパシタ
の作成の工程を示す図である。
【図１１】図７のキャパシタの代替実施例のキャパシタ
の構造を示す図である。
【符号の説明】
１００ キャパシタ １１０ 基板 １１２ トレンチ １１４ 粗表面ポリシリコン層 １１６ キャパシタ誘電体 １１８ ポリシリコン・フィル

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】基板の表面に設けられたトレンチ内に形成
    されたキャパシタにおいて、前記トレンチの内側に形成
    される粗表面電極を有することを特徴とする前記キャパ
    シタ。
  2. 【請求項２】前記電極がドープされたポリシリコンの層
    として形成されることを特徴とする、請求項１に記載の
    キャパシタ。
  3. 【請求項３】前記のドープされたポリシリコンの層が、
    半球状粒子ポリシリコンとして付着されることを特徴と
    する、請求項２に記載のキャパシタ。
  4. 【請求項４】前記のドープされたポリシリコンの層を粗
    面化して、前記粗表面電極を形成することを特徴とす
    る、請求項２記載のキャパシタ。
  5. 【請求項５】前記粗表面電極上に形成された誘電体層を
    含む、請求項１記載のキャパシタ。
  6. 【請求項６】前記誘電体層が酸化物−窒化物−酸化物構
    造であることを特徴とする、請求項５記載のキャパシ
    タ。
  7. 【請求項７】前記粗表面電極を取り囲む絶縁層を含む、
    請求項６記載のキャパシタ。
  8. 【請求項８】前記トレンチが、前記基板の内部で、前記
    絶縁層が延びる深さより大きい深さまで延びることを特
    徴とする、請求項７記載のキャパシタ。
JP4304276A 1991-12-11 1992-11-16 粗表面電極を有するトレンチ・キャパシタ Expired - Lifetime JPH0732235B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US806080 1991-12-11
US07/806,080 US5191509A (en) 1991-12-11 1991-12-11 Textured polysilicon stacked trench capacitor

Publications (2)

Publication Number Publication Date
JPH05235269A true JPH05235269A (ja) 1993-09-10
JPH0732235B2 JPH0732235B2 (ja) 1995-04-10

Family

ID=25193266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4304276A Expired - Lifetime JPH0732235B2 (ja) 1991-12-11 1992-11-16 粗表面電極を有するトレンチ・キャパシタ

Country Status (3)

Country Link
US (1) US5191509A (ja)
EP (1) EP0546976A1 (ja)
JP (1) JPH0732235B2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245206A (en) * 1992-05-12 1993-09-14 International Business Machines Corporation Capacitors with roughened single crystal plates
US5292689A (en) * 1992-09-04 1994-03-08 International Business Machines Corporation Method for planarizing semiconductor structure using subminimum features
US5696014A (en) * 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
US5429972A (en) * 1994-05-09 1995-07-04 Advanced Micro Devices, Inc. Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric
US5444013A (en) * 1994-11-02 1995-08-22 Micron Technology, Inc. Method of forming a capacitor
US6187628B1 (en) * 1995-08-23 2001-02-13 Micron Technology, Inc. Semiconductor processing method of forming hemispherical grain polysilicon and a substrate having a hemispherical grain polysilicon layer
US5801104A (en) * 1995-10-24 1998-09-01 Micron Technology, Inc. Uniform dielectric film deposition on textured surfaces
US5702976A (en) 1995-10-24 1997-12-30 Micron Technology, Inc. Shallow trench isolation using low dielectric constant insulator
US5612558A (en) * 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
US6015986A (en) * 1995-12-22 2000-01-18 Micron Technology, Inc. Rugged metal electrodes for metal-insulator-metal capacitors
US5937310A (en) * 1996-04-29 1999-08-10 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5760434A (en) * 1996-05-07 1998-06-02 Micron Technology, Inc. Increased interior volume for integrated memory cell
US6027970A (en) 1996-05-17 2000-02-22 Micron Technology, Inc. Method of increasing capacitance of memory cells incorporating hemispherical grained silicon
US6190992B1 (en) * 1996-07-15 2001-02-20 Micron Technology, Inc. Method to achieve rough silicon surface on both sides of container for enhanced capacitance/area electrodes
US5849624A (en) * 1996-07-30 1998-12-15 Mircon Technology, Inc. Method of fabricating a bottom electrode with rounded corners for an integrated memory cell capacitor
US5882993A (en) * 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US5888295A (en) * 1996-08-20 1999-03-30 Micron Technology, Inc. Method of forming a silicon film
US6033943A (en) * 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
US5753962A (en) * 1996-09-16 1998-05-19 Micron Technology, Inc. Texturized polycrystalline silicon to aid field oxide formation
US5877061A (en) * 1997-02-25 1999-03-02 International Business Machines Corporation Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications
US5872376A (en) * 1997-03-06 1999-02-16 Advanced Micro Devices, Inc. Oxide formation technique using thin film silicon deposition
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6048763A (en) * 1997-08-21 2000-04-11 Micron Technology, Inc. Integrated capacitor bottom electrode with etch stop layer
US6455394B1 (en) 1998-03-13 2002-09-24 Micron Technology, Inc. Method for trench isolation by selective deposition of low temperature oxide films
US6528837B2 (en) * 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5962914A (en) * 1998-01-14 1999-10-05 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US5966611A (en) * 1998-02-26 1999-10-12 Micron Technology, Inc. Semiconductor processing for forming capacitors by etching polysilicon and coating layer formed over the polysilicon
US6124729A (en) * 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US5981350A (en) * 1998-05-29 1999-11-09 Micron Technology, Inc. Method for forming high capacitance memory cells
JP2000031264A (ja) * 1998-07-08 2000-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6531364B1 (en) 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer
US6177696B1 (en) * 1998-08-13 2001-01-23 International Business Machines Corporation Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices
US6781212B1 (en) * 1998-08-31 2004-08-24 Micron Technology, Inc Selectively doped trench device isolation
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6358793B1 (en) * 1999-02-26 2002-03-19 Micron Technology, Inc. Method for localized masking for semiconductor structure development
US6303956B1 (en) 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
KR100316027B1 (ko) 1999-12-28 2001-12-20 박종섭 반도체 소자의 전하저장 전극 형성방법
DE10040464A1 (de) * 2000-08-18 2002-02-28 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
US6639266B1 (en) 2000-08-30 2003-10-28 Micron Technology, Inc. Modifying material removal selectivity in semiconductor structure development
US6555430B1 (en) * 2000-11-28 2003-04-29 International Business Machines Corporation Process flow for capacitance enhancement in a DRAM trench
TWI300948B (ja) * 2002-09-27 2008-09-11 Nanya Technology Corp
US6709947B1 (en) 2002-12-06 2004-03-23 International Business Machines Corporation Method of area enhancement in capacitor plates
US20050009269A1 (en) * 2003-05-21 2005-01-13 Hiroki Shinkawata Semiconductor device and method of manufacturing semiconductor device
US7504299B2 (en) 2004-01-30 2009-03-17 International Business Machines Corporation Folded node trench capacitor
WO2006056959A1 (en) 2004-11-26 2006-06-01 Koninklijke Philips Electronics N.V. Method of modifying surface area and electronic device
US20100078758A1 (en) * 2008-09-29 2010-04-01 Sekar Deepak C Miim diodes
US7969011B2 (en) * 2008-09-29 2011-06-28 Sandisk 3D Llc MIIM diodes having stacked structure
US7615439B1 (en) 2008-09-29 2009-11-10 Sandisk Corporation Damascene process for carbon memory element with MIIM diode
US7897453B2 (en) * 2008-12-16 2011-03-01 Sandisk 3D Llc Dual insulating layer diode with asymmetric interface state and method of fabrication
TW201222778A (en) * 2010-11-18 2012-06-01 Ind Tech Res Inst Trench capacitor structures and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289154A (ja) * 1988-05-16 1989-11-21 Fujitsu Ltd 半導体集積回路装置およびその製造方法
JPH0232564A (ja) * 1988-07-22 1990-02-02 Oki Electric Ind Co Ltd 半導体メモリ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0236089B1 (en) * 1986-03-03 1992-08-05 Fujitsu Limited Dynamic random access memory having trench capacitor
JPS6427252A (en) * 1987-04-13 1989-01-30 Nec Corp Semiconductor storage device
JPS63258060A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体記憶装置
JPH01282855A (ja) * 1988-05-09 1989-11-14 Mitsubishi Electric Corp 半導体基板上にキャパシタを形成する方法
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
US5068199A (en) * 1991-05-06 1991-11-26 Micron Technology, Inc. Method for anodizing a polysilicon layer lower capacitor plate of a DRAM to increase capacitance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289154A (ja) * 1988-05-16 1989-11-21 Fujitsu Ltd 半導体集積回路装置およびその製造方法
JPH0232564A (ja) * 1988-07-22 1990-02-02 Oki Electric Ind Co Ltd 半導体メモリ装置

Also Published As

Publication number Publication date
US5191509A (en) 1993-03-02
EP0546976A1 (en) 1993-06-16
JPH0732235B2 (ja) 1995-04-10

Similar Documents

Publication Publication Date Title
US5191509A (en) Textured polysilicon stacked trench capacitor
US5793076A (en) Scalable high dielectric constant capacitor
US5652186A (en) Semiconductor device and a method of manufacturing thereof
US5453633A (en) Dynamic random access memory device and a manufacturing method thereof
USRE38049E1 (en) Optimized container stacked capacitor dram cell utilizing sacrificial oxide deposition and chemical mechanical polishing
US5270241A (en) Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
US7105405B2 (en) Rugged metal electrodes for metal-insulator-metal capacitors
US7776706B2 (en) Forming SOI trench memory with single-sided buried strap
US6215187B1 (en) Semiconductor device and manufacturing method thereof
US6081008A (en) Composite trench-fin capacitors for DRAM
US5482885A (en) Method for forming most capacitor using poly spacer technique
US11984472B2 (en) Double-sided capacitor structure and method for forming the same
JP2689031B2 (ja) 半導体記憶装置およびその製造方法
US20020109170A1 (en) Double sided container capacitor for DRAM cell array and method of forming same
US5539230A (en) Chimney capacitor
US5492848A (en) Stacked capacitor process using silicon nodules
US6069819A (en) Variable threshold voltage DRAM cell
US5512768A (en) Capacitor for use in DRAM cell using surface oxidized silicon nodules
US6271099B1 (en) Method for forming a capacitor of a DRAM cell
US6537872B1 (en) Method of fabricating a DRAM cell capacitor
JP2574231B2 (ja) 半導体メモリ装置
US6238974B1 (en) Method of forming DRAM capacitors with a native oxide etch-stop
US6493253B2 (en) DRAM memory cell
JP3120462B2 (ja) 半導体集積回路装置及びその製造方法
EP0508760A1 (en) Dynamic random access memory cell