JPH05234863A - 電子線描画装置によるパターン描画方法 - Google Patents
電子線描画装置によるパターン描画方法Info
- Publication number
- JPH05234863A JPH05234863A JP4072185A JP7218592A JPH05234863A JP H05234863 A JPH05234863 A JP H05234863A JP 4072185 A JP4072185 A JP 4072185A JP 7218592 A JP7218592 A JP 7218592A JP H05234863 A JPH05234863 A JP H05234863A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- electron beam
- partial
- corner
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 １回に描画しうる範囲内の大きさに分割した
部分図形間の接続に誤差が生じないようにする。 【構成】 同一の図形データから作成した分割された部
分領域の配置位置が異なる３つの描画データを用いる。
部分領域１の１つの角の座標は（ｘ0 ，ｙ0 ）、部分領
域２の１つの角の座標は（ｘ0 ＋ｄｘ／３，ｙ0 ＋ｄｙ
／３）、部分領域３の１つの角の座標は（ｘ0 ＋２ｄｘ
／３，ｙ0 ＋２ｄｙ／３）で描画され、適正露光量を３
分して、３個の描画データのそれぞれを３３．３％の露
光量で重ね合わせ描画することを特徴としている。
部分図形間の接続に誤差が生じないようにする。 【構成】 同一の図形データから作成した分割された部
分領域の配置位置が異なる３つの描画データを用いる。
部分領域１の１つの角の座標は（ｘ0 ，ｙ0 ）、部分領
域２の１つの角の座標は（ｘ0 ＋ｄｘ／３，ｙ0 ＋ｄｙ
／３）、部分領域３の１つの角の座標は（ｘ0 ＋２ｄｘ
／３，ｙ0 ＋２ｄｙ／３）で描画され、適正露光量を３
分して、３個の描画データのそれぞれを３３．３％の露
光量で重ね合わせ描画することを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、電子線を用いて半導体
やガラスからなる基板上に集積回路パターンを描画する
電子線描画装置によるパターン描画方法に関するもので
ある。
やガラスからなる基板上に集積回路パターンを描画する
電子線描画装置によるパターン描画方法に関するもので
ある。
【０００２】
【従来の技術】電子線描画装置は、半導体集積回路の製
造に必要な回路パターンの位置，線幅，長さ，露光量な
どの属性データが記録された描画データを用いて、半導
体基板上に塗布されたパターン形成層（一般にレジスト
と呼ばれる）に電子線を照射することにより半導体基板
上に回路パターンを創生する装置である。描画データ
は、半導体基板上に形成すべき多数の回路パターンのそ
れぞれについて、パターンの始点位置，線幅，長さが記
録された図形データを元に、さらに、後述する部分領域
寸法や露光量などのデータを付加して電子線描画装置が
読み取り、動作可能な形式に変換されたデータである。
電子銃から引き出された電子線はいくつかのレンズを経
て収束され、レジスト層に照射される。電子線は電場や
磁場により容易に曲げる（偏向）ことができる。しか
し、広範囲の偏向を行うと収差などの影響が大きくな
り、描画する図形に歪が生じるため、偏向可能な領域の
大きさは一般に数ｍｍ程度に制限されている。ところ
が、今日製造されている半導体集積回路は、一般に電子
線描画装置の偏向可能領域内に収まらない大きさをもっ
ている。電子線描画装置の偏向可能領域に収まらない領
域内（集積回路を構成するすべての回路パターンが含ま
れる領域のことをチップ領域と呼ぶ）に定義された回路
パターンを描画する場合、偏向可能な領域を単位の大き
さとして、この単位領域により回路パターンが定義され
ているチップ領域全体を隙間なく張り詰めていくように
描画が行われる。すなわち、１回の偏向で描画可能な偏
向領域を単位（これを部分領域という）として、この領
域内部の回路パターンを描画した後、基板位置を移動さ
せて次の領域を描画するという方法で、多数の偏向領域
を継ぎ足して描画することによりチップ領域全体を描画
していた。
造に必要な回路パターンの位置，線幅，長さ，露光量な
どの属性データが記録された描画データを用いて、半導
体基板上に塗布されたパターン形成層（一般にレジスト
と呼ばれる）に電子線を照射することにより半導体基板
上に回路パターンを創生する装置である。描画データ
は、半導体基板上に形成すべき多数の回路パターンのそ
れぞれについて、パターンの始点位置，線幅，長さが記
録された図形データを元に、さらに、後述する部分領域
寸法や露光量などのデータを付加して電子線描画装置が
読み取り、動作可能な形式に変換されたデータである。
電子銃から引き出された電子線はいくつかのレンズを経
て収束され、レジスト層に照射される。電子線は電場や
磁場により容易に曲げる（偏向）ことができる。しか
し、広範囲の偏向を行うと収差などの影響が大きくな
り、描画する図形に歪が生じるため、偏向可能な領域の
大きさは一般に数ｍｍ程度に制限されている。ところ
が、今日製造されている半導体集積回路は、一般に電子
線描画装置の偏向可能領域内に収まらない大きさをもっ
ている。電子線描画装置の偏向可能領域に収まらない領
域内（集積回路を構成するすべての回路パターンが含ま
れる領域のことをチップ領域と呼ぶ）に定義された回路
パターンを描画する場合、偏向可能な領域を単位の大き
さとして、この単位領域により回路パターンが定義され
ているチップ領域全体を隙間なく張り詰めていくように
描画が行われる。すなわち、１回の偏向で描画可能な偏
向領域を単位（これを部分領域という）として、この領
域内部の回路パターンを描画した後、基板位置を移動さ
せて次の領域を描画するという方法で、多数の偏向領域
を継ぎ足して描画することによりチップ領域全体を描画
していた。
【０００３】また、一般的な電子線描画装置では、複数
段の偏向を行ってパターンを描画することが多い。例え
ば、２段階の偏向を用いて描画を行う場合、広範囲の偏
向を行う部分は主偏向と呼ばれ、その領域を主偏向領域
という。副偏向と呼ばれる部分は、主偏向領域内を、さ
らに副偏向領域により分割し、主偏向により主偏向領域
内での位置を決定して、副偏向領域内を描画し、これを
継ぎ足していくことにより主偏向領域内部全体の描画を
行なう。
段の偏向を行ってパターンを描画することが多い。例え
ば、２段階の偏向を用いて描画を行う場合、広範囲の偏
向を行う部分は主偏向と呼ばれ、その領域を主偏向領域
という。副偏向と呼ばれる部分は、主偏向領域内を、さ
らに副偏向領域により分割し、主偏向により主偏向領域
内での位置を決定して、副偏向領域内を描画し、これを
継ぎ足していくことにより主偏向領域内部全体の描画を
行なう。
【０００４】
【発明が解決しようとする課題】電子線描画装置により
集積回路パターンなどを描画するには、従来、上記に述
べたような方法が用いられてきた。しかし、電子線描画
装置によるパターン描画方法においては、鏡筒内部（電
子線描画装置を構成する部分で、電子銃や収束偏向レン
ズなどが収められ、電子線が通過する経路を内部に確保
している部分は電子光学鏡筒あるいは単に鏡筒と呼ばれ
ている）のコンタミネーションに起因するチャージアッ
プなどが原因となり、描画中に電子ビームの位置ドリフ
トが生じる。このために、描画すべきチップ内ではそれ
ぞれの主偏向領域の接続に誤差が生じ、また、主偏向領
域内では副偏向領域の接続に誤差が生じ、各偏向領域間
の接続精度が低下し、ひいては描画パターン位置精度や
線幅精度が低下するという問題があった。また、偏向領
域内部の描画では電子線を偏向する必要があるため、偏
向によるひずみを補正して描画を行う。偏向ひずみの補
正は、偏向領域内に配置されたマーク位置を電子線を用
いて検出し、検出されたマークの位置データと、あらか
じめ測定されているマーク位置との比較を経て補正を行
う。しかし、補正に用いるマークは有限個であるため、
必ずしも理想的な補正が行われるわけではなく、補正精
度は偏向位置に依存するという問題があった。
集積回路パターンなどを描画するには、従来、上記に述
べたような方法が用いられてきた。しかし、電子線描画
装置によるパターン描画方法においては、鏡筒内部（電
子線描画装置を構成する部分で、電子銃や収束偏向レン
ズなどが収められ、電子線が通過する経路を内部に確保
している部分は電子光学鏡筒あるいは単に鏡筒と呼ばれ
ている）のコンタミネーションに起因するチャージアッ
プなどが原因となり、描画中に電子ビームの位置ドリフ
トが生じる。このために、描画すべきチップ内ではそれ
ぞれの主偏向領域の接続に誤差が生じ、また、主偏向領
域内では副偏向領域の接続に誤差が生じ、各偏向領域間
の接続精度が低下し、ひいては描画パターン位置精度や
線幅精度が低下するという問題があった。また、偏向領
域内部の描画では電子線を偏向する必要があるため、偏
向によるひずみを補正して描画を行う。偏向ひずみの補
正は、偏向領域内に配置されたマーク位置を電子線を用
いて検出し、検出されたマークの位置データと、あらか
じめ測定されているマーク位置との比較を経て補正を行
う。しかし、補正に用いるマークは有限個であるため、
必ずしも理想的な補正が行われるわけではなく、補正精
度は偏向位置に依存するという問題があった。
【０００５】本発明の目的は、１回に描画しうる範囲内
の大きさに分割した部分図形間の接続に誤差が生じない
ようにした電子線描画装置によるパターン描画方法を提
供することにある。
の大きさに分割した部分図形間の接続に誤差が生じない
ようにした電子線描画装置によるパターン描画方法を提
供することにある。
【０００６】
【課題を解決するための手段】本発明にかかる電子線描
画装置によるパターン描画方法は、複数の部分領域を合
わせて所定の図形パターンを形成する電子線描画装置に
よるパターン描画方法において、ｎを２以上の正の整
数、ｉを１からｎまでの正の整数値をとる識別子とし
て、部分領域の縦および横の寸法をそれぞれｄｘおよび
ｄｙにより定義し、Δｘi およびΔｙi をそれぞれｄｘ
およびｄｙを越えない範囲の数値をもつ量と定義すると
き、１つの部分領域の境界の１つの角の座標が（ｘ0 ，
ｙ0 ）にあるとき、他の組の部分領域の境界の１つの角
の座標が（ｘ0 ＋Δｘi ，ｙ0 ＋Δｙi ）に位置するよ
う複数組に分割し、これら各組の部分領域の露光をｎ回
重ね合わせて所定の図形パターンを描画するものであ
る。
画装置によるパターン描画方法は、複数の部分領域を合
わせて所定の図形パターンを形成する電子線描画装置に
よるパターン描画方法において、ｎを２以上の正の整
数、ｉを１からｎまでの正の整数値をとる識別子とし
て、部分領域の縦および横の寸法をそれぞれｄｘおよび
ｄｙにより定義し、Δｘi およびΔｙi をそれぞれｄｘ
およびｄｙを越えない範囲の数値をもつ量と定義すると
き、１つの部分領域の境界の１つの角の座標が（ｘ0 ，
ｙ0 ）にあるとき、他の組の部分領域の境界の１つの角
の座標が（ｘ0 ＋Δｘi ，ｙ0 ＋Δｙi ）に位置するよ
う複数組に分割し、これら各組の部分領域の露光をｎ回
重ね合わせて所定の図形パターンを描画するものであ
る。
【０００７】
【作用】本発明においては、複数組の各部分領域の露光
を重ね合わせてチップ領域全体の描画を行うので、ある
組中の部分領域中に偏向ひずみや電子線のドリフトによ
り位置ずれがあったとしても、他の偏向ひずみや位置ず
れのない組の部分領域により偏向ひずみや位置ずれが低
減され、部分領域間の接続精度や位置精度の低下を防止
する。
を重ね合わせてチップ領域全体の描画を行うので、ある
組中の部分領域中に偏向ひずみや電子線のドリフトによ
り位置ずれがあったとしても、他の偏向ひずみや位置ず
れのない組の部分領域により偏向ひずみや位置ずれが低
減され、部分領域間の接続精度や位置精度の低下を防止
する。
【０００８】また、本発明は、主偏向と、副偏向を利用
したパターン描画方法における図形間の接続において同
様の作用を有する。
したパターン描画方法における図形間の接続において同
様の作用を有する。
【０００９】
【実施例】以下、図面にそって本発明を説明する。実施
例を説明する前に、本発明の原理を図１を用いて説明す
る。図１には、同一の図形データから作成した分割され
た部分領域の配置位置が異なる３つの描画データを用い
て、回路パターンを描画する場合のチップ領域内部の任
意の１つの部分領域近傍における各部分領域の配置関係
を示した。最も太い実線で示した部分領域１の１つの角
の座標は（ｘ0 ，ｙ0 ）に位置する。他の２つの組の部
分領域を用いて重ね描画を行うことにより、部分領域１
の内部で（ｘ0 ＋ｄｘ／３，ｙ0 ＋ｄｙ／３）の位置と
（ｘ0 ＋２・ｄｘ／３，ｙ0 ＋２・ｄｙ／３）の位置に
部分領域２および部分領域３が描画される。本実施例の
ように３個のデータを用いて１つのチップを描画するこ
とにより、チップ内の任意の回路パターンは、各組のみ
の部分領域内において同一の回路パターンの存在位置が
異なるため、それぞれの偏向量が異なる３回の露光によ
りパターン形成が行われる。パターン形成に必要な適正
露光量を３分して、３個の描画データのそれぞれを３
３．３％の露光量で重ね合わせ描画することにより、偏
向ひずみに起因するパターン位置のずれや電子線のドリ
フトによる描画位置のずれを統計的に軽減することが可
能である。
例を説明する前に、本発明の原理を図１を用いて説明す
る。図１には、同一の図形データから作成した分割され
た部分領域の配置位置が異なる３つの描画データを用い
て、回路パターンを描画する場合のチップ領域内部の任
意の１つの部分領域近傍における各部分領域の配置関係
を示した。最も太い実線で示した部分領域１の１つの角
の座標は（ｘ0 ，ｙ0 ）に位置する。他の２つの組の部
分領域を用いて重ね描画を行うことにより、部分領域１
の内部で（ｘ0 ＋ｄｘ／３，ｙ0 ＋ｄｙ／３）の位置と
（ｘ0 ＋２・ｄｘ／３，ｙ0 ＋２・ｄｙ／３）の位置に
部分領域２および部分領域３が描画される。本実施例の
ように３個のデータを用いて１つのチップを描画するこ
とにより、チップ内の任意の回路パターンは、各組のみ
の部分領域内において同一の回路パターンの存在位置が
異なるため、それぞれの偏向量が異なる３回の露光によ
りパターン形成が行われる。パターン形成に必要な適正
露光量を３分して、３個の描画データのそれぞれを３
３．３％の露光量で重ね合わせ描画することにより、偏
向ひずみに起因するパターン位置のずれや電子線のドリ
フトによる描画位置のずれを統計的に軽減することが可
能である。
【００１０】図１では、簡単のために部分領域の配置を
変えた３つのデータを用いてパターン描画を行うことが
考えたが、一般的には、部分領域配置位置の異なるｎ個
のデータを用いてパターン形成を行う場合、例えば１つ
のデータに偏向ひずみ補正誤差等が存在しても、それに
よる影響を１／ｎに抑えることができる。すなわち、つ
まりｎを２以上の正の整数、ｉを１〜ｎまでの正の整数
値をとる識別子として、部分領域の縦および横の寸法を
ｄｘ，ｄｙとする時、１つの部分領域の境界の１つの角
の座標が（ｘ0 ，ｙ0 ）にあるとき、他の組の部分領域
の境界の１つの角の座標が（ｘ0 ＋ｉ・ｄｘ／ｎ，ｙ0
＋ｉ・ｄｙ／ｎ）に位置するように複数組に分割し、ｎ
回露光を行うようにすればよい。このように、同一図形
に対してｎ回の露光を行うため、その中の１回の露光時
に偏向ひずみ補正誤差等により、本来露光されない部分
が露光されたとしても、その部分の露光量は適正露光量
の１／ｎである。現像条件を制御して、例えば露光量の
（ｎ−１）／ｎ倍以上でパターン形成される条件を用い
ることにより、本来露光されない部分の露光量は露光時
露光量の１／ｎであるため露光量不足でパターン形成さ
れない。また、すべての部分領域が完全に重なっている
部分は露光時露光量であるためパターン形成され、部分
領域の位置ずれにより１組分の露光量が得られなかった
部分の露光量は露光時露光量の（ｎ−１）／ｎであるた
めやはりパターン形成される。以上によりパターン形成
された部分は、本来パターン形成されるべき部分そのも
のであり、本発明を用いることにより偏向ひずみや位置
ずれの影響を完全に取り除くことができる。
変えた３つのデータを用いてパターン描画を行うことが
考えたが、一般的には、部分領域配置位置の異なるｎ個
のデータを用いてパターン形成を行う場合、例えば１つ
のデータに偏向ひずみ補正誤差等が存在しても、それに
よる影響を１／ｎに抑えることができる。すなわち、つ
まりｎを２以上の正の整数、ｉを１〜ｎまでの正の整数
値をとる識別子として、部分領域の縦および横の寸法を
ｄｘ，ｄｙとする時、１つの部分領域の境界の１つの角
の座標が（ｘ0 ，ｙ0 ）にあるとき、他の組の部分領域
の境界の１つの角の座標が（ｘ0 ＋ｉ・ｄｘ／ｎ，ｙ0
＋ｉ・ｄｙ／ｎ）に位置するように複数組に分割し、ｎ
回露光を行うようにすればよい。このように、同一図形
に対してｎ回の露光を行うため、その中の１回の露光時
に偏向ひずみ補正誤差等により、本来露光されない部分
が露光されたとしても、その部分の露光量は適正露光量
の１／ｎである。現像条件を制御して、例えば露光量の
（ｎ−１）／ｎ倍以上でパターン形成される条件を用い
ることにより、本来露光されない部分の露光量は露光時
露光量の１／ｎであるため露光量不足でパターン形成さ
れない。また、すべての部分領域が完全に重なっている
部分は露光時露光量であるためパターン形成され、部分
領域の位置ずれにより１組分の露光量が得られなかった
部分の露光量は露光時露光量の（ｎ−１）／ｎであるた
めやはりパターン形成される。以上によりパターン形成
された部分は、本来パターン形成されるべき部分そのも
のであり、本発明を用いることにより偏向ひずみや位置
ずれの影響を完全に取り除くことができる。
【００１１】上記の実施例は、ｎ個に分割した場合につ
いて説明したが、本発明をさらに拡張した場合について
述べる。すなわち、ΔｘｉおよびΔｙｉをそれぞれｄｘ
およびｄｙを越えない範囲の数値をもつ量と定義し、１
つの部分領域の境界の１つの角の座標が（ｘ0 ，ｙ0 ）
にあるとき、他の組の部分領域の境界の１つの角の座標
が（ｘ0 ＋Δｘｉ，ｙ0 ＋Δｙｉ）に位置するように分
割すればよい。つまり、各部分領域の角の座標が等距離
で離れていなくても、本発明の目的は達成できる。
いて説明したが、本発明をさらに拡張した場合について
述べる。すなわち、ΔｘｉおよびΔｙｉをそれぞれｄｘ
およびｄｙを越えない範囲の数値をもつ量と定義し、１
つの部分領域の境界の１つの角の座標が（ｘ0 ，ｙ0 ）
にあるとき、他の組の部分領域の境界の１つの角の座標
が（ｘ0 ＋Δｘｉ，ｙ0 ＋Δｙｉ）に位置するように分
割すればよい。つまり、各部分領域の角の座標が等距離
で離れていなくても、本発明の目的は達成できる。
【００１２】図２に本発明の実施例として、本発明を用
いてチップ内でのパターン存在比（チップ面積に対する
総図形面積の割合）が３０％であるＬＳＩパターンを描
画し、描画後現像を行って得られたＬＳＩパターンの描
画位置精度を評価した結果を示す。図２は本発明を用い
て偏向領域境界の開始位置が互いに異なる４つの描画デ
ータを用いて描画した場合の位置精度評価結果である。
図３は従来の方法を用いて同一のＬＳＩパターンを描画
した場合の位置精度評価結果である。図２，３における
８は描画後測定によって得られた位置精度測定用パター
ンを示す。チップ領域は１３×１３ｍｍであり、描画位
置精度評価用のマークパターンが１ｍｍピッチでＬＳＩ
パターン周囲に配置されている。従来法による描画位置
精度はｘ軸方向で０．０９μｍ（３σ）、ｙ軸方向で
０．１０８μｍ（３σ）であるが、本発明を用いた結果
ｘ軸方向で０．０５５μｍ（３σ）、ｙ軸方向で０．０
５８μｍ（３σ）と大幅に改善された。ここで、上記の
記号σは標準偏差（分散）を表すものであり、数値のば
らつきを示している。また、記号３σはσの３倍の値を
もち、統計学的なばらつきはほぼこの数値で与えられる
範囲におさまることを意味している。これらの数値は値
が小さいほど高精度である。
いてチップ内でのパターン存在比（チップ面積に対する
総図形面積の割合）が３０％であるＬＳＩパターンを描
画し、描画後現像を行って得られたＬＳＩパターンの描
画位置精度を評価した結果を示す。図２は本発明を用い
て偏向領域境界の開始位置が互いに異なる４つの描画デ
ータを用いて描画した場合の位置精度評価結果である。
図３は従来の方法を用いて同一のＬＳＩパターンを描画
した場合の位置精度評価結果である。図２，３における
８は描画後測定によって得られた位置精度測定用パター
ンを示す。チップ領域は１３×１３ｍｍであり、描画位
置精度評価用のマークパターンが１ｍｍピッチでＬＳＩ
パターン周囲に配置されている。従来法による描画位置
精度はｘ軸方向で０．０９μｍ（３σ）、ｙ軸方向で
０．１０８μｍ（３σ）であるが、本発明を用いた結果
ｘ軸方向で０．０５５μｍ（３σ）、ｙ軸方向で０．０
５８μｍ（３σ）と大幅に改善された。ここで、上記の
記号σは標準偏差（分散）を表すものであり、数値のば
らつきを示している。また、記号３σはσの３倍の値を
もち、統計学的なばらつきはほぼこの数値で与えられる
範囲におさまることを意味している。これらの数値は値
が小さいほど高精度である。
【００１３】なお、本発明により各々の描画データの部
分領域境界は自動的に重ならないように配置される。こ
のことは、ドリフトやチャージアップなどによる偏向領
域の位置ずれに起因する描画位置精度の劣化を低減する
ことにも役立つ。また、本実施例では、部分領域は矩形
の境界を有するものとして説明してきたが、一般的に
は、小さなパターンの一部が異なる部分領域に分割され
ることを防ぐために、その境界には凹凸がある。しか
し、この場合にも凹凸を無視して部分領域を矩形である
と考えることにより、本発明を適用できることは明らか
である。さらに、部分領域境界がいかなる形を有してい
るとしても、複数組の部分領域への分割に際し各組の間
で部分領域の接続部分が重ならないよう分割することは
可能であり、本発明を適用できる。
分領域境界は自動的に重ならないように配置される。こ
のことは、ドリフトやチャージアップなどによる偏向領
域の位置ずれに起因する描画位置精度の劣化を低減する
ことにも役立つ。また、本実施例では、部分領域は矩形
の境界を有するものとして説明してきたが、一般的に
は、小さなパターンの一部が異なる部分領域に分割され
ることを防ぐために、その境界には凹凸がある。しか
し、この場合にも凹凸を無視して部分領域を矩形である
と考えることにより、本発明を適用できることは明らか
である。さらに、部分領域境界がいかなる形を有してい
るとしても、複数組の部分領域への分割に際し各組の間
で部分領域の接続部分が重ならないよう分割することは
可能であり、本発明を適用できる。
【００１４】
【発明の効果】本発明にかかる電子線描画装置によるパ
ターン描画方法は、複数の部分領域を合わせて所定の図
形パターンを形成する電子線描画装置によるパターン描
画方法において、ｎを２以上の正の整数、ｉを１からｎ
までの正の整数値をとる識別子として、部分領域の縦お
よび横の寸法をそれぞれｄｘおよびｄｙにより定義し、
Δｘi およびΔｙi をそれぞれｄｘおよびｄｙを越えな
い範囲の数値をもつ量と定義するとき、１つの部分領域
の境界の１つの角の座標が（ｘ0 ，ｙ0 ）にあるとき、
他の組の部分領域の境界の１つの角の座標が（ｘ0 ＋Δ
ｘi ，ｙ0 ＋Δｙi ）に位置するよう複数組に分割し、
これら各組の部分領域の露光をｎ回重ね合わせて所定の
図形パターンを描画するようにしたので、部分領域間の
接続に誤差が生じることがない。一般的に電子線のドリ
フトなどに起因した部分領域のずれ無作為に生じる為、
本発明のようにパターンの描画に際して部分領域は位置
位置の異なる描画データを重ね合わせて描画を行う場
合、同じパターンを描画する各部分領域の位置が多重に
ずれる確立は極めて低くなる。したがって、部分領域が
ずれることによるパターンの描画位置精度の低下を大幅
に抑制できるとともにパターンの線幅精度を向上させる
ことが可能である。
ターン描画方法は、複数の部分領域を合わせて所定の図
形パターンを形成する電子線描画装置によるパターン描
画方法において、ｎを２以上の正の整数、ｉを１からｎ
までの正の整数値をとる識別子として、部分領域の縦お
よび横の寸法をそれぞれｄｘおよびｄｙにより定義し、
Δｘi およびΔｙi をそれぞれｄｘおよびｄｙを越えな
い範囲の数値をもつ量と定義するとき、１つの部分領域
の境界の１つの角の座標が（ｘ0 ，ｙ0 ）にあるとき、
他の組の部分領域の境界の１つの角の座標が（ｘ0 ＋Δ
ｘi ，ｙ0 ＋Δｙi ）に位置するよう複数組に分割し、
これら各組の部分領域の露光をｎ回重ね合わせて所定の
図形パターンを描画するようにしたので、部分領域間の
接続に誤差が生じることがない。一般的に電子線のドリ
フトなどに起因した部分領域のずれ無作為に生じる為、
本発明のようにパターンの描画に際して部分領域は位置
位置の異なる描画データを重ね合わせて描画を行う場
合、同じパターンを描画する各部分領域の位置が多重に
ずれる確立は極めて低くなる。したがって、部分領域が
ずれることによるパターンの描画位置精度の低下を大幅
に抑制できるとともにパターンの線幅精度を向上させる
ことが可能である。
【００１５】以上説明したように、本発明によれば部分
領域は位置位置が異なる複数組の部分領域を重ね合わせ
て描画することにより、電子線描画装置によるパターン
形成に際し、部分領域接続誤差を抑制した高いパターン
描画位置精度を達成することができる。
領域は位置位置が異なる複数組の部分領域を重ね合わせ
て描画することにより、電子線描画装置によるパターン
形成に際し、部分領域接続誤差を抑制した高いパターン
描画位置精度を達成することができる。
【図１】本発明の原理を説明する図である。
【図２】本発明の一実施例による描画位置精度評価結果
を示す図である。
を示す図である。
【図３】従来例による描画位置精度評価結果を示す図で
ある。
ある。
１ 領域境界の１つの角が位置（ｘ0 ，ｙ0 ）にある部
分領域 ２ 領域境界の１つの角が位置（ｘ0 ＋ｄｘ／３，ｙ0
＋ｄｙ／３）にある部分領域 ３ 領域境界の１つの角が位置（ｘ0 ＋２・ｄｘ／３，
ｙ0 ＋２・ｄｙ／３）にある部分領域 ４ 部分領域１の１つの角の位置（ｘ0 ，ｙ0 ） ５ 部分領域２の１つの角の位置（ｘ0 ＋ｄｘ／３，ｙ
0 ＋ｄｙ／３） ６ 部分領域３の１つの角の位置（ｘ0 ＋２・ｄｘ／
３，ｙ0 ＋２・ｄｙ／３） ７ 回路パターン ８ 描画後測定により得られた位置精度測定用パターン
分領域 ２ 領域境界の１つの角が位置（ｘ0 ＋ｄｘ／３，ｙ0
＋ｄｙ／３）にある部分領域 ３ 領域境界の１つの角が位置（ｘ0 ＋２・ｄｘ／３，
ｙ0 ＋２・ｄｙ／３）にある部分領域 ４ 部分領域１の１つの角の位置（ｘ0 ，ｙ0 ） ５ 部分領域２の１つの角の位置（ｘ0 ＋ｄｘ／３，ｙ
0 ＋ｄｙ／３） ６ 部分領域３の１つの角の位置（ｘ0 ＋２・ｄｘ／
３，ｙ0 ＋２・ｄｙ／３） ７ 回路パターン ８ 描画後測定により得られた位置精度測定用パターン
Claims (2)
- 【請求項１】 複数の部分領域を合わせて所定の図形パ
ターンを形成する電子線描画装置によるパターン描画方
法において、ｎを２以上の正の整数、ｉを１からｎまで
の正の整数値をとる識別子として、部分領域の縦および
横の寸法をそれぞれｄｘおよびｄｙにより定義し、Δｘ
i およびΔｙi をそれぞれｄｘおよびｄｙを越えない範
囲の数値をもつ量と定義するとき、１つの部分領域の境
界の１つの角の座標が（ｘ0 ，ｙ0 ）にあるとき、他の
組の部分領域の境界の１つの角の座標が（ｘ0 ＋Δｘ
i ，ｙ0 ＋Δｙi ）に位置するよう複数組に分割し、こ
れら各組の部分領域の露光をｎ回重ね合わせて前記所定
の図形パターンを描画することを特徴とする電子線描画
装置によるパターン描画方法。 - 【請求項２】 複数の部分領域を合わせて所定の図形パ
ターンを形成する電子線描画装置によるパターン描画方
法において、ｎを２以上の正の整数、ｉを１からｎまで
の正の整数値をとる識別子として、部分領域の縦および
横の寸法をそれぞれｄｘおよびｄｙにより定義する時、
１つの部分領域の境界の１つの角の座標が（ｘ0 ，ｙ
0 ）にあるとき、他の組の部分領域の境界の１つの角の
座標が（ｘ0 ＋ｉ・ｄｘ／ｎ，ｙ0 ＋ｉ・ｄｙ／ｎ）に
位置するよう複数組に分割し、これら各組の部分領域の
露光をｎ回重ね合わせて前記所定の図形パターンを描画
することを特徴とする電子線描画装置によるパターン描
画方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072185A JPH05234863A (ja) | 1992-02-24 | 1992-02-24 | 電子線描画装置によるパターン描画方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072185A JPH05234863A (ja) | 1992-02-24 | 1992-02-24 | 電子線描画装置によるパターン描画方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05234863A true JPH05234863A (ja) | 1993-09-10 |
Family
ID=13481906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4072185A Pending JPH05234863A (ja) | 1992-02-24 | 1992-02-24 | 電子線描画装置によるパターン描画方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05234863A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894057A (en) * | 1996-07-17 | 1999-04-13 | Kabushiki Kaisha Toshiba | Charged beam drawing method |
| US6319642B1 (en) | 1998-03-23 | 2001-11-20 | Kabushiki Kaisha Toshiba | Electron beam exposure apparatus |
| JP2005037734A (ja) * | 2003-07-16 | 2005-02-10 | Toppan Printing Co Ltd | ラスター描画方法及びフォトマスク製造方法並びにフォトマスク |
-
1992
- 1992-02-24 JP JP4072185A patent/JPH05234863A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894057A (en) * | 1996-07-17 | 1999-04-13 | Kabushiki Kaisha Toshiba | Charged beam drawing method |
| US6319642B1 (en) | 1998-03-23 | 2001-11-20 | Kabushiki Kaisha Toshiba | Electron beam exposure apparatus |
| JP2005037734A (ja) * | 2003-07-16 | 2005-02-10 | Toppan Printing Co Ltd | ラスター描画方法及びフォトマスク製造方法並びにフォトマスク |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130122405A1 (en) | Method for forming circular patterns on a surface | |
| WO2003067331A1 (fr) | Procede d'elaboration de dessin de masque d'exposition, dessin de masque d'exposition, et procede de fabrication de dispositif a semiconducteur | |
| JP4074240B2 (ja) | 偏向歪み補正システム、偏向歪み補正方法、偏向歪み補正プログラム及び半導体装置の製造方法 | |
| US20100032588A1 (en) | Writing apparatus and writing method | |
| JP3094927B2 (ja) | 電子線露光装置及びその露光方法 | |
| JP2016219577A (ja) | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 | |
| JPH05234863A (ja) | 電子線描画装置によるパターン描画方法 | |
| JP3526385B2 (ja) | パターン形成装置 | |
| KR100257640B1 (ko) | 전자선 노광 방법 및 그 장치 | |
| KR100273785B1 (ko) | 정합패턴을 갖는 패턴판의 묘화방법 및 그 방법에 의하여 묘화된 패턴판 | |
| US4424450A (en) | Hybrid moving stage and rastered electron beam lithography system employing approximate correction circuit | |
| US5766802A (en) | Photomask | |
| JPH05190433A (ja) | 電子線描画装置によるパターン描画方法 | |
| JP3370317B2 (ja) | アライメントパターンを有するパターン版の描画方法及びその方法によって描画されたパターン版 | |
| JP2003045780A (ja) | マスク描画データの作成方法 | |
| JP2502704B2 (ja) | 電子ビ―ム描画方法 | |
| JPS5885532A (ja) | 電子ビ−ムによる位置決め方法 | |
| KR100573470B1 (ko) | 포토 마스크의 버팅에러 측정방법 | |
| JP2000323372A (ja) | 近接効果補正方法及びそれを用いた半導体素子製造方法 | |
| JP2007329267A (ja) | 荷電粒子線描画装置及び荷電粒子線描画方法 | |
| JP2008233355A (ja) | フォトマスクの製造方法 | |
| JPH04302132A (ja) | 走査形投影電子線描画装置および方法 | |
| JP3242989B2 (ja) | アライメントパターンを有するパターン版の修正方法 | |
| JPS6243334B2 (ja) | ||
| JPH09244209A (ja) | マスク作製方法 |