JPH0523449B2 - - Google Patents
Info
- Publication number
- JPH0523449B2 JPH0523449B2 JP61137399A JP13739986A JPH0523449B2 JP H0523449 B2 JPH0523449 B2 JP H0523449B2 JP 61137399 A JP61137399 A JP 61137399A JP 13739986 A JP13739986 A JP 13739986A JP H0523449 B2 JPH0523449 B2 JP H0523449B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- data
- pattern data
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 7
- 238000003745 diagnosis Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリIC診断回路に関し、特に大型
中央処理装置や磁気デイスクキヤツシユメモリ等
の大容量記憶回路のメモリICの良否を診断する
メモリIC診断回路に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a memory IC diagnostic circuit, and particularly to a memory IC for diagnosing the quality of a memory IC in a large-capacity storage circuit such as a large central processing unit or a magnetic disk cache memory. Regarding diagnostic circuits.
従来、この種のメモリIC診断回路は、マイク
ロプロセツサを使用し、マイクロプログラムによ
り所定の診断パターンデータを発生し、この診断
パターンデータをメモリICへ書込み、その後で
読出して書込み前の診断パターンデータと比較す
る構成になつていた。
Conventionally, this type of memory IC diagnostic circuit uses a microprocessor to generate predetermined diagnostic pattern data by a microprogram, writes this diagnostic pattern data to the memory IC, and then reads it to recover the diagnostic pattern data before writing. It was designed to be compared with.
〔発明が解決しようとする問題点〕
上述した従来のメモリIC診断回路は診断パタ
ーンデータの発生，読出し及びデータの比較等を
マイクロプロセツサを使用してマイクロプログラ
ムによつて行つているので、そのマイクロプログ
ラムの処理速度が遅い場合にはその診断時間が大
幅にかかるという欠点があり、又、マイクロプロ
グラムの処理速度を向上させて診断時間を短縮さ
せるためには使用するマイクロプロセツサが高価
になりすぎるという欠点があつた。[Problems to be Solved by the Invention] The conventional memory IC diagnostic circuit described above generates, reads, and compares diagnostic pattern data using a microprogram using a microprocessor. If the processing speed of the microprogram is slow, it takes a long time to diagnose it, and in order to shorten the diagnosis time by increasing the processing speed of the microprogram, the microprocessor used becomes expensive. The drawback was that it was too much.
本発明の目的は、高価なマイクロプロセツサを
使用しないで診断時間を短縮することができるメ
モリIC診断回路を提供することにある。 An object of the present invention is to provide a memory IC diagnostic circuit that can shorten diagnostic time without using an expensive microprocessor.
本発明のメモリIC診断回路は、少なくとも１
個のメモリICを備え、書込・読出信号の書込み
指示により診断パターンデータをこのメモリIC
に書込み、読出し指示によりこのメモリICに書
込まれた診断パターンデータを読出データとして
出力する記憶回路と、前記診断パターンデータを
記憶しておき、制御信号のデータ発生指示により
この診断パターンデータを出力し、データ比較指
示によりこの診断パターンデータと前記記憶回路
からの読出データとを比較し一致不一致信号を出
力するROM回路とを有している。
The memory IC diagnostic circuit of the present invention comprises at least one
Equipped with two memory ICs, diagnostic pattern data can be transferred to the memory IC by write instructions using write/read signals.
A storage circuit that outputs the diagnostic pattern data written in the memory IC as read data in response to a read instruction, and a memory circuit that stores the diagnostic pattern data and outputs this diagnostic pattern data in response to a data generation instruction from a control signal. The ROM circuit also includes a ROM circuit that compares the diagnostic pattern data with data read from the storage circuit in response to a data comparison instruction and outputs a match/mismatch signal.
次に、本発明の実施例について図面を参照して
説明する。
Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示すブロツク図で
ある。 FIG. 1 is a block diagram showing one embodiment of the present invention.
この実施例は、入力切換信号ISにより入力デー
タを切換える入力データ切換回路１と、少なくと
も１個のメモリICを備え、書込・読出信号Ｗ／
Ｒにより入力データ切換回路１からのデータをこ
のメモリICに書込み、また、このメモリICに書
込まれたデータを読出データRDとして出力する
記憶回路２と、所定の診断パターンデータを記憶
しておき、制御信号RCの指示により、診断パタ
ーンデータTDを出力する一方、この診断パター
ンデータTDと記憶回路２からの読出データRD
とを比較し一致不一致信号TRを出力するROM
回路３と、入力切換信号IS，制御信号RC，書
込・読出信号Ｗ／Ｒ等を出力する制御回路４とを
有する構成となつている。 This embodiment includes an input data switching circuit 1 that switches input data using an input switching signal IS, and at least one memory IC, and includes a write/read signal W/
R writes data from the input data switching circuit 1 to this memory IC, and also includes a memory circuit 2 for outputting the data written to this memory IC as read data RD, and a memory circuit 2 for storing predetermined diagnostic pattern data. , outputs the diagnostic pattern data TD according to the instruction of the control signal RC, while outputting the diagnostic pattern data TD and the read data RD from the storage circuit 2.
ROM that compares and outputs a match/mismatch signal TR
It has a configuration including a circuit 3 and a control circuit 4 that outputs an input switching signal IS, a control signal RC, a write/read signal W/R, etc.
第１図において、モード選択信号MSが診断モ
ードでないときは、制御回路４は記憶回路２の入
力データを通常の入力データD1になるように入
力データ切換回路１に指示し、記憶回路２は通常
の入力データD1の書込み及び読出しを行う。 In FIG. 1, when the mode selection signal MS is not in the diagnostic mode, the control circuit 4 instructs the input data switching circuit 1 to change the input data of the memory circuit 2 to normal input data D1 , and the memory circuit 2 Writes and reads normal input data D1 .
診断モードがセツトされると、制御回路４は入
力データ切換回路１に対して記憶回路２への入力
データを診断パターンデータTDになるように指
示する。また、ROM回路３に対して制御信号RC
を送り、制御信号RCの情報がデータ発生指示の
ときには、診断パターンデータTDを発生し、入
力データ切換回路１を通して記憶回路２のメモリ
ICに診断パターンデータTDを書込む。診断パタ
ーンデータTD書込み後、書込・読出信号Ｗ／Ｒ
が読出し指示に変り、記憶回路２から書込まれた
診断パターンデータの読出しが行われ、これと同
時に制御回路４からの制御信号RCがデータ比較
指示に変り、書込む前の診断パターンデータTD
と読出しデータRDとの比較がROM回路３で行
われ、一致不一致信号TRが出力される。 When the diagnostic mode is set, the control circuit 4 instructs the input data switching circuit 1 to input data to the storage circuit 2 to become the diagnostic pattern data TD. Also, the control signal RC is sent to the ROM circuit 3.
When the control signal RC information indicates a data generation instruction, the diagnostic pattern data TD is generated and sent to the memory of the storage circuit 2 through the input data switching circuit 1.
Write the diagnostic pattern data TD to the IC. After writing diagnostic pattern data TD, write/read signal W/R
changes to a read instruction, and the written diagnostic pattern data is read from the memory circuit 2. At the same time, the control signal RC from the control circuit 4 changes to a data comparison instruction, and the diagnostic pattern data TD before writing is read.
A comparison between the read data RD and the read data RD is performed in the ROM circuit 3, and a match/mismatch signal TR is output.
なお、上記診断は、記憶回路２のメモリIC全
部を１回で行うこともできるし、また、メモリ
IC1個づつを個々に行うこともできる。また、
ROM回路３に記憶される診断パターンデータ
TDは、パターンを変えた複数の診断パターンデ
ータとすることもでき、この場合には制御信号
RCにこれらの診断パターンデータのうちの何れ
を使用するかを選択する情報を盛込む必要があ
る。 Note that the above diagnosis can be performed for all memory ICs in the memory circuit 2 at once, or for the memory ICs in the memory circuit 2.
It is also possible to perform each IC individually. Also,
Diagnostic pattern data stored in ROM circuit 3
TD can also be multiple diagnostic pattern data with different patterns, in which case the control signal
It is necessary to include information for selecting which of these diagnostic pattern data to use in the RC.
以上説明したように本発明は、簡単なROM回
路に診断パターンデータを記憶させておき、この
診断パターンデータとこの診断パターンデータを
一旦メモリICに書込んでから読出したデータと
を比較する構成にすることにより、高価なマイク
ロプロセツサを使用しないでメモリICの診断時
間を短縮できる効果がある。
As explained above, the present invention has a configuration in which diagnostic pattern data is stored in a simple ROM circuit, and this diagnostic pattern data is compared with data read out after writing the diagnostic pattern data into a memory IC. This has the effect of shortening memory IC diagnostic time without using an expensive microprocessor.
第１図は本発明の一実施例を示すブロツク図で
ある。
１…入力データ切換回路、２…記憶回路、３…
ROM回路、４…制御回路。
FIG. 1 is a block diagram showing one embodiment of the present invention. 1... Input data switching circuit, 2... Memory circuit, 3...
ROM circuit, 4...control circuit.
Claims (1)
読出信号の書込み指示により診断パターンデータ
をこのメモリICに書込み、読出し指示によりこ
のメモリICに書込まれた診断パターンデータを
読出データとして出力する記憶回路と、前記診断
パターンデータを記憶しておき、制御信号のデー
タ発生指示によりこの診断パターンデータを出力
し、データ比較指示によりこの診断パターンデー
タと前記記憶回路からの読出データとを比較し一
致不一致信号を出力するROM回路とを有するこ
とを特徴とするメモリIC診断回路。1 Equipped with at least one memory IC, writing and
A storage circuit that writes diagnostic pattern data to this memory IC in response to a write instruction of a read signal, and outputs the diagnostic pattern data written to this memory IC as read data in response to a read instruction; and a storage circuit that stores the diagnostic pattern data; It is characterized by having a ROM circuit that outputs this diagnostic pattern data in response to a data generation instruction of a control signal, compares this diagnostic pattern data with data read from the storage circuit in response to a data comparison instruction, and outputs a match/mismatch signal. Memory IC diagnostic circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137399A JPS62293452A (en) | 1986-06-12 | 1986-06-12 | Memory ic diagnosing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137399A JPS62293452A (en) | 1986-06-12 | 1986-06-12 | Memory ic diagnosing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293452A JPS62293452A (en) | 1987-12-21 |
| JPH0523449B2 true JPH0523449B2 (en) | 1993-04-02 |
Family
ID=15197745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61137399A Granted JPS62293452A (en) | 1986-06-12 | 1986-06-12 | Memory ic diagnosing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293452A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258142A (en) * | 1988-08-24 | 1990-02-27 | Fujitsu Ltd | Diagnostic system |
| JP2544494B2 (en) * | 1988-08-31 | 1996-10-16 | 富士通株式会社 | Logical scale expansion configuration of programmable logic array |
-
1986
- 1986-06-12 JP JP61137399A patent/JPS62293452A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62293452A (en) | 1987-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523449B2 (en) | ||
| US5911031A (en) | IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof | |
| JPH033200A (en) | Semiconductor memory | |
| JP2505571B2 (en) | Storage device diagnostic method | |
| JP2600376B2 (en) | Memory controller | |
| JPS5998263A (en) | Diagnostic system of magnetic disc controller | |
| JPH0238879A (en) | Logical circuit | |
| JPH0242545A (en) | Storage device | |
| JP2888062B2 (en) | Information processing device | |
| JPS59225461A (en) | Incorporated logic recorder | |
| JPS6030872Y2 (en) | magnetic bubble storage device | |
| JP2919357B2 (en) | CPU interface circuit | |
| JPH04130943A (en) | Memory diagnostic system | |
| JPH0217553A (en) | Storage device with ras circuit | |
| JPS6011400B2 (en) | IC test equipment | |
| JPS6020765B2 (en) | logical device | |
| JPS55108996A (en) | Memory test system | |
| JPH04243434A (en) | Address tracer | |
| JPH07110790A (en) | Memory diagnostic device | |
| JPH0535455B2 (en) | ||
| JPS6138509B2 (en) | ||
| JPH0444770B2 (en) | ||
| JPH04335454A (en) | Early stage diagnostic system for main storage device | |
| JPH05241911A (en) | Hardware control instruction tracing circuit | |
| JPS6228874B2 (en) |