JPH0258142A - Diagnostic system - Google Patents
Diagnostic systemInfo
- Publication number
- JPH0258142A JPH0258142A JP63209874A JP20987488A JPH0258142A JP H0258142 A JPH0258142 A JP H0258142A JP 63209874 A JP63209874 A JP 63209874A JP 20987488 A JP20987488 A JP 20987488A JP H0258142 A JPH0258142 A JP H0258142A
- Authority
- JP
- Japan
- Prior art keywords
- test data
- memory
- data
- transfer
- checking data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 74
- 238000012546 transfer Methods 0.000 claims abstract description 39
- 230000006870 function Effects 0.000 claims abstract description 19
- 238000012360 testing method Methods 0.000 claims description 82
- 238000013500 data storage Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 12
- 238000002405 diagnostic procedure Methods 0.000 claims description 3
- 238000003745 diagnosis Methods 0.000 abstract description 2
- 238000012937 correction Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000007689 inspection Methods 0.000 description 6
- 240000002853 Nelumbo nucifera Species 0.000 description 4
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 4
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241000345998 Calamus manan Species 0.000 description 1
- 241000270708 Testudinidae Species 0.000 description 1
- 230000008485 antagonism Effects 0.000 description 1
- 125000001246 bromo group Chemical group Br* 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 235000012950 rattan cane Nutrition 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概要〕
上位処理装置と補助記憶装置との間で行われるデータ転
送を制御する入出力制御装置において、補助記憶装置の
記憶機能の正常性を検証する診断方式に関し、
補助記憶装置の診断に要する時間を極力削成し、且つ検
査データを容易に変更可能とすることを目的とし、
上位処理装置と補助記憶装置との間の転送データを一時
蓄積するバッファメモリと独立に設けられ、補助記憶装
置の記憶機能を検証する為の検査データを記憶する検査
データ記憶手段と、バッファメモリから読出されたデー
タの補助記憶装置への転送路と、検査データ記憶手段か
ら読出された検査データの補助記憶装置への転送路とを
切替える切替手段と、検査データ記憶手段から補助記憶
装置への検査データの転送を制御する転送制御手段とを
設ける様に構成する。[Detailed Description of the Invention] [Summary] This invention relates to a diagnostic method for verifying the normality of the storage function of an auxiliary storage device in an input/output control device that controls data transfer between a host processing device and an auxiliary storage device. The purpose is to reduce the time required for diagnosis of the auxiliary storage device as much as possible, and to make it possible to easily change the inspection data. a test data storage means for storing test data for verifying the storage function of the auxiliary storage device; a transfer path for data read from the buffer memory to the auxiliary storage device; The present invention is configured to include a switching means for switching the transfer path of the test data to the auxiliary storage device, and a transfer control means for controlling the transfer of the test data from the test data storage means to the auxiliary storage device.
本発明は、上位処理装置と補助記憶装置との間で行われ
るデータ転送を制御する入出力制御装置において、補助
記憶装置の記憶機能の正常性を検証する診断方式に関す
る。The present invention relates to a diagnostic method for verifying the normality of the storage function of an auxiliary storage device in an input/output control device that controls data transfer between a host processing device and an auxiliary storage device.
第３図は本発明の対象となる電子交換システムの一例を
示す図であり、第４図は従来ある人出力制御装置の一例
を示す図である。FIG. 3 is a diagram showing an example of an electronic exchange system to which the present invention is applied, and FIG. 4 is a diagram showing an example of a conventional human output control device.
なお第３図および第４図においては、本発明に関連する
部分のみが示され、その他の部分は省略されている。Note that in FIGS. 3 and 4, only parts related to the present invention are shown, and other parts are omitted.
第３図において、通話路系装置（ＳＰ）ｌを経由して設
定される呼を制御する中央制御装置（ＣＣ）２は、チャ
ネル制御装置（ＣＨＣ）３および共通バス６を介して入
出力制御装置（ＩＯＣ）４を制御し、磁気ディスク装置
（ＨＤＵ）５に格納されている各種データを抽出し、ま
た磁気ディスク装置（ＨＤＵ）５に対して各種データを
格納する。In FIG. 3, a central control unit (CC) 2 that controls calls set via a communication path system (SP) l controls input and output via a channel control unit (CHC) 3 and a common bus 6. It controls the device (IOC) 4, extracts various data stored in the magnetic disk unit (HDU) 5, and stores various data in the magnetic disk unit (HDU) 5.
磁気ディスク装置（ＨＤＵ）５は、格納データに対して
固有の誤り検出・訂正機能を具備しており、中央制御装
置（ＣＣ）２から転送されるデータに誤り検出・訂正符
号を付加して格納し、また中央制御装置（ＣＣ）２が磁
気ディスク装置（ＨＤＵ）５から抽出する誤り検出・訂
正符号付きデータに対して誤り検出処理を実行し、誤り
が検出された場合には所定の誤り訂正処理を実行した後
、中央制御装置（ＣＣ）２に転送する。The magnetic disk unit (HDU) 5 has a unique error detection and correction function for stored data, and adds an error detection and correction code to the data transferred from the central control unit (CC) 2 before storing it. In addition, the central control unit (CC) 2 executes error detection processing on data with error detection/correction codes extracted from the magnetic disk unit (HDU) 5, and if an error is detected, performs predetermined error correction. After executing the processing, it is transferred to the central control unit (CC) 2.
第４図において、図示されぬ中央制御装置（ＣＣ）２か
ら磁気ディスク装置（ＨＤＵ）５に転送されるデータｄ
は、入出力制御装置（ＩＯＣ）４内に設けられたダイレ
クトメモリアクセス制御回路（ＤＭＡ）４０９の制御の
下に、共通バス６からセレクタ（ＳＥＬ）４０６を介し
てバッファメモｌＪ （ＢＭ） ４０７に一旦蓄積さ
れた後、ダイレクトメモリアクセス制御回路（ＤＭＡ）
４１０の制御の下に、内部ハス４０５および磁気ディス
ク制御回路（ＨＤＣ）４０８を介して磁気ディスク装置
（ＨＤＵ）５に転送され、また磁気ディスク装置（ＨＤ
Ｕ）５から中央制御装置（ＣＣ）２に１１云送されるデ
ータｄは、ダイレクトメモリアクセス制御回路（ＤＭＡ
）４１０の制御の下に、磁気ディスク制御回路（ＩＤＣ
）４０８、内部バス４０５およびセレクタ（ＳＥＬ）４
０６を介してバッファメモリ （ＢＭ）４０７に一旦蓄
積された後、ダイレクトメモリアクセス制御回路（ＤＭ
Ａ）４０９の制御の下に、内部ハス４０５および共通バ
ス６を介して図示されぬ中央制御装置（ＣＣ）２に転送
される。In FIG. 4, data d is transferred from a central control unit (CC) 2 (not shown) to a magnetic disk unit (HDU) 5.
is transferred from the common bus 6 to the buffer memory IJ (BM) 407 via the selector (SEL) 406 under the control of a direct memory access control circuit (DMA) 409 provided in the input/output control unit (IOC) 4. Once stored, the direct memory access control circuit (DMA)
410, the data is transferred to the magnetic disk unit (HDU) 5 via the internal lotus 405 and the magnetic disk control circuit (HDC) 408, and is also transferred to the magnetic disk unit (HDU) 5.
The data d sent from the U) 5 to the central control unit (CC) 2 is transferred to the direct memory access control circuit (DMA).
) 410, a magnetic disk control circuit (IDC
) 408, internal bus 405 and selector (SEL) 4
After being stored in the buffer memory (BM) 407 via the direct memory access control circuit (DM)
A) The data is transferred to the central control unit (CC) 2 (not shown) via the internal bus 405 and the common bus 6 under the control of the controller 409 .
バッファメモリ （ＢＭ）４０７は、例えば先入れ先出
しメモリから構成され、所定量（例えは４キロバイト）
のデータｄを記憶する。The buffer memory (BM) 407 is composed of, for example, a first-in, first-out memory, and has a predetermined amount (for example, 4 kilobytes).
data d is stored.
なおデータｄが転送される間は、ドライバレシーバ（Ｄ
Ｒ）４０４がプロセッサ（ＭＰＵ）４０１例の内部バス
４０３と、データ転送に使用される内部バス４０５とを
遮断し、プロセッサ（ＭＰＵ）４０１をデータ転送処理
から解放する。Note that while the data d is being transferred, the driver receiver (D
R) 404 cuts off the internal bus 403 of the processor (MPU) 401 and the internal bus 405 used for data transfer, releasing the processor (MPU) 401 from data transfer processing.
かかる磁気ディスク装置（ＨＤＵ）５の記憶機能を検証
する為に、プロセッサ（ＭＰＵ）４０１が実行するマイ
クロプログラム等を記憶する為に設けられている読出専
用メモリ （ＲＯＭ）４０２の一部に、磁気ディスク装
置（ＨＤＵ）５が具備する誤り検出・訂正機能を検証す
るに適したーフロソク分（例えば２５６バイト程度）の
検査データｄ、が格納されている。In order to verify the storage function of the magnetic disk unit (HDU) 5, magnetic Test data d suitable for verifying the error detection/correction function of the disk unit (HDU) 5 (for example, about 256 bytes) is stored.
磁気ディスク装置（ＨＤＵ）５のデータ記憶機能を検証
する場合に、プロセッサ（ＭＰＵ）４０１は、先ずロー
ド命令を実行し、読出専用メモリ（ＲＯＭ）４０２から
内部ハス４０３を介して検査データｄ、を抽出し、次に
ストア命令を実行し、抽出した検査データｄｔｌを内部
バス４０３、ドライバレシーバ（ＤＲ）４０４およびセ
レクタ（ＳＥＬ）４０６を介してバッファメモリ （Ｂ
Ｍ）４０７に格納する。When verifying the data storage function of the magnetic disk unit (HDU) 5, the processor (MPU) 401 first executes a load instruction and loads the test data d from the read-only memory (ROM) 402 via the internal lotus 403. Then, a store instruction is executed, and the extracted test data dtl is sent to the buffer memory (B
M) Store in 407.
一ブロックの検査データｄｔｌがバッファメモリ（ＢＭ
）４０７に格納し終わると、プロセッサ（ＭＰＵ）４０
１は再びロード命令およびストア命令を実行し、読出専
用メモリ （ＲＯＭ）４０２から検査データｄｔを抽出
し、バッファメモリ（ＢＭ）４０７に格納する。One block of inspection data dtl is stored in the buffer memory (BM).
) 407, the processor (MPU) 40
1 executes the load instruction and store instruction again, extracts the test data dt from the read-only memory (ROM) 402, and stores it in the buffer memory (BM) 407.
以下同様にして、へソファメモリ （ＢＭ）４０７の全
記憶領域に検査データｄ５を格納し終わると、プロセッ
サ（ＭＰＵ）４０１はダイレクトメモリアクセス制御回
路（ＤＭＡ）４１０を起動し、バッファメモリ （ＢＭ
）４０７に格納されている全検査データｄ、を、内部パ
ス４０５および磁気ディスク制御回路（ＩＤＣ）４０８
を介して磁気ディスク装置（ＨＤＵ）５に転送させる。Similarly, when the test data d5 has been stored in the entire storage area of the buffer memory (BM) 407, the processor (MPU) 401 activates the direct memory access control circuit (DMA) 410 and
) 407 is transferred to the internal path 405 and the magnetic disk control circuit (IDC) 408.
The data is transferred to the magnetic disk unit (HDU) 5 via the HDU.
バッファメモリ （ＢＭ）４０７に格納されている全検
査データｄｔが磁気ディスク装置（ＨＤＵ）５に転送さ
れると、プロセッサ（ＭＰＵ）４０１は再びロード命令
およびストア命令を繰返し実行し、読出専用メモリ （
ＲＯＭ）４０２から繰返し抽出したーブロソク分の検査
データｄｔによりバッファメモリ （ＢＭ）４０７の全
記憶領域に検査データｄｔを格納した後、磁気ディスク
装置（ＨＤ［Ｊ）５に転送する。When all the test data dt stored in the buffer memory (BM) 407 is transferred to the magnetic disk unit (HDU) 5, the processor (MPU) 401 repeatedly executes the load command and store command again, and stores the data in the read-only memory (
After storing the test data dt in the entire storage area of the buffer memory (BM) 407 using the test data dt repeatedly extracted from the ROM 402, the test data dt is transferred to the magnetic disk device (HD[J) 5.
以下同様にして、磁気ディスク装置（ＨＤＵ）５の全記
憶領域に検査データｄｔを格納し終えた後、プロセッサ
（ＭＰＵ）４０１は磁気ディスク装置（ＨＤｔＪ）５に
格納されている総ての検査データｄｔを順次抽出し、抽
出の際に磁気ディスク装置（ＨＤＵ）５が具備する誤り
検出および訂正機能から通知される誤り検出および訂正
結果に基づき、磁気ディスク装置（ＨＤＵ）５の記憶機
能の正常性を検証する。In the same manner, after the test data dt has been stored in all storage areas of the magnetic disk unit (HDU) 5, the processor (MPU) 401 stores all the test data stored in the magnetic disk unit (HDJ) 5. dt is sequentially extracted, and the normality of the storage function of the magnetic disk unit (HDU) 5 is determined based on the error detection and correction results notified from the error detection and correction function provided in the magnetic disk unit (HDU) 5 at the time of extraction. Verify.
なお検査データｄｔは、前述の如く磁気ディスク装置（
ＨＤＵ）５が具備する誤り検出・訂正機能に対応して選
定されている為、例えば磁気ディスク装置（ＨＤＵ）５
が変更されるに伴い、検査データｄ、、の種別も変更す
る必要が生じた場合には、新たな検査データｄＬを内蔵
する読出専用メモリ （ＲＯＭ）４０２に交換する必要
かあり、それに伴いマイクロプログラムも変更され、プ
ロセッサ（ＭＰＵ）４０１が新たに誤動作を惹起する可
能性もある。Note that the test data dt is stored in a magnetic disk device (as described above).
For example, the magnetic disk unit (HDU) 5 is selected in accordance with the error detection and correction function provided by the HDU
If it becomes necessary to change the type of test data d, , as the test data d, . The program may also be changed, and the processor (MPU) 401 may cause a new malfunction.
以上の説明から明らかな如く、従来ある入出力側？Ｉｌ
装置においては、磁気ディスク装置（ＨＤＵ）５の全記
憶領域に検査データｄ、を格納する為に、読出専用メモ
リ （ＲＯＭ）４０２に格納されているーブロソク分の
検査データｄｔを繰返し抽出してバッファメモリ （Ｂ
Ｍ）４０７に格納し、バッファメモリ （ＢＭ）４０７
の全記憶領域に検査データｄ、を格納し終えると磁気デ
ィスク装置（ＨＤＵ）５に転送し、以上の過程を磁気デ
ィスク装置（ＨＤｔＪ）５の全記憶領域に検査データｄ
、を格納し終える迄、繰返し実行する必要があり、検査
データｄ、が磁気ディスク装置（ＨＤＵ）５の全記憶領
域に格納し終える迄に多大の時間を費やし、診断時間の
短縮を阻害する大きな要因となっていた。As is clear from the above explanation, the conventional input/output side? Il
In the apparatus, in order to store the test data d in the entire storage area of the magnetic disk unit (HDU) 5, the test data dt stored in the read-only memory (ROM) 402 is repeatedly extracted and buffered. Memory (B
M) 407 and buffer memory (BM) 407
When the test data d has been stored in the entire storage area of the magnetic disk unit (HDU) 5, it is transferred to the magnetic disk unit (HDU) 5, and the above process is performed to store the test data d in the entire storage area of the magnetic disk unit (HDtJ) 5.
It is necessary to execute the test repeatedly until the test data d, is stored in the entire storage area of the magnetic disk unit (HDU) 5. This was a contributing factor.
また検査データｄ、の変更がプロセッサ（ＭＰＵ）４０
１の誤動作を惹起する恐れもあった。In addition, the change of the inspection data d is performed by the processor (MPU) 40.
There was also a risk that this would cause the malfunction of item 1.
本発明は、補助記憶装置の診断に要する時間を極力削減
し、且つ検査データを容易に変更可能とすることを目的
とする。An object of the present invention is to reduce the time required for diagnosing an auxiliary storage device as much as possible, and to make it possible to easily change test data.
第１図は本発明の原理を示す図である。 FIG. 1 is a diagram showing the principle of the present invention.
第１図において、１００は上位処理装置、２００は補助
記憶装置、３００は本発明の対象となる人出力制御装置
、３０１は入出力制御装置３００が具備するバッファメ
モリである。In FIG. 1, 100 is a host processing device, 200 is an auxiliary storage device, 300 is a human output control device to which the present invention is applied, and 301 is a buffer memory included in the input/output control device 300.
３０２は、本発明により入出力制御装置３００内に設け
られた検査データ記ｔａ手段である。302 is an inspection data recording means provided in the input/output control device 300 according to the present invention.
３０３は、本発明により入出力制御装置３００内に設け
られた切替手段である。303 is a switching means provided in the input/output control device 300 according to the present invention.
３０４は、本発明により入出力制御装置３００内に設け
られた転送制御手段である。304 is a transfer control means provided in the input/output control device 300 according to the present invention.
入出力制御装置３００は、上位処理装置１００と補助記
憶装置２００との間で実行されるデータ転送を制御する
。The input/output control device 300 controls data transfer performed between the host processing device 100 and the auxiliary storage device 200.
バッファメモリ３０１は、上位処理装置１００と補助記
憶装置２００との間の転送データを一時蓄積する。Buffer memory 301 temporarily stores data transferred between host processing device 100 and auxiliary storage device 200 .
検査データ記憶手段３０２は、バッファメモリ３０１と
独立に設けられ、補助記憶装置２００の記憶機能を検証
する為の検査データｄｔを記憶する。The test data storage means 302 is provided independently of the buffer memory 301 and stores test data dt for verifying the storage function of the auxiliary storage device 200.
切替手段３０３は、バッファメモリ３０１から読出され
たデータの補助記憶装置２００への転送路と、検査デー
タ記ｔａ手段３０２から読出された検査データｄｔの、
補助記憶装置２００への転送路とを切替える。The switching means 303 provides a transfer path for the data read from the buffer memory 301 to the auxiliary storage device 200 and a transfer path for the test data dt read from the test data recording means 302.
The transfer path to the auxiliary storage device 200 is switched.
転送制御手段３０４は、検査データ記憶手段３０２から
補助記憶装置２００への検査データｄｔの転送を制御す
る。Transfer control means 304 controls the transfer of test data dt from test data storage means 302 to auxiliary storage device 200.
従って、補助記憶装置に所定量の検査データを格納する
為に、検査データ記憶手段に記憶されている検査データ
を繰返し補助記憶装置に転送するのみで済み、入出力制
御装置が準備する少量の検査データを繰返しバッファメ
モリに格納する必要も無くなり・検査データの格納に要
する時間が大幅に削減されるのみならず、検査データ記
憶手段に記憶される検査データを変更するのみで、各種
の誤り検出および訂正機能を具備する補助記憶装置に対
して適切な検査データを格納可能となる。Therefore, in order to store a predetermined amount of test data in the auxiliary storage device, it is only necessary to repeatedly transfer the test data stored in the test data storage means to the auxiliary storage device, and the input/output control device prepares a small amount of test data. There is no need to repeatedly store data in the buffer memory, and the time required to store test data is significantly reduced. In addition, by simply changing the test data stored in the test data storage means, various error detection and Appropriate test data can be stored in an auxiliary storage device equipped with a correction function.
以下、本発明の一実施例を図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第２図は本発明の一実施例による入出力制御装置を示す
図である。なお、全図を通じて同一符号は同一対象物を
示す。また対象とする電子交換システムは第３図に示す
通りとする。FIG. 2 is a diagram showing an input/output control device according to an embodiment of the present invention. Note that the same reference numerals indicate the same objects throughout the figures. The target electronic exchange system is shown in Figure 3.
第２図および第３図においては、第１図における上位処
理装置１００として中央制御装置（ＣＣ）２が示され、
また第１図における補助記憶装置２００として磁気ディ
スク装置（ＨＤＵ）５が示され、また第１図における入
出力制御装置３００として入出力制御装置（ＩＯＣ）４
が示され、また第１図におけるバッファメモリ３０１と
してバッファメモリ （ＢＭ）４０７が入出力制御装置
（ＩＯＣ）４内に示され、また第１図における検査デー
タ記憶手段３０２として試験データメモリ（ＴＤＭ）４
２１が入出力制御装置（ＩＯＣ＞４内に設けられ、また
第１図における切替手段３０３としてセレクタ（ＳＥＬ
）４２２が入出力制御装置（ＩＯＣ）４内に設けられ、
また第１図における転送制御手段（３０４）として転送
指示回路（ＣＴＬ）４２３が入出力制御装置（ＩＯＣ）
４内に設けられている。In FIGS. 2 and 3, a central control unit (CC) 2 is shown as the higher-level processing unit 100 in FIG.
Further, a magnetic disk unit (HDU) 5 is shown as the auxiliary storage device 200 in FIG. 1, and an input/output control device (IOC) 4 is shown as the input/output control device 300 in FIG.
A buffer memory (BM) 407 is shown in the input/output control device (IOC) 4 as the buffer memory 301 in FIG. 1, and a test data memory (TDM) is shown as the test data storage means 302 in FIG. 4
21 is provided in the input/output control device (IOC>4, and a selector (SEL) is provided as the switching means 303 in FIG.
) 422 is provided in the input/output control device (IOC) 4,
Further, as the transfer control means (304) in FIG. 1, a transfer instruction circuit (CTL) 423 is an input/output control device (IOC).
It is located within 4.
試験データメモリ （ＴＤＭ＞４２１は、へソファメモ
リ （ＢＭ）４０７と同等の記憶容量（例えば４キロハ
イド）を存する読出専用メモリから構成されており、磁
気ディスク装置（ＨＤＵ）５が具備する誤り検出・訂正
機能を検証するに適した検査データｄ、が全記憶領域に
格納されている。The test data memory (TDM>421) consists of a read-only memory with a storage capacity (for example, 4 kilohide) equivalent to that of the Hesofa memory (BM) 407, and is equipped with error detection and Test data d suitable for verifying the correction function is stored in all storage areas.
かかる状態で、中央制御装置（ＣＣ）２ （第３図）と
磁気ディスク装置（ＨＤＵ）５との間でデータ転送を実
行する場合には、入出力制御装置（ＩＯＣ）４内のプロ
セッサ（ＭＰＵ）４０１はセレクタ（ＳＥＬ）４２２を
バッファメモリ （ＢＭ）４０７側に設定させる。In this state, when data is transferred between the central controller (CC) 2 (FIG. 3) and the magnetic disk unit (HDU) 5, the processor (MPU) in the input/output controller (IOC) 4 ) 401 sets the selector (SEL) 422 to the buffer memory (BM) 407 side.
その結果、中央制御装置（ＣＣ）２ （第３図）と磁気
ディスク装置（ＨＤＵ）５との間のデータ転送は、バッ
ファメモリ （ＢＭ）４０７側に設定されたセレクタ（
ＳＥＬ）４２２を介して、前述と同様の過程で実行され
る。As a result, data transfer between the central control unit (CC) 2 (Fig. 3) and the magnetic disk unit (HDU) 5 is controlled by the selector (
SEL) 422 in a process similar to that described above.
次に、磁気ディスク装置（ＨＤＵ）５の記憶機能を検証
する場合に、プロセッサ（ＭＰＵ）４０１は、先ずセレ
クタ（ＳＥＬ）４２２を試験データメモリ （ＴＤＭ）
４２１側に切替設定した後、転送指示回路（ＣＴＬ）４
２３に試験データメモリ （ＴＤＭ＞４２１から抽出す
べき検査データ■並びに抽出開始アドレス等の指示を伝
達し、起動する。Next, when verifying the storage function of the magnetic disk unit (HDU) 5, the processor (MPU) 401 first selects the selector (SEL) 422 from the test data memory (TDM).
After switching to the 421 side, transfer instruction circuit (CTL) 4
23, instructions such as the test data to be extracted from the test data memory (TDM>421) and the extraction start address are transmitted to the test data memory (TDM>421) and activated.
起動された転送指示回路（ＣＴＬ）４２３は、プロセッ
サ（ＭＰＵ）４０１から伝達された指示に基づき、試験
データメモリ （ＴＤＭ）４２１に抽出開始アドレスか
ら順次歩進するアドレスを入力し、試験データメモリ
（ＴＤＭ）４２１の各アドレスに格納されている検査デ
ータｄ、７を順次抽出し、試験データメモリ （ＴＤＭ
）４２１側に切替設定されたセレクタ（ＳＥＬ）４２２
、内部ハス４０３および磁気ディスク制御回路（ＩＤＣ
）４０８を介して磁気ディスク装置（ＨＤＵ）５に転送
する。Based on the instruction transmitted from the processor (MPU) 401, the activated transfer instruction circuit (CTL) 423 inputs addresses to be sequentially incremented from the extraction start address to the test data memory (TDM) 421, and transfers the addresses to the test data memory (TDM) 421.
Test data d and 7 stored in each address of the test data memory (TDM) 421 are sequentially extracted and
) 421 side selector (SEL) 422
, internal lotus 403 and magnetic disk control circuit (IDC)
) 408 to the magnetic disk unit (HDU) 5.
プロセ、す（ＭＰＩＪ）４０１から指示量の検査データ
ｄ、を抽出し、磁気ディスク装置（ＨＤＵ）５に転送し
終わると、転送指示回路（ＣＴＬ）４２３はプロセッサ
（ＭＰＵ）４０１に転送完了を通知する。When the specified amount of test data d is extracted from the processor (MPIJ) 401 and transferred to the magnetic disk unit (HDU) 5, the transfer instruction circuit (CTL) 423 notifies the processor (MPU) 401 of the completion of transfer. do.
転送指示回路（ＣＴＬ）４２３から転送完了通知を受信
したプロセッサ（ＭＰＵ）４０１は、必要に応して繰返
し転送指示回路（ＣＴＬ）４２３に所要の転送指示を伝
達して起動し、起動された転送指示回路（ＣＴＬ）４２
３は、前述と同様の過程で試験データメモリ （ＴＤＭ
）４２１に格納されている検査データｄＬを指示量だけ
転送する。The processor (MPU) 401, which has received the transfer completion notification from the transfer instruction circuit (CTL) 423, repeatedly transmits the necessary transfer instruction to the transfer instruction circuit (CTL) 423 as necessary and starts the activated transfer. Instruction circuit (CTL) 42
3, the test data memory (TDM
) 421 is transferred by the specified amount.
以上の過程を繰返し、磁気ディスク装置（ＨＤＵ）５の
全記憶領域に検査データｄｔを格納し終えた後、プロセ
ッサ（ＭＰＵ）４０１は磁気ディスク装置（ＨＤＵ）５
に格納されている全検査データｄＬを順次抽出し、抽出
の際に磁気ディスク装置（ＨＤＵ）５が具備する誤り検
出および訂正機能から通知される誤り検出および訂正結
果に基づき、磁気ディスク装置（ＨＤＵ）５の記憶機能
の正常性を検証する。After repeating the above process and storing the test data dt in the entire storage area of the magnetic disk unit (HDU) 5, the processor (MPU) 401
All test data dL stored in the HDU 5 is sequentially extracted, and based on the error detection and correction results notified from the error detection and correction function of the HDU 5 at the time of extraction, ) Verify the normality of the memory function in 5.
なお６ｎ気デイスク装置（ＨＤ［Ｊ）５の変更に伴い、
検査データｄ、の種別も変更する必要が生じた場合には
、試験データメモリ （ＴＤＭ） ４２１のみを新た
に必要とする検査データｄＬを記憶する試験データメモ
リ （ＴＤＭ）４２１に交換することにより、プロセッ
サ（ＭＰＵ）４０１および読出専用メモリ （ＲＯＭ）
４０２に影響を与えること無〈実施可能となる。In addition, with the change of 6n disk device (HD[J)5,
If it becomes necessary to change the type of test data d, by replacing only the test data memory (TDM) 421 with a test data memory (TDM) 421 that stores the newly required test data dL, Processor (MPU) 401 and read-only memory (ROM)
No impact on 402 (can be implemented).
以上の説明から明らかな如（、本実施例によれば、磁気
ディスク装置（ＨＤＵ）５の記憶機能を検証する場合に
、プロセッサ（ＭＰＵ）４０１は試験データメモリ （
ＴＤＭ）４２ Ｌに格納されている検査データｄ、を繰
返し抽出して磁気ディスク装置（ＨＤＵ）５に転送する
為、前述の如くロード命令およびストア命令を繰返し実
行し、読出専用メモリ （ＲＯＭ）４０２に格納されて
いる一ブロック分の検査データｄ、を繰返し抽出してバ
ッファメモリ （ＢＭ）４０７に格納する必要が無くな
り、検証試験に要する時間が大幅に短縮される。また読
出専用メモリ （ＲＯＭ）４０２に−ブロノク分の検査
データｄｔを記憶させて置く必要が無くなり、プロセ、
ツサ（ＭＰＵ）４０１等により°活用し得る読出専用メ
モリ （ＲＯＭ）４０２の記憶領域が増大する。また磁
気ディスク装置（ＨＤＵ）５の変更等に伴う検査データ
ｄ、、の変更の際に、読出専用メモリ （ＲＯＭ）４０
２を交換する必要が無くなり、読出専用メモリ （ＲＯ
Ｍ）４０２が内蔵するマイクロプログラムの変更に伴う
プロセッサ（ＭＰＵ＞４０１の誤動作も防止される。As is clear from the above description (according to this embodiment, when verifying the storage function of the magnetic disk unit (HDU) 5, the processor (MPU) 401 uses the test data memory (
In order to repeatedly extract the test data d stored in the TDM) 42L and transfer it to the magnetic disk unit (HDU) 5, the load command and store command are repeatedly executed as described above, and the test data d is stored in the read-only memory (ROM) 402. It is no longer necessary to repeatedly extract one block of test data d stored in the buffer memory (BM) 407 and store it in the buffer memory (BM) 407, and the time required for the verification test is significantly reduced. In addition, it is no longer necessary to store test data dt for 10 minutes in the read-only memory (ROM) 402.
The usable storage area of the read-only memory (ROM) 402 is increased by the MPU 401 and the like. In addition, when changing the inspection data d due to changes in the magnetic disk unit (HDU) 5, etc., the read-only memory (ROM) 40
There is no need to replace 2, and read-only memory (RO
Malfunctions of the processor (MPU>401) caused by changes in the microprogram built in M) 402 are also prevented.
なお、第２図および第３図はあく迄本発明の−・実施例
に過ぎず、例えば試験データメモＩＪ（ＴＤＭ）４２１
はハソファメモリ （ＢＭ）４０７と同等の記憶容量を
有するものに限定されることは無く、へソファメモリ
（ＢＭ）４０７以上の記憶容量を具備する等、他に幾多
の変形が考慮されるが、何れの場合にも本発明の効果は
変わらない。また入出力制御装置３００の構成は図示さ
れるものに限定されることは無く、他に幾多の変形が考
慮されるが、何れの場合にも本発明の効果は変わらない
。更に上位処理装置１００および補助記憶装置２００は
、電子交換機の中央制御装置（ＣＣ）２および磁気ディ
スク装置（ＨＤＵ）５に限定されぬことは言う迄も無い
。Note that FIGS. 2 and 3 are merely examples of the present invention, and for example, the test data memo IJ (TDM) 421
is not limited to those having a storage capacity equivalent to Hasofa Memory (BM) 407, and is
(BM) Although many other modifications are considered, such as having a storage capacity of 407 or more, the effects of the present invention do not change in any case. Further, the configuration of the input/output control device 300 is not limited to that shown in the drawings, and many other modifications may be considered, but the effects of the present invention remain the same in any case. Furthermore, it goes without saying that the upper processing unit 100 and the auxiliary storage device 200 are not limited to the central control unit (CC) 2 and the magnetic disk unit (HDU) 5 of the electronic exchange.
以上、本発明によれば、前記入出力制御装置において、
補助記憶装置に所定量の検査データを格納する為に、検
査データ記憶手段に記憶されている検査データを繰返し
補助記憶装置に転送するのみで済み、入出力制御装置が
準備する少量の検査データを繰返しバッファメモリに格
納すること無くなり、検査データの格納に要する時間が
大幅に削減されるのみならず、検査データ記憶手段に記
憶される検査データを変更するのみで、各種の誤り検出
および訂正機能を具備する補助記憶装置に対して適切な
検査データを格納可能となる。As described above, according to the present invention, in the input/output control device,
In order to store a predetermined amount of test data in the auxiliary storage device, it is only necessary to repeatedly transfer the test data stored in the test data storage means to the auxiliary storage device. Not only does this eliminate the need to repeatedly store test data in the buffer memory, the time required to store the test data is greatly reduced, but also various error detection and correction functions can be implemented simply by changing the test data stored in the test data storage means. Appropriate test data can be stored in the provided auxiliary storage device.
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による入出力制御装置を示す図、第３図は本発明の
対象となる電子交換システムの一例を示す図、第４図は
従来ある入出力制御装置の一例を示す図である。
図において、１は通話路系装置（ＳＰ）、２は中央制御
装置（ＣＣ）、３はチャネル制御装置（ＣＨＣ） 、４
および３００は入出力制御装置（ＩＯＣ＞ 、５は磁気
ディスク装置（ＨＤＵ）、１００は上位処理装置、２０
０は補助記憶装置、３０１および４０７はバッファメモ
リ （Ｂ Ｍ）、３０２は検査データ記憶手段、３０３
は切替手段、４０１はブロモ、７ｔ （ＭＰＵ）、４０
２は読出専用メモリ （ＲＯＭ） 、４０３および４０
５は内部ハス、４０４はドライバレシーバ（ＤＲ）、４
０６および４２２はセレクタ（ＳＥＬ） 、４０８は磁
気ディスク制御回路（ＨＤＣ） 、４０９および４１０
はダイレクトメモリアクセス制御卸回１（ＤＭＡ） 、
４２１は試験データメモリ （Ｔ Ｄ Ｋ）、本発明り
原理図
ラ １ 図
本毛明ｊ柵３．〉・池、籐゛１ｖ襞！
ゲ ２ 口
木奄吻め対象と３−る亀き交ネ灸ジ７テム図
り芝来あるλ土力劣］拮？装置
第 伴 図FIG. 1 is a diagram showing the principle of the present invention, FIG. 2 is a diagram showing an input/output control device according to an embodiment of the present invention, and FIG. 3 is a diagram showing an example of an electronic exchange system to which the present invention is applied. FIG. 4 is a diagram showing an example of a conventional input/output control device. In the figure, 1 is a channel system device (SP), 2 is a central control device (CC), 3 is a channel control device (CHC), and 4
and 300 is an input/output control unit (IOC>), 5 is a magnetic disk unit (HDU), 100 is a host processing unit, and 20
0 is an auxiliary storage device, 301 and 407 are buffer memories (BM), 302 is an inspection data storage means, 303
is a switching means, 401 is a bromo, 7t (MPU), 40
2 is read-only memory (ROM), 403 and 40
5 is an internal lotus, 404 is a driver receiver (DR), 4
06 and 422 are selectors (SEL), 408 are magnetic disk control circuits (HDC), 409 and 410
is Direct Memory Access Control (DMA),
421 is the test data memory (TDK), the principle of the present invention. 〉・Pond, rattan ゛1V folds! Ge 2 Mouth tree proboscising object and 3-ru tortoise exchange moxibustion 7 tem plan Shibarairu λ earth power inferiority] Antagonism? Equipment diagram
Claims (1)
間で実行されるデータ転送を制御する入出力制御装置（
３００）において、 前記上位処理装置（１００）と補助記憶装置（２００）
との間の転送データを一時蓄積するバッファメモリ（３
０１）と独立に設けられ、前記補助記憶装置（２００）
の記憶機能を検証する為の検査データ（ｄ＿ｔ）を記憶
する検査データ記憶手段（３０２）と、 前記バッファメモリ（３０１）から読出されたデータの
前記補助記憶装置（２００）への転送路と、前記検査デ
ータ記憶手段（３０２）から読出された検査データ（ｄ
＿ｔ）の前記補助記憶装置（２００）への転送路とを切
替える切替手段（３０３）と、 前記検査データ記憶手段（３０２）から前記補助記憶装
置（２００）への前記検査データ（ｄ＿ｔ）の転送を制
御する転送制御手段（３０４）とを設けることを特徴と
する診断方式。[Claims] An input/output control device (
300), the upper processing device (100) and the auxiliary storage device (200)
Buffer memory (3
01), and the auxiliary storage device (200)
a test data storage means (302) for storing test data (d_t) for verifying the storage function of the buffer memory (301); a transfer path for data read from the buffer memory (301) to the auxiliary storage device (200); The test data (d) read from the test data storage means (302)
_t) to the auxiliary storage device (200); and a switching device (303) for switching the transfer path of the test data (d_t) from the test data storage device (302) to the auxiliary storage device (200). A diagnostic method characterized by comprising a transfer control means (304) for controlling.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209874A JPH0258142A (en) | 1988-08-24 | 1988-08-24 | Diagnostic system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209874A JPH0258142A (en) | 1988-08-24 | 1988-08-24 | Diagnostic system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258142A true JPH0258142A (en) | 1990-02-27 |
Family
ID=16580071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209874A Pending JPH0258142A (en) | 1988-08-24 | 1988-08-24 | Diagnostic system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258142A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129928A (en) * | 1977-04-19 | 1978-11-13 | Fujitsu Ltd | Diagnosis system for memory device |
| JPS62293452A (en) * | 1986-06-12 | 1987-12-21 | Nec Corp | Memory ic diagnosing circuit |
-
1988
- 1988-08-24 JP JP63209874A patent/JPH0258142A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129928A (en) * | 1977-04-19 | 1978-11-13 | Fujitsu Ltd | Diagnosis system for memory device |
| JPS62293452A (en) * | 1986-06-12 | 1987-12-21 | Nec Corp | Memory ic diagnosing circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0258142A (en) | Diagnostic system | |
| WO2022142173A1 (en) | Data check method and related device | |
| JPH05290589A (en) | Semiconductor integrated circuit | |
| JPS6238746B2 (en) | ||
| CA2091075A1 (en) | Method and apparatus for storing dos program in high memory area | |
| JP2506591B2 (en) | Auxiliary processor | |
| JPH0424722B2 (en) | ||
| JPS6225353A (en) | Microprogram loading system | |
| JPS63282852A (en) | Stand-by system diagnosing system in duplex processing system | |
| JPS608952A (en) | Program analyzer | |
| JPH0273420A (en) | Semiconductor disk device | |
| JPS62256139A (en) | Data processor | |
| JPH0218687A (en) | Pipe line processor control system | |
| JPS62134740A (en) | Initial program loading system for control system of multiplex constitution | |
| JPS63228339A (en) | Testing system for instruction process device | |
| JPH01133161A (en) | Memory bank control system | |
| JPH03273338A (en) | Data input device for expert system | |
| JPH05114035A (en) | Response information processing system | |
| JPS63228340A (en) | Testing system for controller in data process system | |
| JPH01147753A (en) | Test system for storage device | |
| JPS63155346A (en) | Ram check system | |
| JPH05241976A (en) | Main storage controller | |
| JPH0290350A (en) | Memory test system | |
| JPS617962A (en) | Programmable controller | |
| JPS6325789A (en) | Fault processing system for ic card |