JPH05224987A - パイプライン処理方式コンピュータ用プログラムのデバッガ - Google Patents

Abstract

(57)【要約】 【目的】 パイプライン制御方式を採用したコンピュー
タ用のオブジェクト最適化後のプログラムについてソー
スレベルにおけるデバッグを行う。 【構成】 最適化手段２３は、機械語命令のパイプライ
ン実行順序を実行待ち時間が最小になるように変更す
る。行番号・アドレス範囲情報テーブル出力手段２４
は、この結果により、ソース行ごとに、ソース行番号と
当該ソース行に対する機械語命令語のメモリアドレス範
囲とを表示した行番号・アドレス範囲情報テーブル４を
出力する。ソースレベルステップ実行手段５３は機械語
命令実行後の停止アドレスが上述のメモリ範囲内にある
か否かをチェックしながら機械語命令を実行し、否のと
き当該ソース行のデバッグ終了と判断する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシンボリック・ステップ
・デバッガ、特にパイプライン処理方式を採用したコン
ピュータ用のソースプログラムを行単位にデバッグする
デバッガに関する。

【０００２】

【従来の技術】プログラムに誤りがあると正しくない結
果や回復できない状態に陥ることになる。たとえば、数
を０で割るとか、存在しないメモリ番地を参照したり、
そこに書き込もうとしたりする場合である。こうした原
因となるプログラムの誤りをバグといい、バグを除去す
る作業をデバッグという。

【０００３】完全なデバッグは、プログラムがプログラ
ム開発者の意図どおりに作成されていることを確かめる
検証をしなければ終了しない。しかし、完全なプログラ
ムを書くのは極めて難しく、また机上デバッグには膨大
な工数を要する。

【０００４】そこで、そのプログラムを実行してエラー
の原因を探り、プログラムが実際に使われる範囲で正し
く作動するようにプログラムを手直しするという対症療
法的なデバッグを採用するのが通例である。このような
デバッグを効率的にできるようにするシステムがデバッ
ガであり、特に記号的なソースプログラムのレベルでデ
バッグを行うデバッガをシンボリック・デバッガと称す
る。

【０００５】デバッガには、プログラムの実行過程をバ
ッチ的に記録するトレーサと、プログラムを１ステップ
ずつ実行しながら、その実行状態を調べるステッパとが
あり、適時に使い分けられる。本発明はステッパ、すな
わちステップ・デバッガに関する。

【０００６】ところで、パイプライン制御方式を採用し
たコンピュータにおいては、周知のように、ソースプロ
グラムの複数の行にそれぞれ対応する複数の機械語命令
の各々は、複数の所定の位相で連続して並列的に実行さ
れるが、ソースプログラムにより定まる機械語命令の並
び方によっては命令実行の待ち状態が発生することがあ
る。この待ち状態を回避するべく、異なるソース行対応
の機械語命令間でその並び方を予め変更してプログラム
実行時間を短縮する技法がオブジェクト最適化と称せら
れる。

【０００７】オブジェクト最適化処理前のプログラム例
の一部を示す図５を参照すると、本プログラム例は、メ
モリアドレスａの内容とメモリアドレスｂの内容を加算
してメモリアドレスｃに格納するというソース行番号５
１が“１”のソース行５２（以下ソース行１と記す）
と、メモリアドレスｅの内容に即値“１”を加算してメ
モリアドレスｄに格納するというソース行番号５１が
“２”のソース行５２（ソース行２）から成る。

【０００８】ソース行１の演算代入文ｃ＝ａ＋ｂは、図
の機械語命令番号の欄５３に番号１，２および３で示さ
れるとおり、３つの機械語命令に翻訳される。機械語命
令番号“１”の第１の機械語命令（以下機械語命令１と
記す。“２”，“３”についても同じ。）は、メモリア
ドレスａの内容を読み出してレジスタ１に転送し、機械
語命令２はレジスタ１の内容にメモリアドレスｂの内容
を加算してレジスタ１に保持し、機械語命令３はレジス
タ１の内容をメモリアドレスｃに転送するものである。

【０００９】同様に、ソース行２の演算代入文ｄ＝ｅ＋
１も３つの機械語命令に翻訳される。機械語命令４はメ
モリアドレスｅの内容を読み出してレジスタ２に転送
し、機械語命令５はレジスタ２の内容に即値“１”を加
算してレジスタ２に保持し、機械語命令６はレジスタ２
の内容をメモリアドレスｄに転送するものである。

【００１０】いま、機械語命令の語長を２メモリアドレ
ス文のビット数と等しく選んであるので、機械語命令
１，２，３，…および６のメモリアドレスは欄５４に図
示されるとおり、それぞれ０，２，４，…および１０に
なる。

【００１１】一方、パイプライン処理方式を採用したコ
ンピュータにおいては、機械語命令１，２，３，…は、
図６に示すとおり、互いにずれたタイミングで連続して
並列的に実行処理される。図６は４段パイプライン処理
の例を示し、機械語命令１，２，３，…の各々につい
て、１クロックサイクルごとに、機械語命令語の読み込
み、必要なメモリ内容の読み込み、命令の実行及び実行
結果の書き出しが順次連続して行われる。

【００１２】図５のプログラムは、機械語命令の実行が
待ち状態に陥る一例を示し、機械語命令１によるレジス
タ１への「書き出し」終了後でなければ、機械語命令２
における「実行」ができない。従って、図５のプログラ
ム例においては、機械語命令２以下は１クロックサイク
ル分だけ遅延することになる。

【００１３】この処理の遅れは、機械語命令の並び変え
を行うことにより回避することが可能である。図５のプ
ログラム例においては、機械語命令４は機械語命令１，
２及び３とは無関係な命令であるので、機械語命令１と
機械語命令２の間に移動すれば、機械語命令２が機械語
命令１の「実行」を待つ間に機械語命令４の「実行」を
することになり、命令実行性能の向上を図ることができ
る。図７は、図５のプログラム例に対するオブジェクト
最適処理後のプログラムを示す。

【００１４】さて、従来のシンボリック・ステップ・デ
バッガは、デバッグ情報として、ソースプログラムのソ
ース行ごとに、その行番号と、このソース行の翻訳結果
である機械語命令列の先頭メモリアドレスとを格納した
行番号・アドレス情報テーブルを使用している。

【００１５】図５のプログラム例に対する、このような
行番号・アドレス情報テーブル８０を示す図８におい
て、シンボリック・ステップ・デバッガは、欄５１に記
載のソース行番号１（ソース行１と表示、以下同じ）の
デバッグを行うとき、ソース行１の行番号“１”と先頭
メモリアドレス“０”、並びにソース行２の行番号
“２”と先頭メモリアドレス“６”を読み込む。そし
て、先ず機械語命令１を実行後に、停止メモリアドレス
は“２”となるが、この停止メモリアドレスはソース行
２の先頭メモリアドレス“６”より小さいので、次にメ
モリアドレス“２”の機械語命令が実行される。

【００１６】以下、同様にして停止メモリアドレスが
“６”となる迄、機械語命令が実行される。停止メモリ
アドレスが“６”となれば、オブジェクト最適化がされ
ていない図５の場合ソース行１を完全に実行したことに
なるのに対して、オブジェクト最適化がされている図７
の場合は、ソース行１の機械語命令列のうち機械語命令
３の実行が未達である。すなわち、それだけ処理に遅れ
を生ずる。

【００１７】

【発明が解決しようとする課題】上述した従来のシンボ
リック・ステップ・デバッガでは、デバッグ情報には先
頭メモリアドレスしか含んでいないため、ソース行の末
尾メモリアドレスは次のソース行の先頭メモリアドレス
と同一のメモリアドレスであるとの前提のもとに、ソー
ス行レベルでのステップ実行の終了を判断している。し
かしオブジェクト最適化がされたプログラムにおいて
は、機械語命令の実行順序が２つのソース行にわたるの
で、この前提は不実なものとなり、ソース行レベルでの
ステップ実行の終了を正しく判断することができないこ
とになる。このため、従来は、オブジェクト最適化を行
わないプログラムプログラムのソースレベルでのステッ
プ・デバッグと、オブジェクト最適化を行ったプログラ
ムのオブジェクトレベルでのステップ・デバッグとのい
ずれか、又は両方を行っていた。しかし、前者によると
運用時におけるのと異なるプログラムをデバッグするこ
とになり、また後者によるとデバッグ作業に多くの時間
がとられ、効率的デバッグ作業が行えないという問題点
がある。

【００１８】本発明の目的はパイプライン制御方式を採
用したコンピュータ用の最適化処理後のプログラムのデ
バッグを可能にするシンボリック・ステップ・デバッガ
を提供することにある。

【００１９】

【課題を解決するための手段】本発明のシンボリック・
ステップ・デバッガは、ソースプログラムの一行ごとに
ソース行番号とこのソース行の翻訳結果である機械語命
令列のメモリアドレス範囲を格納したテーブルを用意し
ておき、これをデバッグ情報として使用する。機械語命
令列は、指示に従ってオブジェクト最適化が実行された
結果のものであってもよい。ステップ・デバッグ実行時
には、当該ソース行と次のソース行に対するデバッグ情
報を読み込み１機械語命令を実行するごとに、次の機械
語命令アドレスが上述のメモリアドレス範囲内に留って
いるか否かをチェックしながら進行し、否となれば当該
ソース行のデバッグが終了する。

【００２０】

【実施例】本発明の一実施例を示す図１を参照すると、
本実施例は、ソースファイル１から入力したソースプロ
グラムを解析する解析手段２１，この解析結果を機械語
命令列情報に変換する翻訳手段２２，機械語命令の移動
を伴うオブジェクト最適化を行う最適化手段２３及び行
番号・アドレス範囲情報テーブル出力手段２４を含む言
語処理部２と、言語処理部２が出力する機械語命令列フ
ァイル３１を入力する機械語命令列ファイル入力手段４
１，行番号・アドレス範囲情報テーブル出力手段２４か
らの行番号・アドレス範囲情報テーブル３２の供給を受
ける行番号・アドレス範囲情報テーブル入力手段４２及
び最適化された機械語命令列に対してソースレベルのス
テップ実行を行うソースレベルステップ実行手段４３を
含むデバッグ処理部４とで構成される。

【００２１】図２は行番号・アドレス範囲情報テーブル
３２の一例を示す説明図であり、各エントリは欄３２ａ
へのソース行番号１，２，３，…、欄３２ｂへの先頭ア
ドレス０，２，１２，…、および欄３２ｃへの末尾アド
レス７，１１，１４，…から成る。図中における先頭ア
ドレスと末尾アドレス内容は図７に示したオブジェクト
最適化処理後の機械語命令に対応し、図８に示した行番
号・アドレス情報テーブル８０とを比較すると、末尾ア
ドレス欄３２ｃが追加されており、また先頭アドレス欄
３２ｂの値も異なっていることがわかる。

【００２２】次に、本実施例の動作を言語処理とデバッ
グ処理とに分け、それぞれ図３と図４のフローチャート
を参照して説明する。

【００２３】先ず、言語処理部２の解釈手段２１はソー
スプログラム１を読み込み、その解析を行う（ステップ
Ｓ１）。翻訳手段２２はソースファイル１の情報を機械
語命令列に翻訳する（ステップＳ２）。最適化手段２３
は、言語処理プログラムの使用者がオブジェクト最適化
処理指定をしたか否かの判定を行う（ステップＳ３）。
この指定は、具体的には例えばジョブ制御言語カードの
入力によって可能である。

【００２４】ステップＳ３における判定の結果、オブジ
ェクト最適化処理指定が行われていると判明した場合に
は、最適化手段２３は機械語命令を移動して最適化処理
を行う（ステップＳ４）。図５に示したプログラム例で
は、機械語命令２において、前述のとおり、機械語命令
の実行待ち状態が存在するので図７に示すように機械語
命令４を機械語命令１と機械語命令２の間に移動してい
る。

【００２５】最適化処理を行うが否かに拘わらず、行番
号・アドレス範囲情報テーブル出力手段２４は図２に示
した行番号・アドレス範囲情報テーブル３２を出力する
（ステップＳ５）。最適化処理が行われなかった場合に
は、行番号・アドレス範囲情報テーブル３２における先
頭アドレスの内容は行番号・アドレス情報テーブル８０
（図８）における欄８２の先頭アドレス内容と変わるこ
とがなく、末尾アドレスの内容は、欄８１記載のソース
行番号に対する欄８２の先頭アドレスの内容より１つ小
さい値となる。

【００２６】一方、最適化処理が行われた場合には、図
２に示すように、ソース行１の翻訳結果である機械語命
令１，２及び３のメモリアドレス範囲は、機械語命令１
の先頭アドレスである０番地から機械語命令３の終了ア
ドレスである７番地までである。また、ソース行２の翻
訳結果である機械語命令４，５及び６のメモリアドレス
範囲は、機械語命令４の先頭アドレスである２番地から
機械語命令６の終了アドレスである１１番地までであ
る。最後に、翻訳手段２２は機械語命令列を機械語命令
列ファイル３に書き出す（ステップＳ６）。次に、デバ
ッグ処理部４の動作について説明する。

【００２７】デバッグ処理プログラムの使用者が、ソー
スレベルのステップ実行指示を行うと、デバッグ処理部
４の機械語命令列ファイル入力手段４１は機械語命令列
ファイル３、行番号・アドレス範囲情報テーブル入力手
段４２は行番号・アドレス範囲情報テーブル３２をそれ
ぞれメモリ（図示省略）に読み込む。この後、ソースレ
ベルステップ実行手段４３は、図４のフローチャートに
示すように、以下の処理を行う。 （１）デバッグ対象の機械語命令列の現在の停止アドレ
スと、行番号・アドレス範囲情報テーブル３２における
先頭アドレス３２ｂを比較して同じ場合か又は次のソー
ス行の先頭アドレス３２ｂより少ない場合は、そのソー
ス行の行番号を求める（ステプＳ１１）。現在の停止ア
ドレスが０番地の場合、ソース行１の先頭アドレス０番
地と同じであるから求めるソース行番号は“１”とな
る。

【００２８】（２）求めたソース行の先頭アドレスｘと
末尾アドレスｙを求める（ステップＳ１２）。ソース行
１に対してはｘ＝０，ｙ＝７である。

【００２９】（３）１つの機械語命令を実行する（ステ
ップＳ１３）。

【００３０】（４）プログラムの停止アドレスが（２）
で求めた先頭アドレスｘと末尾アドレスｙの間に留まっ
ていれば（３）に戻り機械語命令のステップ実行を繰り
返す（ステップＳ１４，Ｓ１３）。停止アドレスが先頭
アドレスｘと末尾アドレスｙとで定まる範囲外になった
場合は、ソースレベルのステップ実行が終了したので、
当該ソース行についての機械語命令のステップ実行を終
了する（ステップＳ１４）。図７に示したプログラム例
では、ソース行１の末尾アドレスは７番地であるので、
停止アドレスが８番地になるとソース行１のステップ実
行が終了することになる。

【００３１】（５）ソースレベルのステップ実行が終了
すると、現在のプログラムの停止アドレスと、行番号・
アドレス範囲情報テーブル３２の欄３２ｂの先頭アドレ
スを比較し、同じ場合か又は次のソース行の先頭アドレ
スより少ない場合の欄３２ａのソース行番号を求める
（Ｓ１５）。停止アドレスが８番地である場合、図２か
ら明らかなように、ソース行３の先頭アドレスである１
２番地以内であるため、求めるソース行番号は第２行と
なる。

【００３２】（６）（５）で求めたソース行番号をデバ
ッグ実行者に対して通知するためコンソール等の表示装
置に停止ソース行番号を表示する（ステップＳ１６）。

【００３３】本実施例においては、ソース行の末尾アド
レスを図２に示したように絶対値で表わしているが、先
頭アドレスに対する相対値で表わすようにした実施例も
容易に実現できる。

【発明の効果】上述のとおり、本発明によると、パイプ
ライン制御方式のコンピュータにおいてオブジェクト最
適化処理を行なった場合においてもソース行に対する機
械語命令のメモリアドレス範囲を正確に表示する行番号
・アドレス範囲情報テーブルを使用するため、ソースレ
ベルのデバッグ実行が可能になる。

【図面の簡単な説明】

【図１】本発明の一実施例の要部を示すブロック構成図
である。

【図２】本発明のシンボリック・ステップ・デバッガに
おける行番号・アドレス範囲情報テーブル例を示す説明
図である。

【図３】本発明のシンボリック・ステップ・デバッガに
おける言語処理部の処理手順を示すフローチャートであ
る。

【図４】本発明のシンボリック・ステップ・デバッガに
おけるデバッグ処理部の処理手順を示すフローチャート
である。

【図５】最適化処理前のプログラム例の一部を示す説明
図である。

【図６】図１に示したプログラムのパイプライン処理例
を示す説明図である。

【図７】図１に示したプログラム例に最適化処理を施し
た後のプログラムを示す説明図である。

【図８】従来のシンボリック・ステップ・デバッガにお
ける行番号・アドレス情報テーブル例を示す説明図であ
る。

【符号の説明】

１ ソースファイル ２ 言語処理部 ２１ 解析手段 ２２ 翻訳手段 ２３ 最適化手段 ２４ 行番号・アドレス範囲情報テーブル出力手段 ３１ 機械語命令列ファイル ３２ 行番号・アドレス範囲情報テーブル ３２ａ ソース行番号 ３２ｂ 先頭アドレス ３２ｃ 末尾アドレス ４ デバッグ処理部 ４１ 機械語命令列ファイル入力手段 ４２ 行番号・アドレス範囲情報テーブル入力手段 ４３ ソースレベルステップ実行手段 ５１ ソース行番号 ５２ ソース行 ５３ 機械語命令番号 ５４ メモリアドレス ５５ 機械語命令 ８０ 行番号・アドレス情報テーブル ８１ ソース行番号 ８２ 先頭アドレス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 パイプライン制御方式を採用したコンピ
   ュータ用のソースプログラムを行単位にデバッグするシ
   ンボリック・ステップ・デバッガにおいて、 前記ソースプログラムを構成する機械語命令の実行順序
   を実行待ち時間が最小になるように最適化する最適化手
   段と、 前記最適化の結果により、前記ソースプログラムのソー
   ス行ごとに、当該行番号及び当該ソース行に対する機械
   語命令後のメモリアドレス範囲を表示した行番号・アド
   レス範囲情報テーブルを作成する行番号・アドレス範囲
   情報テーブル出力手段と、 機械語命令実行の停止メモリアドレスが前記メモリアド
   レス範囲にあるか否かをチェックしながら前記機械語命
   令を実行し、前記否の場合に当該ソース行のデバッグ終
   了と判断するソースレベルステップ実行手段とを有する
   ことを特徴とするシンボリック・ステップ・デバッガ。
2. 【請求項２】 前記メモリアドレス範囲を当該ソース行
   に対する機械語命令後の先頭メモリアドレスと末尾メモ
   リアドレスの絶対値とで表わしたことを特徴とする請求
   項１記載のシンボリック・ステップ・デバッガ。
3. 【請求項３】 前記メモリアドレス範囲を当該ソース行
   に対する機械語命令後の先頭メモリアドレスと、該先頭
   メモリアドレスから末尾アドレスまでの差分情報とで表
   わしたことを特徴とする請求項１記載のシンボリック・
   ステップ・デバッガ。