JPH0522452B2 - - Google Patents
Info
- Publication number
- JPH0522452B2 JPH0522452B2 JP59137966A JP13796684A JPH0522452B2 JP H0522452 B2 JPH0522452 B2 JP H0522452B2 JP 59137966 A JP59137966 A JP 59137966A JP 13796684 A JP13796684 A JP 13796684A JP H0522452 B2 JPH0522452 B2 JP H0522452B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- overcurrent
- current
- overcurrent protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000009467 reduction Effects 0.000 description 9
- 230000010354 integration Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は過電流保護回路、特に変換機における
各加入者への給電系統に組み込んで好適な過電流
保護回路に関する。
各加入者への給電系統に組み込んで好適な過電流
保護回路に関する。
過電流保護回路は、ある回路の定格電流を大幅
に超えるような負荷電流が流れたとき、当該回路
を過大な電流から保護する役割を果す。その最も
代表的なものはヒユーズである。ヒユーズは短絡
障害時に発生する大電流によつて溶断し、当該回
路を保護する。ヒユーズの他にも又種々の過電流
保護回路が提案され実用にも供されている。
に超えるような負荷電流が流れたとき、当該回路
を過大な電流から保護する役割を果す。その最も
代表的なものはヒユーズである。ヒユーズは短絡
障害時に発生する大電流によつて溶断し、当該回
路を保護する。ヒユーズの他にも又種々の過電流
保護回路が提案され実用にも供されている。
過電流保護の形式としては前記のヒユーズの如
き溶断素子を用いるものと、半導体素子を用いる
ものとがある。半導体素子を用いるものは、トラ
ンジスタ等によつて構成され、電流制限形のもの
と、電流しや断形のものが知られている。
き溶断素子を用いるものと、半導体素子を用いる
ものとがある。半導体素子を用いるものは、トラ
ンジスタ等によつて構成され、電流制限形のもの
と、電流しや断形のものが知られている。
ヒユーズは周知の如く負荷電流が流れる通電路
に対し直列に挿入される。一方、トランジスタに
よる保護回路としては次のような回路が知られて
いる。第５図は電流制限形の過電流保護回路の一
例を示す回路図である。本図の過電流保護回路１
０は、加入者線路を含む交換機の給電系統を保護
するものとして、加入者回路パツケージ（第４図
の６４参照）内の一部に収容されて使用される。
なお、第５図中のT1，T2，T3およびT4はそれぞ
れ端子であり、該加入者回路パツケージを抜き差
しするコネクタの一部をなす。１１は加入者線路
の直流抵抗成分、１２は電話端末からなる負荷、
Viは入力電圧、V0は出力電圧である。この過電
流保護回路１０は図示するように、トランジスタ
Ｑ、ダイオードＤ、抵抗Ｒからなる構成を有し、
所定の負荷電流値を超えたときはこれを一定の値
に制限する。第６図は第５図における負荷電流I0
と出力電圧V0の関係を示すグラフである。本グ
ラフに示すとおり、短絡等によつてI0が所定の負
荷電流値I0Mを超えると、その後は一定の値I0Sに
制限される。
に対し直列に挿入される。一方、トランジスタに
よる保護回路としては次のような回路が知られて
いる。第５図は電流制限形の過電流保護回路の一
例を示す回路図である。本図の過電流保護回路１
０は、加入者線路を含む交換機の給電系統を保護
するものとして、加入者回路パツケージ（第４図
の６４参照）内の一部に収容されて使用される。
なお、第５図中のT1，T2，T3およびT4はそれぞ
れ端子であり、該加入者回路パツケージを抜き差
しするコネクタの一部をなす。１１は加入者線路
の直流抵抗成分、１２は電話端末からなる負荷、
Viは入力電圧、V0は出力電圧である。この過電
流保護回路１０は図示するように、トランジスタ
Ｑ、ダイオードＤ、抵抗Ｒからなる構成を有し、
所定の負荷電流値を超えたときはこれを一定の値
に制限する。第６図は第５図における負荷電流I0
と出力電圧V0の関係を示すグラフである。本グ
ラフに示すとおり、短絡等によつてI0が所定の負
荷電流値I0Mを超えると、その後は一定の値I0Sに
制限される。
第７図は電流制限形の過電流保護回路の他の一
例を示す回路図であり、いわゆるホールドバツク
形と呼ばれる。この過電流保護回路２０は、図示
するように２つのトランジスタＱと抵抗Ｒからな
り、所定の負荷電流値を超えたときは、該負荷電
流を減少させる機能を有する。第８図は第７図に
おける負荷電流I0と出力電圧V0の関係を示すグラ
フであり、本グラフに示すとおり、短絡等によつ
てI0が所定の負荷電流値I0Mを超えると、その後
は、I0Mより小さい一定の値I0Sに引き戻される。
例を示す回路図であり、いわゆるホールドバツク
形と呼ばれる。この過電流保護回路２０は、図示
するように２つのトランジスタＱと抵抗Ｒからな
り、所定の負荷電流値を超えたときは、該負荷電
流を減少させる機能を有する。第８図は第７図に
おける負荷電流I0と出力電圧V0の関係を示すグラ
フであり、本グラフに示すとおり、短絡等によつ
てI0が所定の負荷電流値I0Mを超えると、その後
は、I0Mより小さい一定の値I0Sに引き戻される。
第９図は電流しや断形の過電流保護回路の一例
を示す回路図である。この過電流保護回路３０
は、図示するようにトランジスタＱ、サイリスタ
Ｓ、ダイオードＤ、抵抗Ｒならびにリセツトスイ
ツチRSTからなり、短絡等の過電流によつてサ
イリスタＳがターンオンするとトランジスタＱは
カツトオフし続け負荷電流をしや断する。復旧に
際しては、リセツトスイツチRSTをオンにすれ
ば、サイリスタＳはターンオフし、トランジスタ
Ｑは再びオンとなる。
を示す回路図である。この過電流保護回路３０
は、図示するようにトランジスタＱ、サイリスタ
Ｓ、ダイオードＤ、抵抗Ｒならびにリセツトスイ
ツチRSTからなり、短絡等の過電流によつてサ
イリスタＳがターンオンするとトランジスタＱは
カツトオフし続け負荷電流をしや断する。復旧に
際しては、リセツトスイツチRSTをオンにすれ
ば、サイリスタＳはターンオフし、トランジスタ
Ｑは再びオンとなる。
まず第５図の過電流保護回路１０および第７図
の過電流保護回路２０についてみると、いずれ
も、負荷電流I0の通電路に直列に挿入されたトラ
ンジスタＱおよび抵抗Ｒによる挿入電力損が最大
の問題点である。これは給電効率を低下させるも
のであり好ましくない。例えば、そのトランジス
タＱのコレクタ−エミツタ間電圧VCEを0.2V、ベ
ース−エミツタ間電圧VBEを0.6V、負荷電流I0を
100ｍＡとし、前記通電路に直列に挿入された抵
抗Ｒの両端に生ずる過電流検出時の電圧を0.8V
とすると、上記挿入電力損は160（＝1.6V×100ｍ
Ａ）ｍＷとなる。又、ここで加入者線路の直流抵
抗成分１１を0.28Ω／ｍとすれば、 1.6V／0.1A×0.28Ω／ｍ＝57ｍ だけ、過電流保護回路１０，２０の挿入により、
加入者線路長をみかけ上短くしたのに等しい。一
般に小形構内交換機PBXの最大加入者線路長が
約500ｍなので、57ｍの短縮はかなりの損失とな
る。そしてさらに、負荷短絡状態での発熱も大き
く、過電流保護回路の小形化、低コスト化に支障
となる。又、第９図の過電流保護回路３０におい
ても上記の挿入電力損を避けることができない。
さらに又、上記ヒユーズを用いる過電流保護回路
にあつては、溶断毎に新品と交換しなければなら
ないこと、新品を常にストツクしなければならな
いこと、その溶断が外部から見えるようにしなけ
ればならないこと、新品との交換が容易なレイア
ウトを考慮しなければならないこと、さらに、こ
れら従来の過電流保護回路１０，２０，３０には
スパーク低減機能がないために、給電系統による
給電が行われている最中に、上記の加入者回路パ
ツケージを通電路中に挿入（プラグイン）する
と、上記コネクタ内の端子T1〜T4でスパークが
発生し（理由は後述）、ノイズによる誤動作やこ
れら端子の焼損を引き起こす等の問題がある。
の過電流保護回路２０についてみると、いずれ
も、負荷電流I0の通電路に直列に挿入されたトラ
ンジスタＱおよび抵抗Ｒによる挿入電力損が最大
の問題点である。これは給電効率を低下させるも
のであり好ましくない。例えば、そのトランジス
タＱのコレクタ−エミツタ間電圧VCEを0.2V、ベ
ース−エミツタ間電圧VBEを0.6V、負荷電流I0を
100ｍＡとし、前記通電路に直列に挿入された抵
抗Ｒの両端に生ずる過電流検出時の電圧を0.8V
とすると、上記挿入電力損は160（＝1.6V×100ｍ
Ａ）ｍＷとなる。又、ここで加入者線路の直流抵
抗成分１１を0.28Ω／ｍとすれば、 1.6V／0.1A×0.28Ω／ｍ＝57ｍ だけ、過電流保護回路１０，２０の挿入により、
加入者線路長をみかけ上短くしたのに等しい。一
般に小形構内交換機PBXの最大加入者線路長が
約500ｍなので、57ｍの短縮はかなりの損失とな
る。そしてさらに、負荷短絡状態での発熱も大き
く、過電流保護回路の小形化、低コスト化に支障
となる。又、第９図の過電流保護回路３０におい
ても上記の挿入電力損を避けることができない。
さらに又、上記ヒユーズを用いる過電流保護回路
にあつては、溶断毎に新品と交換しなければなら
ないこと、新品を常にストツクしなければならな
いこと、その溶断が外部から見えるようにしなけ
ればならないこと、新品との交換が容易なレイア
ウトを考慮しなければならないこと、さらに、こ
れら従来の過電流保護回路１０，２０，３０には
スパーク低減機能がないために、給電系統による
給電が行われている最中に、上記の加入者回路パ
ツケージを通電路中に挿入（プラグイン）する
と、上記コネクタ内の端子T1〜T4でスパークが
発生し（理由は後述）、ノイズによる誤動作やこ
れら端子の焼損を引き起こす等の問題がある。
上記の諸問題点は従来の過電流保護回路に本来
的なものである。
的なものである。
本発明は上記諸問題点を解消した過電流保護回
路を提供するもので、その手段は、負荷電流の開
閉を行う第１トランジスタと、該第１トランジス
タのコレクタ−エミツタ電圧を積分する第１積分
回路と、該第１積分回路の出力電圧によつてオン
オフ制御され、オン時に該第１トランジスタへの
ベース電流をバイパスさせる第２トランジスタと
から構成される過電流制限部と、前記第１トラン
ジスタを緩慢に動作させるための第２積分回路か
らなるスパーク低減部とによつて構成される。
路を提供するもので、その手段は、負荷電流の開
閉を行う第１トランジスタと、該第１トランジス
タのコレクタ−エミツタ電圧を積分する第１積分
回路と、該第１積分回路の出力電圧によつてオン
オフ制御され、オン時に該第１トランジスタへの
ベース電流をバイパスさせる第２トランジスタと
から構成される過電流制限部と、前記第１トラン
ジスタを緩慢に動作させるための第２積分回路か
らなるスパーク低減部とによつて構成される。
過電流が前記第１トランジスタに通電される
と、エミツタ接地の該第１トランジスタは活性領
域で動作し、そのコレクタ−エミツタ間電圧VCE
が増大する。このVCEの増大を受けて前記第２ト
ランジスタがオンすると、該第１トランジスタへ
流れていたベース電流が断となり、該第１トラン
ジスタはターンオフしてその過電流をしや断す
る。この場合、該第２トランジスタのターンオン
は前記第１積分回路によつてある遅延を持つて行
われ、瞬時的な過電流には応答しない。かくして
前記過電流制限部が形成される。
と、エミツタ接地の該第１トランジスタは活性領
域で動作し、そのコレクタ−エミツタ間電圧VCE
が増大する。このVCEの増大を受けて前記第２ト
ランジスタがオンすると、該第１トランジスタへ
流れていたベース電流が断となり、該第１トラン
ジスタはターンオフしてその過電流をしや断す
る。この場合、該第２トランジスタのターンオン
は前記第１積分回路によつてある遅延を持つて行
われ、瞬時的な過電流には応答しない。かくして
前記過電流制限部が形成される。
さらに、前記スパーク低減部は次の役割を果
す。前述のように、給電系統を過電流から保護す
るための過電流保護回路は加入者回路パツケージ
内に収容されるが、この加入者回路パツケージの
コネクタ（端子T1〜T4を有する）を通電路にプ
ラグインする際、これらの端子に有害なスパーク
を生ずる。このスパークを発生させないようにす
るのがスパーク低減部であり、該プラグインの直
後から、前記第１積分回路の遅延時間よりも短い
時間の間、前記第１トランジスタをオフにしてお
き、その後第１トランジスタをターンオンさせ
る。
す。前述のように、給電系統を過電流から保護す
るための過電流保護回路は加入者回路パツケージ
内に収容されるが、この加入者回路パツケージの
コネクタ（端子T1〜T4を有する）を通電路にプ
ラグインする際、これらの端子に有害なスパーク
を生ずる。このスパークを発生させないようにす
るのがスパーク低減部であり、該プラグインの直
後から、前記第１積分回路の遅延時間よりも短い
時間の間、前記第１トランジスタをオフにしてお
き、その後第１トランジスタをターンオンさせ
る。
以下、図面を参照して本発明の実施例を説明す
る。
る。
第１図は本発明に基づく過電流保護回路の実施
例を示す回路図である。本図において、加入者線
路の直流抵抗成分１１、負荷（電話端末の等価回
路で示す）１２については既に説明したとおりで
ある。本発明の過電流保護回路４０は、前述した
過電流制限部とスパーク低減部とからなる。まず
過電流制限部についてみると、これは負荷電流I0
の開閉を行う第１トランジスタQ1と、第１トラ
ンジスタQ1のコレクタ−エミツタ間電圧VCEを積
分するための、抵抗RBおよびコンデンサCBから
なる第１積分回路CR1と、第１積分回路CR1の出
力電圧をベースに受ける第２トランジスタQ2と
からなる。第２トランジスタQ2は、オンとなつ
たとき、抵抗RSを通して第１トランジスタQ1に
通電すべきベース電流IBをバイパスする機能を果
す。
例を示す回路図である。本図において、加入者線
路の直流抵抗成分１１、負荷（電話端末の等価回
路で示す）１２については既に説明したとおりで
ある。本発明の過電流保護回路４０は、前述した
過電流制限部とスパーク低減部とからなる。まず
過電流制限部についてみると、これは負荷電流I0
の開閉を行う第１トランジスタQ1と、第１トラ
ンジスタQ1のコレクタ−エミツタ間電圧VCEを積
分するための、抵抗RBおよびコンデンサCBから
なる第１積分回路CR1と、第１積分回路CR1の出
力電圧をベースに受ける第２トランジスタQ2と
からなる。第２トランジスタQ2は、オンとなつ
たとき、抵抗RSを通して第１トランジスタQ1に
通電すべきベース電流IBをバイパスする機能を果
す。
正常動作時において第１トランジスタQ1が十
分飽和領域で動作するようなベース電流IBが設定
されている。つまり、適当な抵抗RSを予め設定
しておく。この飽和領域での動作中、第１トラン
ジスタQ1のVCE(SAT)（コレクタ−エミツタ間の飽和
電圧）は0.数Ｖである。このように低いVCE(SAT)で
は、第２トランジスタQ2をターンオンするには
至らない。又、第１トランジスタQ1での電力損
も少ない。
分飽和領域で動作するようなベース電流IBが設定
されている。つまり、適当な抵抗RSを予め設定
しておく。この飽和領域での動作中、第１トラン
ジスタQ1のVCE(SAT)（コレクタ−エミツタ間の飽和
電圧）は0.数Ｖである。このように低いVCE(SAT)で
は、第２トランジスタQ2をターンオンするには
至らない。又、第１トランジスタQ1での電力損
も少ない。
ところが、例えば端子T1−T2より負荷１２側
のいずれかで短絡が生じたものとすると、通常の
負荷電流I0を大幅に超える過電流が流れる。この
ような過電流が第１トランジスタQ1に通電され
ると、第１トランジスタQ1は飽和領域から外れ
て活性領域で動作することになる。この活性領域
では、第１トランジスタQ1のVCEは、過電流の大
きさに比例して増大する。過電流がI1又はI2であ
るとすると（I1＜I2）、増大するVCEの増分はそれ
ぞれΔVCE1又はΔVCE2となる（ΔVCE1＜ΔVCE2）。
そうすると、VCE(SAT)＋ΔVCE1（又はΔVCE2）のレ
ベルが第２トランジスタQ2のベース−エミツタ
間電圧VBE(Q2)を超え、該第２トランジスタQ2をオ
フからオンに切替える。第２トランジスタQ2が
わずかにオンに転ずると、第１トランジスタQ1
へ通電されていたベース電流IBは、一部が第２ト
ランジスタQ2へバイパスされる。かくしてQ1へ
のIBはわずかに減少する。このIBのわずかな減少
は再び、Q1のVCEの増大を招く。これによつてQ2
は益々深くターンオンする。一方、Q1へのIBは
益々減少する。すると、Q1のVCEは益々増大し、
Q2が完全にオン状態に入り、究極、Q1へのIBの
供給はしや断される。ここに過電流は十分に制限
され、零に至る。このようにQ1のオフとQ2のオ
ンとが正帰還で制御されるので誤りなく過電流を
しや断することができる。この場合、Q2のオフ
からオンおよびQ1のオンからオフは極めて短時
間のうちに完了するため、第１トランジスタQ1
が活性領域にある時間は非常に短い。このこと
は、第１トランジスタQ1には過大な電流（ただ
しQ1の電流増幅率β×ベース電流IB以下）が流れ
るが、その時間が非常に短いため第１トランジス
タQ1の耐熱特性が厳しく要求されないことを意
味し、該トランジスタQ1として高価なトランジ
スタを要しない。又、第２トランジスタQ2が一
旦オンとなると（第１トランジスタQ1はオフ）
その状態を保持し続け、自らはその状態を反転す
ることはできない。すなわち、一旦過電流が流れ
ると、外部から強制的に制御しない限り、Q1は
オフ（しや断領域）、Q2はオン（飽和領域）の状
態を保持し続けるため、短絡障害中における発熱
も極めて少なく、小形、経済化に有効である。な
お、この場合、例えば短絡障害をおこしている負
荷１２を取り去り、第２トランジスタQ2のベー
ス電流経路を断つてやるとQ1，Q2は自動的に初
期状態に戻る。従つて、再び正常な負荷１２を接
続すればQ1，Q2は給電を開始し、前述の様な過
電流保護の動作を行う。
のいずれかで短絡が生じたものとすると、通常の
負荷電流I0を大幅に超える過電流が流れる。この
ような過電流が第１トランジスタQ1に通電され
ると、第１トランジスタQ1は飽和領域から外れ
て活性領域で動作することになる。この活性領域
では、第１トランジスタQ1のVCEは、過電流の大
きさに比例して増大する。過電流がI1又はI2であ
るとすると（I1＜I2）、増大するVCEの増分はそれ
ぞれΔVCE1又はΔVCE2となる（ΔVCE1＜ΔVCE2）。
そうすると、VCE(SAT)＋ΔVCE1（又はΔVCE2）のレ
ベルが第２トランジスタQ2のベース−エミツタ
間電圧VBE(Q2)を超え、該第２トランジスタQ2をオ
フからオンに切替える。第２トランジスタQ2が
わずかにオンに転ずると、第１トランジスタQ1
へ通電されていたベース電流IBは、一部が第２ト
ランジスタQ2へバイパスされる。かくしてQ1へ
のIBはわずかに減少する。このIBのわずかな減少
は再び、Q1のVCEの増大を招く。これによつてQ2
は益々深くターンオンする。一方、Q1へのIBは
益々減少する。すると、Q1のVCEは益々増大し、
Q2が完全にオン状態に入り、究極、Q1へのIBの
供給はしや断される。ここに過電流は十分に制限
され、零に至る。このようにQ1のオフとQ2のオ
ンとが正帰還で制御されるので誤りなく過電流を
しや断することができる。この場合、Q2のオフ
からオンおよびQ1のオンからオフは極めて短時
間のうちに完了するため、第１トランジスタQ1
が活性領域にある時間は非常に短い。このこと
は、第１トランジスタQ1には過大な電流（ただ
しQ1の電流増幅率β×ベース電流IB以下）が流れ
るが、その時間が非常に短いため第１トランジス
タQ1の耐熱特性が厳しく要求されないことを意
味し、該トランジスタQ1として高価なトランジ
スタを要しない。又、第２トランジスタQ2が一
旦オンとなると（第１トランジスタQ1はオフ）
その状態を保持し続け、自らはその状態を反転す
ることはできない。すなわち、一旦過電流が流れ
ると、外部から強制的に制御しない限り、Q1は
オフ（しや断領域）、Q2はオン（飽和領域）の状
態を保持し続けるため、短絡障害中における発熱
も極めて少なく、小形、経済化に有効である。な
お、この場合、例えば短絡障害をおこしている負
荷１２を取り去り、第２トランジスタQ2のベー
ス電流経路を断つてやるとQ1，Q2は自動的に初
期状態に戻る。従つて、再び正常な負荷１２を接
続すればQ1，Q2は給電を開始し、前述の様な過
電流保護の動作を行う。
上記過電流制限部における第１積分回路CR1に
ついて考察すると、これは、一般のヒユーズと近
似した特性を得るのに都合が良い。一般のヒユー
ズを用いた場合、瞬時的な過電流には応答しない
ことは良く知られている。つまり、所定のレベル
を超える過電流が一定時間以上通電されない限り
溶断しない。このような、ヒユーズに固有の特性
は給電系統における過電流保護には極めて都合が
良い。第１図において、端子T1，T2，T3および
T4で区分されるブロツク（第４図の４０に相当）
は交換機内において加入者回路パツケージの中の
一部をなす。そして負荷１２の増設に対応して、
新たな加入者回路パツケージは、これら端子T1
〜T4からなるコネクタにプラグインされる。こ
のようなプラグインの場合や、交換機の電源（−
24V）が投入された場合には、負荷１２内の等価
的なコンデンサその他の浮遊容量を充電するため
突入電流が流れる。この突入電流は通常の負荷電
流I0の数倍に及ぶが、故障による過電流とは異な
り瞬時的に流れるのみである。そこで、このよう
な瞬時的な突入電流には応答しないようにするた
めに、第１積分回路CR1を設ける。又、工事者
が、MDF（Main Distribution Frame）端子板
に、ドライバー等で誤つて触れたときも瞬時的な
過電流が流れるが、これにも応答することなく、
短絡故障等による持続性の過電流のみを選択的に
断とすることができるようにしたのがこの第１積
分回路CR1である。さらに、この第１積分回路の
CR1の時定数の選択の仕方によつて、第２トラン
ジスタQ2をオンとする時間を任意に設定できる。
ついて考察すると、これは、一般のヒユーズと近
似した特性を得るのに都合が良い。一般のヒユー
ズを用いた場合、瞬時的な過電流には応答しない
ことは良く知られている。つまり、所定のレベル
を超える過電流が一定時間以上通電されない限り
溶断しない。このような、ヒユーズに固有の特性
は給電系統における過電流保護には極めて都合が
良い。第１図において、端子T1，T2，T3および
T4で区分されるブロツク（第４図の４０に相当）
は交換機内において加入者回路パツケージの中の
一部をなす。そして負荷１２の増設に対応して、
新たな加入者回路パツケージは、これら端子T1
〜T4からなるコネクタにプラグインされる。こ
のようなプラグインの場合や、交換機の電源（−
24V）が投入された場合には、負荷１２内の等価
的なコンデンサその他の浮遊容量を充電するため
突入電流が流れる。この突入電流は通常の負荷電
流I0の数倍に及ぶが、故障による過電流とは異な
り瞬時的に流れるのみである。そこで、このよう
な瞬時的な突入電流には応答しないようにするた
めに、第１積分回路CR1を設ける。又、工事者
が、MDF（Main Distribution Frame）端子板
に、ドライバー等で誤つて触れたときも瞬時的な
過電流が流れるが、これにも応答することなく、
短絡故障等による持続性の過電流のみを選択的に
断とすることができるようにしたのがこの第１積
分回路CR1である。さらに、この第１積分回路の
CR1の時定数の選択の仕方によつて、第２トラン
ジスタQ2をオンとする時間を任意に設定できる。
第２図は、前述した過電流制限部の電圧−電流
特性を示すグラフである。前述した過電流制限部
の動作説明に現われる過電流I1，I2、コレクタ−
エミツタ間電圧VCEについてのVCE(SAT)、その増分
ΔVCE1，ΔVCE2、第２トランジスタQ2のベース−
エミツタ間電圧VBE(Q2)、第１トランジスタQ1のベ
ース電流IBの関係が一見して分る。なお、Ioは定
格電流である。
特性を示すグラフである。前述した過電流制限部
の動作説明に現われる過電流I1，I2、コレクタ−
エミツタ間電圧VCEについてのVCE(SAT)、その増分
ΔVCE1，ΔVCE2、第２トランジスタQ2のベース−
エミツタ間電圧VBE(Q2)、第１トランジスタQ1のベ
ース電流IBの関係が一見して分る。なお、Ioは定
格電流である。
又、過電流制限部の動作をさらに定性的に説明
すると次のようになる。この過電流制限部が過電
流を検出し且つこれをしや断することのできる負
荷側の合成抵抗（第１図の端子T1−T2より負荷
１２を見たときの合成抵抗）Rrは次の(1)式で定
まる。
すると次のようになる。この過電流制限部が過電
流を検出し且つこれをしや断することのできる負
荷側の合成抵抗（第１図の端子T1−T2より負荷
１２を見たときの合成抵抗）Rrは次の(1)式で定
まる。
Ｅ−VCE(SAT)−VBE(Q2)／β×IB＞Rr０(1)
ここに、VCE(SAT)、VBE(Q2)、IBの意味は既述のと
おりであり、Ｅは電源電圧（第１図の−24Vの絶
対値）、βは第１トランジスタQ1の直流電流増幅
率である。
おりであり、Ｅは電源電圧（第１図の−24Vの絶
対値）、βは第１トランジスタQ1の直流電流増幅
率である。
例えば短絡故障が発生したとすると、これに伴
い発生する過電流をしや断するまでの遅れ時間
Tpffは、大体次の(2)式から求められる。
い発生する過電流をしや断するまでの遅れ時間
Tpffは、大体次の(2)式から求められる。
TOFF≒−τ1n〔１−ΔVBE(Q2)／ΔVCE(Q1)〕（sec）(
2) ここに、時定数τ、ΔVCE(Q1)、ΔVBE(Q2)は、 τ＝RB×CB (3) ΔVCE(Q1)＝Ｅ−VCE(SAT) −（β×IB×Rr） (4) ΔVBE(Q2)＝ΔVBE(Q2) −VCE(SAT) (5) で表わされる。
2) ここに、時定数τ、ΔVCE(Q1)、ΔVBE(Q2)は、 τ＝RB×CB (3) ΔVCE(Q1)＝Ｅ−VCE(SAT) −（β×IB×Rr） (4) ΔVBE(Q2)＝ΔVBE(Q2) −VCE(SAT) (5) で表わされる。
上記の各式に具体的な数値を代入してみる。す
なわち、Ｅ＝24V、VCE(SAT)＝0.2V、VBE(Q2)＝
0.7V、β＝210、IB＝1.2ｍＡ、RB200kΩ、CB＝
10μFを代入する。
なわち、Ｅ＝24V、VCE(SAT)＝0.2V、VBE(Q2)＝
0.7V、β＝210、IB＝1.2ｍＡ、RB200kΩ、CB＝
10μFを代入する。
上記(1)式より、Rr（Ω）の範囲は、
91＞Rr＞０ (6)
上記(2)式より、遅れ時間Tpff（sec）は、
Tpff≒−（200×103×10×10-6）
×1n〔１−0.7−0.2／24−0.2−（210×1.2×10-3×R
r）〕 ＝−２×1n〔１−0.5／23.8−0.25Rr〕 (7) となる。
r）〕 ＝−２×1n〔１−0.5／23.8−0.25Rr〕 (7) となる。
第３図は本発明に基づく過電流保護回路のしや
断特性を示すグラフであり、横軸はTpffは示し対
数目盛で表示する。縦軸には合成抵抗Rrおよび
負荷電流I0をとる。なお、ISは、合成抵抗Rrを電
流値に換算した仮想の電流である。本グラフよ
り、過電流の大小によつてしや断するまでの時間
が短く又は長く変化することが分かり、しかもそ
の特性がヒユーズの場合によく似ていることが分
かる。なお、本グラフ中の曲線Tpffは、τ＝２秒
としたときの上記計算式より求めたカーブを示
し、一方、曲線τ１およびτ２はそれぞれτ＝１
秒およびτ＝２秒に設定したときの実測値をプロ
ツトしたカーブを示す。
断特性を示すグラフであり、横軸はTpffは示し対
数目盛で表示する。縦軸には合成抵抗Rrおよび
負荷電流I0をとる。なお、ISは、合成抵抗Rrを電
流値に換算した仮想の電流である。本グラフよ
り、過電流の大小によつてしや断するまでの時間
が短く又は長く変化することが分かり、しかもそ
の特性がヒユーズの場合によく似ていることが分
かる。なお、本グラフ中の曲線Tpffは、τ＝２秒
としたときの上記計算式より求めたカーブを示
し、一方、曲線τ１およびτ２はそれぞれτ＝１
秒およびτ＝２秒に設定したときの実測値をプロ
ツトしたカーブを示す。
次に第１図のスパーク低減部についてみると、
該スパーク低減部は、本図中コンデンサCSおよび
抵抗RSからなる第２積分回路CR2によつて構成さ
れる。既述のとおり、加入者回路パツケージはコ
ネクタを有し、新設に際しては、このコネクタ
（端子T1〜T4）にてプラグインされる。このとき
これら端子で発生するスパーク（図中矢印SPで
示す）が問題となる。なぜなら、このスパーク
SPは既に運転中の隣接加入者回路パツケージに
ノイズを与え、誤動作を引起すばかりでなく、端
子T1〜T4自体がスパークにより焼損を受けるか
らである。このようなスパークSPが発生するの
は、負荷１２内のコンデンサ、その他線路に付帯
する浮遊容量を充電するために過大な突入電流
が、これら端子T1〜T4に流れるからである。一
般に１つの加入者回路パツケージは複数、例えば
８加入者回路を一括して収納するから、これら加
入者回路に共用される端子T3〜T4で生ずるスパ
ークSPはかなり大である。
該スパーク低減部は、本図中コンデンサCSおよび
抵抗RSからなる第２積分回路CR2によつて構成さ
れる。既述のとおり、加入者回路パツケージはコ
ネクタを有し、新設に際しては、このコネクタ
（端子T1〜T4）にてプラグインされる。このとき
これら端子で発生するスパーク（図中矢印SPで
示す）が問題となる。なぜなら、このスパーク
SPは既に運転中の隣接加入者回路パツケージに
ノイズを与え、誤動作を引起すばかりでなく、端
子T1〜T4自体がスパークにより焼損を受けるか
らである。このようなスパークSPが発生するの
は、負荷１２内のコンデンサ、その他線路に付帯
する浮遊容量を充電するために過大な突入電流
が、これら端子T1〜T4に流れるからである。一
般に１つの加入者回路パツケージは複数、例えば
８加入者回路を一括して収納するから、これら加
入者回路に共用される端子T3〜T4で生ずるスパ
ークSPはかなり大である。
そこで前記のスパーク低減部を、第１図に示す
とおり、コンデンサCSと抵抗RSで構成し、当該
加入者回路パツケージをコネクタ（端子T1〜T4）
にてプラグインする際に、そのような突入電流を
瞬時的に流さないようにする。つまり、第１トラ
ンジスタQ1をプラグインの初期においてオフに
しておき、その後ターンオンするようにする。プ
ラグインが完了した後であれば、過大な突入電流
が流れてもスパークは生じないことに着目したも
のである。すなわち、第１トランジスタQ1への
ベース電流IBは、プラグインの直後においてQ1の
ベースに流入せず、コンデンサCSに吸収される。
そして抵抗RSとコンデンサCSで定まる時定数が
経過してから、Q1は初めてターンオンする。つ
まりQ1の緩慢な動作をCSとRSで実現する。
とおり、コンデンサCSと抵抗RSで構成し、当該
加入者回路パツケージをコネクタ（端子T1〜T4）
にてプラグインする際に、そのような突入電流を
瞬時的に流さないようにする。つまり、第１トラ
ンジスタQ1をプラグインの初期においてオフに
しておき、その後ターンオンするようにする。プ
ラグインが完了した後であれば、過大な突入電流
が流れてもスパークは生じないことに着目したも
のである。すなわち、第１トランジスタQ1への
ベース電流IBは、プラグインの直後においてQ1の
ベースに流入せず、コンデンサCSに吸収される。
そして抵抗RSとコンデンサCSで定まる時定数が
経過してから、Q1は初めてターンオンする。つ
まりQ1の緩慢な動作をCSとRSで実現する。
この場合、第１積分回路CR1の時定数τB（＝CB
×RB）と、第２積分回路CR2の前記時定数τS（＝
CS×RS）の設定に注意を要する。つまり、τSはτB
を超えてはならない。第１積分回路CR1の本来の
役割が失われてしまうからである。実用上は、τS
＝１／100τB位が望ましい。
×RB）と、第２積分回路CR2の前記時定数τS（＝
CS×RS）の設定に注意を要する。つまり、τSはτB
を超えてはならない。第１積分回路CR1の本来の
役割が失われてしまうからである。実用上は、τS
＝１／100τB位が望ましい。
第４図は本発明に基づく過電流保護回路の一適
用例を示す回路図であり、電話交換システムの一
部を示す。本図において、１２は先に述べた負荷
であり、電話端末である。図では、いわゆる多機
能電話機を示す。負荷１２につながるライン６１
は、既述の加入者線路の直流抵抗成分１１に相当
し、給電線であると共に又、制御線でもある。ラ
イン６２は音声信号の流れる通話線をなす。これ
らライン６１，６２の他端には交換機本体６３が
接続する。これは、加入者回路パツケージ６４と
通話路及び制御装置６５とからなる。本発明の過
電流保護回路４０は、加入者回路パツケージ６４
内の一部に収容される。なお第４図では、上記の
ようにライン６１を給電線および制御線として使
用しているため、その制御線信号を分離するため
のチヨークコイルCHが、端子T1，T2と過電流保
護回路４０との間に挿入される。もし、ライン６
１が給電線専用（第１図のように）であればその
ようなチヨークコイルは不要である。
用例を示す回路図であり、電話交換システムの一
部を示す。本図において、１２は先に述べた負荷
であり、電話端末である。図では、いわゆる多機
能電話機を示す。負荷１２につながるライン６１
は、既述の加入者線路の直流抵抗成分１１に相当
し、給電線であると共に又、制御線でもある。ラ
イン６２は音声信号の流れる通話線をなす。これ
らライン６１，６２の他端には交換機本体６３が
接続する。これは、加入者回路パツケージ６４と
通話路及び制御装置６５とからなる。本発明の過
電流保護回路４０は、加入者回路パツケージ６４
内の一部に収容される。なお第４図では、上記の
ようにライン６１を給電線および制御線として使
用しているため、その制御線信号を分離するため
のチヨークコイルCHが、端子T1，T2と過電流保
護回路４０との間に挿入される。もし、ライン６
１が給電線専用（第１図のように）であればその
ようなチヨークコイルは不要である。
負荷１２内のチヨークコイルCHとコンデンサ
CDは定域ろ波器を形成し、DC／DCコンバータ
（CONV）に直流の24Vを受けて、これを5Vに下
げる。この5VはCMOS・IC等で組まれる通話回
路、制御回路の電源となる。なお、図中のTrは
インピーダンス整合用のトランスである。
CDは定域ろ波器を形成し、DC／DCコンバータ
（CONV）に直流の24Vを受けて、これを5Vに下
げる。この5VはCMOS・IC等で組まれる通話回
路、制御回路の電源となる。なお、図中のTrは
インピーダンス整合用のトランスである。
以上詳細に説明したように、本発明によれば負
荷電流の通電路を開閉制御する第１トランジスタ
へのベース電流をバイパスして、第１トランジス
タを遮断する第２トランジスタの開閉制御を第１
積分回路の出力電圧によつて行うことができる。
荷電流の通電路を開閉制御する第１トランジスタ
へのベース電流をバイパスして、第１トランジス
タを遮断する第２トランジスタの開閉制御を第１
積分回路の出力電圧によつて行うことができる。
従つて、第２トランジスタは第１積分回路の時
定数で決まる遅延時間を持つて開閉制御を行うこ
とになり、負荷電流の過渡的な変化に対しても誤
動作せず、ヒユーズの長所を備えている。また、
第１トランジスタ、第２トランジスタは一旦過電
流が流れると、それぞれオフ、オンの状態を保持
しつづけるため、この面でもヒユーズの長所を備
えている。
定数で決まる遅延時間を持つて開閉制御を行うこ
とになり、負荷電流の過渡的な変化に対しても誤
動作せず、ヒユーズの長所を備えている。また、
第１トランジスタ、第２トランジスタは一旦過電
流が流れると、それぞれオフ、オンの状態を保持
しつづけるため、この面でもヒユーズの長所を備
えている。
さらにこの第１積分回路のRB，CBの値を選択
することによつて負荷電流の通電路の遮断時間を
任意に設定できる。又、過渡電流や過電流を制限
している間は第１トランジスタは活性領域にあつ
てコレクタ損失も多くなるが、その継続時間は第
１積分回路の時定数で定められた時間を超えるこ
とはないので極めて発熱の少ない保護回路が可能
で高密度実装（小形化）が可能となる。又、一般
的なトランジスタの特性として前記のような単発
的な最大許容コレクタ損失は連続時のそれに比べ
て10倍以上許容されることからコレクタ損失の小
さいトランジスタを用いることができ、経済的で
ある。
することによつて負荷電流の通電路の遮断時間を
任意に設定できる。又、過渡電流や過電流を制限
している間は第１トランジスタは活性領域にあつ
てコレクタ損失も多くなるが、その継続時間は第
１積分回路の時定数で定められた時間を超えるこ
とはないので極めて発熱の少ない保護回路が可能
で高密度実装（小形化）が可能となる。又、一般
的なトランジスタの特性として前記のような単発
的な最大許容コレクタ損失は連続時のそれに比べ
て10倍以上許容されることからコレクタ損失の小
さいトランジスタを用いることができ、経済的で
ある。
さらに、第１トランジスタは、コンデンサCSと
抵抗RSからなる第２積分回路CR2によつて緩慢な
動作をするため、通電中に加入者回路パツケージ
を挿入してもコネクタ（端子T1〜T4）でスパー
クを生じることはなく、従つて、コネクタの焼損
や隣接パツケージへの誘導雑音による擾乱の恐れ
がなく、パツケージの増設等の保守作業が容易に
実施出来る。
抵抗RSからなる第２積分回路CR2によつて緩慢な
動作をするため、通電中に加入者回路パツケージ
を挿入してもコネクタ（端子T1〜T4）でスパー
クを生じることはなく、従つて、コネクタの焼損
や隣接パツケージへの誘導雑音による擾乱の恐れ
がなく、パツケージの増設等の保守作業が容易に
実施出来る。
第１図は本発明に基づく過電流保護回路の実施
例を示す回路図、第２図は過電流制限部の電圧−
電流特性を示すグラフ、第３図は本発明に基づく
過電流保護回路のしや断特性を示すグラフ、第４
図は本発明に基づく過電流保護回路の一適用例を
示す回路図、第５図は電流制限形の過電流保護回
路の一例を示す回路図、第６図は第５図における
負荷電流I0と出力電圧V0の関係を示すグラフ、第
７図は電流制限形の過電流保護回路の他の一例を
示す回路図、第８図は第７図における負荷電流I0
と出力電圧V0の関係を示すグラフ、第９図は電
流しや断形の過電流保護回路の一例を示す回路図
である。 １１……加入者線路の直流抵抗成分、１２……
電話端末からなる負荷、４０……過電流保護回
路、６４……加入者回路パツケージ、Q1……第
１トランジスタ、Q2……第２トランジスタ、CR1
……第１積分回路、CR2……第２積分回路、IB…
…ベース電流、CB，CS……コンデンサ、RB，RS
……抵抗。
例を示す回路図、第２図は過電流制限部の電圧−
電流特性を示すグラフ、第３図は本発明に基づく
過電流保護回路のしや断特性を示すグラフ、第４
図は本発明に基づく過電流保護回路の一適用例を
示す回路図、第５図は電流制限形の過電流保護回
路の一例を示す回路図、第６図は第５図における
負荷電流I0と出力電圧V0の関係を示すグラフ、第
７図は電流制限形の過電流保護回路の他の一例を
示す回路図、第８図は第７図における負荷電流I0
と出力電圧V0の関係を示すグラフ、第９図は電
流しや断形の過電流保護回路の一例を示す回路図
である。 １１……加入者線路の直流抵抗成分、１２……
電話端末からなる負荷、４０……過電流保護回
路、６４……加入者回路パツケージ、Q1……第
１トランジスタ、Q2……第２トランジスタ、CR1
……第１積分回路、CR2……第２積分回路、IB…
…ベース電流、CB，CS……コンデンサ、RB，RS
……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 電話端末からなる負荷１２に対し、二対の加
入者線路を介して供給される直流電流が過大とな
つたとき、当該過電流をしや断するために、加入
者回路パツケージ６４内に収容される過電流保護
回路において、 前記一対の加入者線路の一方の側を開閉するた
めのトランジスタであつて、そのベースが抵抗
RSを通して該一対の加入者線路の他方の側に接
続される第１トランジスタQ1と、 該第１トランジスタのコレクタ−エミツタ間電
圧を積分するため、コンデンサCBおよび抵抗RB
によつて形成される第１積分回路CR1と、 前記第１積分回路の出力電圧によりオンオフ制
御されるトランジスタであつて、前記第１トラン
ジスタに過電流が流れたときにオンとなつて該第
１トランジスタへのベース電流をバイパスするよ
うに接続される第２トランジスタQ2と、 前記第１トランジスタを緩慢に動作させるた
め、前記抵抗RSと該第１トランジスタのベース
−エミツタ間に接続されるコンデンサCSとによつ
て形成される第２積分回路CR2とからなり、ここ
に、前記第１積分回路の時定数τBおよび前記第２
積分回路の時定数τSとをτS＜τBに設定することを
特徴とする過電流保護回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137966A JPS6118312A (ja) | 1984-07-05 | 1984-07-05 | 過電流保護回路 |
| CA000485760A CA1253915A (en) | 1984-07-05 | 1985-06-27 | Overcurrent protection circuit |
| US06/750,164 US4661879A (en) | 1984-07-05 | 1985-06-28 | Overcurrent protection circuit for line circuits in a switching system |
| AU44426/85A AU569798B2 (en) | 1984-07-05 | 1985-06-28 | Overcurrent protection circuit |
| DE8585108366T DE3584541D1 (de) | 1984-07-05 | 1985-07-05 | Ueberstromschutzschaltung. |
| EP85108366A EP0167172B1 (en) | 1984-07-05 | 1985-07-05 | Overcurrent protection circuit |
| KR8504842A KR900001783B1 (en) | 1984-07-05 | 1985-07-05 | Overcurrent protecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137966A JPS6118312A (ja) | 1984-07-05 | 1984-07-05 | 過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6118312A JPS6118312A (ja) | 1986-01-27 |
| JPH0522452B2 true JPH0522452B2 (ja) | 1993-03-29 |
Family
ID=15210894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137966A Granted JPS6118312A (ja) | 1984-07-05 | 1984-07-05 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118312A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797795B2 (ja) * | 1987-12-09 | 1995-10-18 | 沖電気工業株式会社 | 加入者回路の給電回路 |
| JPH01131232U (ja) * | 1988-02-29 | 1989-09-06 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5382734A (en) * | 1976-12-27 | 1978-07-21 | Agency Of Ind Science & Technol | Preparation of benzyl alcohol and/or benzaldehyde having ether bond |
| JPS5510267A (en) * | 1978-07-07 | 1980-01-24 | Mitsubishi Electric Corp | Switching circuit |
-
1984
- 1984-07-05 JP JP59137966A patent/JPS6118312A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5382734A (en) * | 1976-12-27 | 1978-07-21 | Agency Of Ind Science & Technol | Preparation of benzyl alcohol and/or benzaldehyde having ether bond |
| JPS5510267A (en) * | 1978-07-07 | 1980-01-24 | Mitsubishi Electric Corp | Switching circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6118312A (ja) | 1986-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4695916A (en) | Protector circuit | |
| JP3270465B2 (ja) | 回路保護装置 | |
| US5079455A (en) | Surge current-limiting circuit for a large-capacitance load | |
| US5319515A (en) | Circuit protection arrangement | |
| EP0167172B1 (en) | Overcurrent protection circuit | |
| EP0566594B1 (en) | Overcurrent protection device | |
| JPS59500249A (ja) | 直流配電装置に含まれる電流しや断器 | |
| US3634729A (en) | Circuit breaker including improved overcurrent protective device | |
| US4271448A (en) | Electronic protection circuit for solid state switches energizing AC loads | |
| JPS61273169A (ja) | スイツチングレギユレ−タ | |
| JPH0522452B2 (ja) | ||
| JPH0243429B2 (ja) | ||
| US4146829A (en) | Battery dissipation limiter circuit | |
| JPH03183209A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPS6122718A (ja) | 過電流保護回路 | |
| US4740723A (en) | Semiconductor switch | |
| JPH11252285A (ja) | トランスレスデジタル回線バッテリー供給回路 | |
| US3413522A (en) | Electronic fuse | |
| JPS6122717A (ja) | 過電流保護回路 | |
| EP0596710B1 (en) | Triggering circuit for maintenance termination units | |
| JPH0684747U (ja) | 加入者回路の過電流保護回路 | |
| JPS6111011B2 (ja) | ||
| SU907529A2 (ru) | Импульсный стабилизатор посто нного напр жени | |
| SU773607A1 (ru) | Электропитающее устройство | |
| SU955344A1 (ru) | Устройство дл защиты |