JPH0522238B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、画像処理システムにおける画像メ
モリ装置に関し、詳しくは、アドレス変換回路を
備えるものに関する。

（従来の技術） 画像処理システムにおいては、デイスク装置等
のフアイルメモリのほかに、各種の演算や表示用
として、高速にアクセスできるメモリ素子で構成
された画像メモリを備えている。画像メモリに
は、画像を構成する各画素の２進データが記憶さ
れる。画像のすべての画素のデータをそのままメ
モリに記憶できる場合、各画素は、画像の平面座
標（Ｘ，Ｙ）に対応するメモリ内の画素単位の座
標（ｘ，ｙ）で特定され、デイスク装置等から画
像を読み出して、画像メモリに画像を入力する場
合に、このｘ座標、ｙ座標でアドレス付けされ
る。そして、画像メモリのアドレスを下位ビツト
と上位ビツトに分割し、例えば下位ビツトをｘ座
標アドレス、上位ビツトをｙ座標アドレス、ある
いはその逆に対応させ、このメモリ空間をそのま
ま上記画像空間に対応させるのが一般である。

すなわち、従来の技術によれば、行アドレスに
画像のＸ座標を、列アドレスに画像のＹ座標を
１：１に対応させて、画像メモリを使用してい
る。例えば、ｘ，ｙそれぞれ1024（2¹⁰ビツト）ア
ドレスから成る画像メモリにおいて、Ｘ方向に左
端から328番目、Ｙ方向に上端から653番目の画素
のｘ，ｙアドレスは、左端と上端のアドレスを０
（ゼロ）とするため、（327，652）となる。

（従来技術の問題点） ところで、ｎビツトのアドレスで定められるメ
モリ空間をもつ画像メモリにおいて、ｘ座標アド
レスがｌビツト、ｙ座標アドレスがｍビツト（ｎ
＝ｌ＋ｍ）であるとすると（第２図Ａ）、扱える
画像サイズは、最大、ｘ方向が2^l画素、ｙ方向が
2^m画素である。取扱う画像のすべてが、ｘ方向に
2^l以下かつｙ方向に2^m以下であれば、どの画像も
一度にこの画像メモリに収容でき、問題とはなら
ないが第２図Ｂに図解するように、この上限のい
ずれか一方を超えるような画像Ｉは、画像メモリ
Ｍに一度に収容することができない。必然的に、
画像Ｉを分割し、何度かにわたつてデイスク装置
等から読み出して、画像メモリに収容し、分割毎
に画像演算処理することになる。

取扱う画像のなかには、印刷画像のようにｘ方
向、ｙ方向ともに大サイズの画像があり、また、
ｘ，ｙの一方が極端に大きいすなわち縦長や横長
の画像もある。前者の場合には、ｘ，ｙの両上限
に収まる妥当なサイズに画像を分割し、処理を繰
り返す。後者の場合にも、いずれかの上限を境界
として分割し、処理を繰り返す。

前者の場合には、処理に先立つて分割のための
前処理が必要であり、この発明の対象とはしな
い。しかし後者の場合では、全データ数がメモリ
容量に収まるときでも分割しなければならず、処
理に時間がかかるうえ、大半のメモリ領域は不使
用のままで非効率、不経済である。

他方、このように分割しないでも済む方法とし
て、画像サイズの大きい画像や縦長、横長の画像
を一度に収容できる大容量の画像メモリを用いる
ことが考えられる。しかし、近時、高密度のメモ
リ素子が安価に使用できるとはいえ、メモリ容量
がフアイルメモリ並みに膨大となり、経済面で現
実的でない。

（発明の目的） そこで、本発明は、より大容量の画像メモリを
用いることなく、画像を画像メモリに一度に収容
できる機会を多くするようにすること、換言すれ
ば、画像分割の機会を低減できるようにすること
を主たる目的としている。

また、本発明の他の目的は、画像分割の機会を
低減するとともに、これによつて処理速度に影響
を受けず従来と同等な高速処理を可能にすること
である。

（発明の概要） 本発明は、従来のようにハードウエア的に決め
られたメモリサイズに画像サイズを合わせるので
はなく、画像サイズにメモリ装置のメモリ空間を
合わせるように画像メモリのアドレス方法を工夫
したことを本旨とし、ｎビツトのアドレス入力を
有し2ⁿ個の実記憶域を備えた画像メモリにおい
て、前記画像メモリに画像データとして格納すべ
き２次元画像のｘ方向アドレスに対しｌ本のアド
レス線に相当するｌビツトを付与すると共に、２
次元画像のｙ方向アドレスに対しｎ−ｌ＜ｍの関
係をなすｍ本のアドレス線に相当するｍビツトを
付与し、これらｘ方向アドレスとｙ方向アドレス
の各アドレスビツトを前記２次元画像のサイズに
基づいて与えられるパラメータに応じて、前記画
像メモリのアドレス入力のｎビツトにビツト対応
で割り当てるアドレス変換回路を前記画像メモリ
のアドレス入力前段に設け、そして前記アドレス
変換回路を、１ビツトの出力が前記画像メモリの
アドレス入力の１つに入力され、選択入力には共
通に前記パラメータの信号が入力されるセレクタ
をｎ個備える回路により構成して、画像分割の機
会を低減すると共にアドレス変換を高速にしたこ
とを基本的な特徴とする。

而して、本発明の実施例を説明するが、この実
施例の理解を容易にするため、この説明に先立つ
てまず以下の参考例を具体的に説明することとす
る。

（参考例） 第１図Ａに示すように、画像メモリ１のアドレ
ス入力２の前段に、アドレス変換回路３を設け
る。アドレス変換回路３には、入力すべき画像
（画像データ）の画素位置を定めるＸ座標、Ｙ座
標にそれぞれ対応するｘ方向アドレスとｙ方向ア
ドレス（従来どおりのアドレス）が入力される。

ｘ方向アドレスは、最大ｌビツトで表現され、
ｌ本のアドレスライン４を介してアドレス変換回
路３に入力される。ｙ方向アドレスは、最大ｍビ
ツトで表現されｍ本のアドレスライン５を介して
アドレス変換回路３に入力される。

画像メモリ１は従来と同様、ｎビツトでアドレ
スされる。ｎ，ｌ，ｍの間には次の関係が成り立
つ。

ｌ＋ｍ＞ｎ ……(1) すなわち、従来では、画像メモリ１のｘ方向ア
ドレス，ｙ方向アドレスのそれぞれに対応するビ
ツト数分のアドレスラインしかもつていなかつた
のに対し、この参考例に係るものでは、ｘ方向ア
ドレス又はｙ方向アドレスの少なくともいずれか
一方は従来のビツト数分以上のアドレスライン
４，５をもつように構成されている。

アドレス変換回路３には、アドレス変換パラメ
ータが入力される。アドレス変換パ胃メタＰは、
予めわかつている画像サイズ、すなわちＸ方向サ
イズ（ｘ方向アドレスの最大値）、Ｙ方向サイズ
（ｙ方向アドレスの最大値）に基づいて決められ
る。アドレス変換パラメータＰは、ｘ方向アドレ
スとｙ方向アドレスの相異なる組合せに対して常
に画像メモリ１のメモリ空間を１：１に対応させ
るための変換作用をなす。即ち、ｌビツトのｘ方
向アドレスとｍビツトのｙ方向アドレスから、ｎ
ビツトで表現可能な最大数である2ⁿ−１を超えな
い互いに異なる２進数アドレス群をつくり出す。

アドレス変換パラメータＰは、定性的に言え
ば、第１図Ｂに示すように、入力すべき画像Ｉを
基準に考えると画像Ｉがメモリ空間Ｍに収まるよ
うにそのメモリ空間Ｍの形状を従来とは異なる形
状に変化させる、その変形態様を指定するパラメ
ータということができる。

第３図にこのアドレス変換回路３の具体例を示
す。３１はｙ方向アドレスｙとアドレス変換パラ
メータＰを乗算して値Pyを得る乗算器、３２は
ｘ方向アドレスｘと乗算器３１の出力Pyとを加
算する加算器である。加算器３２の出力Ａがｎビ
ツトのメモリアドレスとなる。アドレス交換パラ
メータＰには、ｘの最大値x_naxかそれ以上の値
（Ｐ≧x_nax）が与えられる。

メモリアドレスＡは、次式で与えられるが、 Ａ＝Py＋ｘ ……(2) ＡをＰで割り算した商(y)とその余り(x)とからな
る集合は、Ａの集合と１：１に対応する。逆に言
えば、異なる（ｘ，ｙ）の組合せで、同一のＡが
作られることはない。

アドレス交換パラメータＰは、第２図Ｂにおけ
る2^lより大きくてもよく、最大限（極端な例では
あるが）2ⁿ−１までの大きさであればよい。

例えば、ｎ＝20の場合（正方形の画像ならx_nax
＝y_nax＝1023までカバーできる）、x_nax＝255，
y_nax＝4095の画像の場合、Ｐ＝256とする。ある
いは、x_nax＝4095，y_nax＝255の画像の場合、Ｐ
＝4096とする。

この参考例に示した原理をさらに第６図にもと
ずいて画像メモリ１の変形、もしくは画像メモリ
１のメモリ素子の概念上の移動に係る説明を行
う。

第６図Ａは、16×16（16進数ではＦ×Ｆ）の２
次元画像メモリ１を示している。第６図Ｂに、斜
線で示すように、８×22の２次元画像は第６図Ａ
のままではその画像データがあふれてしまうので
アドレス変換回路３が第３図のようであると、第
(2)式において、Ｐを10（16進数表現ではＡ）とす
ると、座標（５，９）の画像データは、第(2)式に
代入すると、 Ａ＝10₁₀×9_H＋5_H＝95₁₀＝5F_H となり、第5F番目のメモリ素子にデータが蓄え
られることになる。第６図Ｂの座標（5.9）であ
る第5F番目のメモリ素子は第６図Ａにおいては、
座標（Ｆ，５）に相当する。

画像メモリ１は、第６図Ａのままであるが、ア
ドレス変換回路３の存在によつて、あたかも第６
図Ｂのような画像メモリに変形したようになるの
である。

第(2)式におけるＡはＰが０から2ⁿ−１の値をと
り得ることを示している。

なお、第３図に示す乗算器３１はｘ方向アドレ
ス側のみにあつてもよく、ｘ方向アドレス側、ｙ
方向アドレス側の両方にあつてもよい。

ｘ方向アドレス側に乗算器３１があるときは、
アドレス変換パラメータＰの値は、ｙ方向アドレ
スの最大値y_naxに等しいか又はそれより大きい値
をとる。

ｘ方向アドレス側、ｙ方向アドレス側両方に乗
算器３１があるときは、どちらかの変換パラメー
タを１とすればよい。

ところで、上記の参考例では、アドレス変換を
乗算と加算によつて行つているのでこの演算に相
当の時間を要し、従来に比べ画像メモリへのアク
セスに時間がかかるという難点が指摘される。次
に説明する本発明に係る実施例は、この難点を解
消するものである。

（実施例） 上記の参考例では、ｘ方向アドレスとｙ方向ア
ドレスに演算を施し画像メモリ装置を実際にアク
セスするアドレスを生成したが、本実施例は、ｘ
方向アドレスとｙ方向アドレスのそれぞれを実際
にアクセスするメモリアドレスに各ビツト対応で
割り当てるという手法を採用し、その割り当て方
を、アドレス変換パラメータPsで可変にできる
ようにしている。

ｎビツトのメモリアドレスを「a₀，a₁，……，
a_o-1」と表わし、ｌビツトのｘ方向アドレスを
「x₀，x₁，……，x_l-1」、ｎ−ｌ＜ｍの関係をなす
ｍビツトのｙ方向アドレスを「y₀，y₁，……，
y_n-1」と表わし、この割り当て方法の一例を第４
図に示す。

固定順序の各アドレスビツトa₀，a₁，……，
a_o-1にx₀，x₁，……，x_l-1とy₀，y₁，……，y_n-1
のどのビツトが割り当てられているかを示すもの
である。例えば、Ps＝０のときには、a₀〜a_l-1に
x₀〜x_l-1が、ａ〜a_o-1にy₀〜y_o-l-1がそれぞれ割当
てられ、Ps＝１のときでは、a₀〜a_l-2にx₀〜x_l-2
が、a_l-1〜a_o-1にy₀〜y_o-lがそれぞれ割当てられ、
以下、Psの値が大きくなるにされて、ｘ方向ア
ドレスからｙ方向アドレスへの移行点が早くなつ
てゆく。第４図の割り当てテーブルは一例を示し
たもので、この割り当てテーブルは、処理の容易
性等を勘案して別の例を自由に作ることができ
る。

第５図には、第４図に示した割り当てを実現す
るためのアドレス変換回路３の回路構成の一例を
示している。ｘ方向アドレス、ｙ方向アドレス
は、それぞれ下位ビツトからx₀〜x_o-1，y₀〜y_n-1
に分けられ、セレクタＳの入力に与えられる。セ
レクタＳは、S₀〜S_o-1のｎ個あり、それぞれ、ア
ドレス変換パラメータPsに応じた入力信号のみ
を出力信号に割り当てる機能をもつている。たと
えば、ｌ番目のセレクタS_l-1は、入力にx_l-1，y₀，
y₁，y₂，……，y_l+n-o-1の信号が入つており、パ
ラメータPs＝φ，１，２，３，……，ｌ＋ｍ−
ｎに対応して、それぞれx_l-1，y₀，……，
y_l+n-o-1の信号をアドレスビツトa_l-1に与える。
このようにして得られたｎビツトの出力a₀〜a_a-1
が画像メモリのメモリアドレスとなる。

上記実施例においては、形状を変えるメモリ空
間のｘ，ｙ両サイズとも２のべき乗に限られるこ
とになるが、上に示した参考例のものより単純な
回路で、かつ参考例のように多ビツト長の乗算や
加算の演算を伴わないことから画像メモリを高速
にアドレスすることが可能となる。

（発明の効果） このように、本発明によれば、従来のような固
定の行アドレスと列アドレスで限定されるメモリ
サイズというものが実質上なく、制約は容量だけ
となるので、入力すべき画像データがこの容量を
超えない限り画像メモリに一度に収容することが
できる。したがつて、従来のように画像の一方の
サイズが上限を超えただけで画像メモリに一度に
は収容できなくなるといつた機会はほとんどなく
なり、画像を分割する機会が大幅に低減し、これ
により全体としての処理時間が短縮できる。そし
て、メモリ空間の全域を効率よく使用できる利点
と共に、アドレス変換に時間を費やさないので、
アドレス変換に演算を必要とするものに比べる
と、画像メモリへのアドレスが高速であり、処理
時間の一層の短縮化が可能となる。

【図面の簡単な説明】

第１図Ａ，Ｂは本発明に関連する参考例の説明
図、第２図Ａ，Ｂは従来技術の説明図、第３図は
本発明に関連する参考例に係るアドレス変換回路
の具体例を示すブロツク図、第４図は本発明の実
施例を説明するためのアドレス割り当てテーブル
を示す説明図、第５図はこのアドレスの割り当て
を実現するｎ個のセレクタを備えるアドレス変換
回路の一例を示すブロツク図、第６図Ａ，Ｂは画
像メモリ素子の概念上の移動を示す説明図であ
る。 １……アドレスがｎビツトの画像メモリ、３…
…アドレス変換回路、４……ｌビツトのアドレス
ライン、５……ｎ−ｌ＜ｍの関係にあるｍビツト
のアドレスライン、Ｓ……セレクタ。

Claims (1)

1. 【特許請求の範囲】 １ ｎビツトのアドレス入力を有し2ⁿ個の実記憶
   域を備えた画像メモリにおいて、 前記画像メモリに画像データとして格納すべき
   ２次元画像のｘ方向アドレスに対しｌ本のアドレ
   ス線に相当するｌビツトを付与すると共に、前記
   ２次元画像のｙ方向アドレスに対しｍ本のアドレ
   ス線に相当するｍビツトを付与し、これらｘ方向
   アドレスとｙ方向アドレスの各アドレスビツトを
   前記２次元画像のサイズに基づいて与えられるパ
   ラメータに応じて、前記画像メモリのアドレス入
   力のｎビツトにビツト対応で割り当てるアドレス
   変換回路を前記画像メモリのアドレス入力前段に
   設け、前記アドレス変換回路は、１ビツトの出力
   が前記画像メモリのアドレス入力の１つに入力さ
   れ、選択入力には共通に前記パラメータの信号が
   入力されるセレクタをｎ個備える回路からなるこ
   とを特徴とする画像メモリ装置。