JPH05216846A - 通信パケット転送方式 - Google Patents

通信パケット転送方式

Info

Publication number
JPH05216846A
JPH05216846A JP4046359A JP4635992A JPH05216846A JP H05216846 A JPH05216846 A JP H05216846A JP 4046359 A JP4046359 A JP 4046359A JP 4635992 A JP4635992 A JP 4635992A JP H05216846 A JPH05216846 A JP H05216846A
Authority
JP
Japan
Prior art keywords
transfer
communication
processor
packet
candidate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4046359A
Other languages
English (en)
Inventor
Yasutaka Takeda
保孝 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP4046359A priority Critical patent/JPH05216846A/ja
Publication of JPH05216846A publication Critical patent/JPH05216846A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】 プロセッサ間通信ネットワークが格子状に形
成され、あるプロセッサから他のプロセッサに対する通
信パケット転送経路が複数存在する場合、ある転送経路
が一時的にパケット転送を停止しているような場合で
も、通信パケットの渋滞が発生する可能性を減少させる
ことを目的とする。 【構成】 あるプロセッサからの全てのパケット転送経
路を求める経路候補算出手段と、各転送可能な転送経路
の状態を検出する転送経路算出手段とを有し、第一候補
の転送経路が転送不可能な状態である場合に第二候補の
転送経路を選択するようにした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、並列プロセッサ装置に
おけるプロセッサ通信パケットの通信パケット転送経路
の決定方式に関するものである。
【0002】
【従来の技術】並列プロセッサ装置における通信パケッ
トの転送方式の一方式として、Y.Takedaらによ
る”A Load Balancing Mechan
ismfor Large Scale Multip
rocessot System and Its I
mplementation”(New Genera
tion Computing,Vol.7Nos2,
3 1990,OHMSHA LTD)に以下の方式が
示されている。図2に示されるように、格子状に複数の
プロセッサが接続された並列プロセッサシステムで、各
プロセッサ1間の通信パケットは、図中で通信チャネル
2として示され各プロセッサを格子状に接続する通信パ
ケット転送経路を介して転送される。各プロセッサで通
信パケットの転送を行なう部分はの構成は、図3に示さ
れる。図3に示されるパケット通信用ハードウェアは、
各プロセッサが装備している。
【0003】図2中、aはフロントエンドプロセッサで
あり、並列プロセッサ装置の立ち上げや人間とのインタ
ーフェイスを行なう。bはフロントエンドプロセッサa
から並列プロセッサ装置の立ち上げ等を行なうバスであ
る。cはSCSIのインターフェイスであり並列プロセ
ッサ装置のI/Oを行なう。ただし、これらのブロック
は本発明には全く関係がないため詳細な説明は省略す
る。図3では、図2に示されるプロセッサ間通信ネット
ワークで格子状の通信経路を構成するチャネル2に相当
する4本のチャネルが用意される。このチャネルは双方
向の通信チャネルであり、入力チャネル21と出力チャ
ネル22に分けられる。あるプロセッサの入力チャネル
は接続するプロセッサの出力チャネルに接続され、出力
チャネルは接続するプロセッサの入力チャネルに接続さ
れる。
【0004】書込みバッファ3は、そのプロセッサが通
信パケットを他のプロセッサに転送する際、本バッファ
に通信パケットを書込むことにより通信ネットワークに
通信パケットを送り出すためのバッファである。読出し
バッファ4は通信パケットを介して転送されてきた通信
パケットの宛先プロセッサが自プロセッサである場合
に、その通信パケットを保持するためのバッファであ
る。出力バッファ5は、チャネルに対して転送する通信
パケットを一時的に保持するためのバッファであり、接
続先のプロセッサが何らかの理由によって転送を中断し
ている状態でパケットを保持することによりパケットの
渋滞を緩和することを主な目的としたものである。転送
方向決定表6は、入力チャネルで隣接するプロセッサか
ら受取った通信パケットの宛先プロセッサ番号で検索
し、通信パケットを送出する出力チャネルを決定するた
めの表である。
【0005】図3で示されるパケット通信用ハードウェ
アは、入力チャネルで受取った通信パケットを、その通
信パケットの転送経路にあたる出力チャネルに送出する
機能をもつ。このため、図3中五角形で示されるチャネ
ル間スイッチング部7は、あるチャネルの入力チャネル
を他のチャネルの出力チャネルに接続する機能を持つ。
入力チャネルと出力チャネルとの接続は転送方向決定表
から得られる結果に従って行なわれる。内部バス8は通
信用ハードウェアとプロセッサのCPUとを接続するた
めのバスであり、通信用ハードウェア中で設定を要する
バッファ、例えば転送方向決定表6の値の設定や、通信
パケットを発行する場合の書込みバッファ3への通信パ
ケットの書込みはCPUから内部バス8を介して行なわ
れる。また、自プロセッサ宛の通信パケットを受取った
際に読出しバッファ4から通信パケットを読出す際もこ
のバスを経由して行なわれる。CPU9は、そのプロセ
ッサの処理の中核部分であり、一般的な計算機のCPU
と同様の機能を有する機能ブロックである。
【0006】また、図中には明示していないが各通信チ
ャネルにはパケットの転送を一時的に停止させるための
信号が入力チャネルと同じ向きに通信チャネルに対して
入力される。この一時的停止信号は、出力チャネルから
パケットを送出する際、そのパケットを受取るパケット
転送の下流に相当する通信用ハードウェアが何らかの理
由によってパケットデータを受取れない場合に、パケッ
トデータが失われることを防ぐために、パケットデータ
の送り元の通信用ハードウェアに対してパケット転送の
一時停止を行なわせるための信号である。
【0007】図2と図3によって動作を説明する。図3
に示す通信用ハードウェアの4本の通信チャネル2は、
図2で各プロセッサ間を接続する上下左右4本の通信ネ
ットワークを形成する。プロセッサ間通信パケットの先
頭には、そのパケットの宛先であるプロセッサの番号が
記述してある。ただし、この従来例ではプロセッサには
一意に割当てた整数値で現されるような番号が振ってあ
るのではなく、各プロセッサは論理的に平面上の多角形
で現され、通信パケットの宛先はその論理平面上の多角
形の内部の点で現される。即ち、各プロセッサはプロセ
ッサの番号と行った単純なものでなく、平面上の点の集
合で現され、パケットの宛先プロセッサはそれらの点の
いずれかをその点の座標で示すことによって現される。
【0008】さて、通信用ハードウェアの入力チャネル
21がパケットを受取ると、通信パケットの先頭に記述
されたそのパケットの宛先である論理的な平面上の点の
座標値(以後この宛先座標値をその本質に照らして宛先
プロセッサ番号と呼ぶことにする)を一時的に保持し、
その宛先プロセッサ番号をアドレスとして転送方向決定
表を参照し、その通信パケットを次に転送すべき経路を
決定する。この間、この通信用ハードウェアに通信パケ
ットを転送してくる、パケット転送の上流に相当するプ
ロセッサの通信用ハードウェアに対してはパケット転送
を一時停止するよう信号を送出する。通信用ハードウェ
アは転送方向決定表から得られる値に応じて、通信パケ
ットを受取った入力チャネルを転送方向に相当する出力
チャネルに接続することによって行なわれる。入力チャ
ネルと出力チャネルが接続されると、パケット転送の上
流に相当する通信用ハードウェアに対するパケット転送
の一時停止を解除する。この間通信パケットの宛先プロ
セッサ番号であるパケットの先頭データを接続先の出力
チャネルに送出し、上流の通信ハードウェアから送られ
てくる後続のパケットデータも続けて出力チャネルに対
して転送する。
【0009】入力チャネルから通信パケットデータを受
取った出力チャネルは、そのパケットデータを出力バッ
ファに書込むと同時に、出力バッファ中に有効なデータ
が存在するか否か調べ有効なパケットデータが存在する
場合、そのパケットデータをパケット転送の下流に相当
するプロセッサの通信用ハードウェアに対して送出す
る。ただし、パケット転送の下流の通信用ハードウェア
からパケット転送の一時停止信号が送られてきている場
合には、その信号が解除されるまでパケットの転送を行
なわない。従って、下流の通信用ハードウェアから転送
の一時停止信号が送られてきている間、上流の通信用ハ
ードウェアからパケットデータが転送されてくると、出
力バッファ中のパケットデータ数は溜まる一方となり出
力バッファが満杯となった時点で、上流の通信用ハード
ウェアに対してパケット転送の一時停止信号を送る。
【0010】また、入力チャネルで受取った通信パケッ
トの宛先プロセッサ番号が自プロセッサであった場合
は、通常のチャネルの出力チャネルの代わりに読出しバ
ッファ4を入力チャネルに接続し、上流のプロセッサの
通信ハードウェアから転送されてくる通信パケットのデ
ータを読出しバッファに書込んでいく。通信パケットの
最後尾を示すデータが読出しバッファに書込まれると、
通信用ハードウェアはCPUに対して割込み信号を発行
し、CPUに対して通信パケットの受信を通知する。こ
のように、本例によるプロセッサ間通信は、通信パケッ
トの宛先プロセッサ番号によって転送方向決定表を参照
することにより、その通信パケットを目的とするプロセ
ッサに向けて転送すべき方向に相当する通信チャネルに
自動的に転送することができる。注意すべきこととして
転送方向決定表は、予めあるプロセッサの通信ハードウ
ェアの各入力チャネルからみて他のプロセッサにパケッ
トを転送する場合、いずれの方向に転送すべきかを全プ
ロセッサについて計算し値を設定しておく必要がある。
【0011】この例では、あるプロセッサに接続するチ
ャネルで受取った通信パケットが同じプロセッサに送り
帰されることがないため、入力チャネルは他のいずれか
のチャネルの出力チャネルに接続され、自チャネルの出
力チャネルに接続されることはないが、この点について
はプロセッサ間の通信の性質を考慮すると、通信パケッ
トが後戻りしないことは自明である。
【0012】
【発明が解決しようとする課題】以上のように、従来の
例による通信パケットの転送方向方式では、通信パケッ
トの転送方向の決定を予め計算され設定された転送方向
決定表を、その通信パケットの宛先プロセッサ番号で検
索することによって行なう。このため、ある通信パケッ
トの宛先プロセッサ番号が与えられると、その宛先プロ
セッサ番号に対応する転送方向が一意に決定され、本例
のようにプロセッサ間の通信ネットワークが格子状に形
成され、格子点に位置するあるプロセッサから目的とす
るプロセッサまでの経路が複数考えられる場合であって
も転送経路が1本に限られ、その経路が例えば転送方向
決定表の検索等の理由によって一時的に転送を停止して
いる場合、その一時的な停止が波及し通信パケットの渋
滞を引き起こす可能性がある。
【0013】本発明では、例えばプロセッサ間通信ネッ
トワークが格子状に形成され、あるプロセッサから他の
プロセッサに対する通信パケット転送経路が複数存在す
る場合、ある転送経路が一時的にパケット転送を停止し
ているような場合、転送を停止していない第二の転送経
路を選択することにより、通信パケットの渋滞が発生す
る可能性を減少させることを目的とする。
【0014】
【課題を解決するための手段】請求項1に係る発明によ
る通信パケット転送方式では、あるプロセッサから通信
パケットを転送する際、その通信パケットの宛先プロセ
ッサ番号に応じてn個の転送経路が可能であるとする
と、存在するn個全てのパケット転送経路を求める経路
候補算出手段と、各転送可能な転送経路の状態を検出す
る転送経路算出手段とを有し、第一候補の転送経路が転
送不可能な状態である場合に第二候補の転送経路を選択
し、以下同様にして第k番目の候補が転送不可能な状態
である時に(k+1)番目の候補を選択して通信パケッ
トの転送を行なう。
【0015】請求項2の発明による通信パケット転送方
式では、あるプロセッサから通信パケットを転送する
際、その通信パケットの宛先プロセッサ番号に応じてn
個の転送経路が可能であるとすると、これらn個の転送
経路をその候補順に求めるn個の転送経路算出手段と、
各転送経路の状態を検出するn個の状態検出手段を有
し、第k番目の候補が転送不可能な状態である時に(k
+1)番目の候補を選択して通信パケットの転送を行な
う。
【0016】請求項3の発明による通信パケット転送方
式では、あるプロセッサから通信パケットを転送する
際、その通信パケットの宛先プロセッサ番号で検索する
ことにより、その通信パケットの転送方向を得ることが
できる転送経路決定表と複数存在する転送経路に対応し
転送可能な数だけ用意される転送経路決定表と転送経路
の状態に従ってこの複数の転送経路決定表を切替え選択
して通信パケットの転送を行なう。
【0017】
【作用】請求項1にかかる発明による通信パケット転送
方式では、あるプロセッサから通信パケットを転送する
際に複数の転送経路が存在する場合、それら複数の転送
経路を経路候補算出手段によって順位付けし、各転送可
能な転送経路の状態を検出する機構によって転送経路の
状態を監視することにより、転送経路が転送不可能な状
態である場合に次の転送可能な候補を選択する。
【0018】また、請求項2の発明による通信パケット
転送方式では、複数の転送可能な転送経路が存在する時
に各経路に対応した複数の経路候補算出手段を用意しn
個の転送可能な転送経路につき、それぞれ第一候補、第
二候補、…、第n候補算出手段とし、転送可能な各経路
のそれぞれの状態を監視するn個の状態検出機構を用意
し、第一候補の転送経路が転送不可能な場合に第二候補
を選択し、以下同様にしてk番目の候補が転送不可能な
場合に(k+1)番目の候補を選択する動作を並列に行
なう。
【0019】請求項3による通信パケット転送方式で
は、通信パケットの宛先プロセッサ識別値によって検索
することにより、その通信パケットの転送経路を得るこ
とができる転送方向決定表を転送可能な転送経路につき
複数用意し、各経路の状態に応じて第一候補の転送経路
が転送不可能である場合第二候補の転送経路決定表の結
果を採用し、以下同様にk番目の候補が転送不可能な場
合に(k+1)番目の候補を選択する動作を、転送経路
決定表を切替えることによって行なう。
【0020】
【実施例】
実施例1.図1は、本発明の一実施例を示すものであ
る。本実施例は、図2に示した格子状のプロセッサ間通
信ネットワークに対して適用することを考慮したもので
あり、図3に示した従来例の通信用ハードウェア同様に
4本の通信チャネルを持ち、各通信チャネルは並列プロ
セッサ装置の格子状の通信ネットワークを形成する。図
中、61は転送方向決定表であり本実施例では2個の転
送方向決定表が用意され2つの選択可能な転送経路が候
補とされる場合について説明する。11及び12は各通
信チャネルに付加されるパケット転送の一時停止信号で
あり、従来の例では、明記してなかったものを明記した
ものである。11は一時停止信号の出力側であり、自通
信用ハードウェアが何らかの理由によってパケットの転
送が行なえない場合に一時停止信号を出力する。12は
一時停止信号の入力側であり、一時停止信号が入力され
るとそれに従って通信用ハードウェアはパケットの送出
を停止する。この一時停止信号は、各通信チャネル毎に
あるため、通信チャネル毎にパケット転送の可不可の制
御が行なわれる。また、図中他の符号について、従来例
と同一の符号は同一または能的に相当する部分である。
【0021】本実施例では、通信チャネルの入力チャネ
ル21と出力チャネル22はそれぞれ隣接するプロセッ
サの通信チャネルの出力チャネルと入力チャネルに接続
され、一時停止の入力信号11と出力信号12は、それ
ぞれ隣接するプロセッサの通信チャネルの一時停止の出
力信号12と入力信号11に接続される。また、各通信
チャネルの制御部13は隣接するプロセッサから受取っ
た一時停止信号と転送方向決定表からの入力が与えら
れ、通信信号の制御を行なう部分である。この通信チャ
ネルの制御部はこれに相当する機能ブロックが従来例で
も存在するが、従来例では明記しなかったものである。
【0022】本実施例による通信パケット転送方式で
も、動作の説明のため通信パケットの先頭にその通信パ
ケットの宛先であるプロセッサを一意に識別するための
番号が記述してあるものとする。本実施例による、通信
用ハードウェアの入力チャネル21が通信パケットを受
取ると、通信パケットの先頭に記述されたそのパケット
の宛先プロセッサ番号を一時的に保持し、その宛先プロ
セッサ番号をアドレスとして二組ある転送方向決定表を
参照し、それぞれの表から次にその通信パケットを転送
すべき経路を決定するための値を得る。この間、この通
信用ハードウェアに通信パケットを転送してくる、パケ
ット転送の上流に相当するプロセッサの通信用ハードウ
ェアに対してはパケット転送を一時停止するよう信号を
送出する。
【0023】通信用ハードウェアは、まず、二つの転送
方向決定表から得られた値の内、第一候補の転送経路を
格納した転送方向決定表から得られた値に応じて、通信
パケットを受取った入力チャネルを転送方向に相当する
出力チャネルに接続する。ただし、この時に第一候補の
転送方向に相当する出力チャネルに入力されている一時
停止信号22を調べ、もし第一候補の出力チャネルで一
時停止が行なわれていた場合には、入力チャネルを第一
候補の出力チャネルに接続するのではなく、第二候補の
転送方向に相当する出力チャネルに接続する。入力チャ
ネルと出力チャネルが接続されると、パケット転送の上
流に相当する通信用ハードウェアに対するパケット転送
の一時停止を解除する。この間通信パケットの宛先プロ
セッサ番号であるパケットの先頭データを接続先の出力
チャネルに送出し、上流の通信ハードウェアから送られ
てくる後続のパケットデータも続けて出力チャネルに対
して転送する。
【0024】入力チャネルから通信パケットデータを受
取った出力チャネルは、そのパケットデータを出力バッ
ファに書込むと同時に、出力バッファ中に有効なデータ
が存在するか否か調べ有効なパケットデータが存在する
場合、そのパケットデータをパケット転送の下流に相当
するプロセッサの通信用ハードウェアに対して送出す
る。ただし、パケット転送の下流の通信用ハードウェア
からパケット転送の一時停止信号が送られてきている場
合には、その信号が解除されるまでパケットの転送を行
なわない。従って、下流の通信用ハードウェアから転送
の一時停止信号が送られてきている間、上流の通信用ハ
ードウェアからパケットデータが転送されてくると、出
力バッファ中のパケットデータ数は溜まる一方となり出
力バッファが満杯となった時点で、上流の通信用ハード
ウェアに対してパケット転送の一時停止信号を送る。
【0025】また、入力チャネルで受取った通信パケッ
トの宛先プロセッサ番号が自プロセッサであった場合
は、通常のチャネルの出力チャネルの代わりに読出しバ
ッファ4を入力チャネルに接続し、上流のプロセッサの
通信ハードウェアから転送されてくる通信パケットのデ
ータを読出しバッファに書込んでいく。通信パケットの
最後尾を示すデータが読出しバッファに書込まれると、
通信用ハードウェアはCPUに対して割込み信号を発行
し、CPUに対して通信パケットの受信を通知する。
【0026】このように、本実施例による通信用ハード
ウェアでは通信パケットの転送方向として2つの転送方
向を候補として用意し、第一候補の転送方向に相当する
出力チャネルがパケット転送の下流に相当するプロセッ
サの通信用ハードウェアからパケット転送の一時停止信
号を受取っている場合、第二候補の転送方向に相当する
出力チャネルにパケットデータの送出を行なう。ただ
し、その通信パケットが自プロセッサ宛である場合は選
択できる転送方向は読出しバッファ4の一方向のみであ
るため、第二候補は存在せず第二候補を示す転送方向決
定表には第一候補の転送方向決定表と同じ値が記述して
ある。これら第一候補、第二候補の転送方向決定表は予
め宛先プロセッサ番号に応じてその値を求め設定してお
く必要がある。
【0027】実施例2.上記実施例は、格子状の通信ネ
ットワークに対して適用した例を示したが、通信ネット
ワークが例えばハイパーキューブ等、他の形状である場
合でもプロセッサ間の通信経路が複数可能である場合は
同様の方式が適用できる。また、上記実施例では格子状
の通信ネットワークに対して候補として用意した、転送
可能な経路の候補が二つの場合について説明したが、考
えられる転送可能な経路の数に対して全候補を選択せず
とも、全候補の内から複数の経路を選択する場合でも本
方式が適用可能であることはいうまでもない。
【0028】
【発明の効果】請求項1に示した発明による通信パケッ
ト転送装置では、並列プロセッサ装置においてあるプロ
セッサから他のプロセッサに対して可能な複数の通信パ
ケット転送経路が考えられる場合に、それら複数経路の
候補の順に選択する機構と選択された経路の状態を検出
する機構を有しある候補経路が何らかの理由によって通
信パケットの転送を一時停止している場合に次の候補を
選択することにより、ある経路の転送一時停止が原因と
なって引き起こされる通信パケットの渋滞を回避し円滑
な、プロセッサ間パケット通信を行なうことができる。
【0029】請求項2に示した発明による通信パケット
転送装置では、可能な転送経路を選択する機構と各経路
の状態を検出する機構を複数設けることにより、請求項
1で得られる効果に加えて可能な複数の転送経路の選択
とその経路の状態の検出を並列に実行することにより高
速に経路の選択を行なえるという効果がある。
【0030】請求項3に示した発明による通信パケット
転送装置では、可能な転送経路の選択を予め通信パケッ
トの宛先プロセッサ番号に応じて経路を計算した転送経
路決定表によって行ない、この転送経路決定表を複数用
意することにより比較的簡単な構成によって高速に転送
経路の選択を行なえるという効果がある。
【図面の簡単な説明】
【図1】本発明の通信パケット転送方式による通信用ハ
ードウェアの一実施例を示すブロック図である。
【図2】各プロセッサが格子状の通信ネットワークで結
合された並列プロセッサ装置の構成図である。
【図3】従来の通信パケット転送方式による通信用ハー
ドウェアの例を示すブロック図である。
【符号の説明】
a フロントエンドプロセッサ b メンテナンスを行なうバス c 並列プロセッサ装置のI/Oインターフェイス 1 並列プロセッサ装置を構成する個々のプロセッサ 2 通信用ハードウェアの通信チャネル 3 書込みバッファ 4 読出しバッファ 5 出力バッファ 6 転送方向決定表 7 チャネル間スイッチング部 8 プロセッサの内部バス 9 CPU 11 パケット転送の一時停止信号の出力側 12 パケット転送の一時停止信号の入力側 21 入力チャネル 22 出力チャネル 61 転送経路決定表
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年9月9日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】
【従来の技術】並列プロセッサ装置における通信パケッ
トの転送方式の一方式として、Y.Takedaらによ
る”A Load Balancing Mechan
ismfor Large Scale Multip
rocessot System and Its I
mplementation”(New Genera
tion Computing,Vol.7Nos2,
3 1990,OHMSHA LTD)に以下の方式が
示されている。図2に示されるように、格子状に複数の
プロセッサが接続された並列プロセッサシステムで、各
プロセッサ1間の通信パケットは、図中で通信チャネル
2として示され各プロセッサを格子状に接続する通信パ
ケット転送経路を介して転送される。各プロセッサで通
信パケットの転送を行なう部分の構成は、図3に示され
る。図3に示されるパケット通信用ハードウェアは、各
プロセッサが装備している。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】図2と図3によって動作を説明する。図3
に示す通信用ハードウェアの4本の通信チャネル2は、
図2で各プロセッサ間を接続する上下左右4本の通信ネ
ットワークを形成する。プロセッサ間通信パケットの先
頭には、そのパケットの宛先であるプロセッサの番号が
記述してある。ただし、この従来例ではプロセッサには
一意に割当てた整数値で現されるような番号が振ってあ
るのではなく、各プロセッサは論理的に平面上の多角形
で現され、通信パケットの宛先はその論理平面上の多角
形の内部の点で現される。即ち、各プロセッサはプロセ
ッサの番号といった単純なものでなく、平面上の点の集
合で現され、パケットの宛先プロセッサはそれらの点の
いずれかをその点の座標で示すことによって現される。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 各プロセッサが独立した主記憶を持つ複
    数のプロセッサと、それら複数のプロセッサを結合する
    プロセッサ間通信ネットワークを有し、各プロセッサが
    プロセッサ間通信ネットワークを介したパケット通信に
    よって協調して動作する並列プロセッサ装置で、プロセ
    ッサ間通信ネットワーク上に、あるプロセッサから通信
    パケットの宛先であるプロセッサに対して通信パケット
    を転送する際、複数の転送経路が選択できる並列プロセ
    ッサ装置において、 あるプロセッサから通信パケットを転送する際その通信
    パケットの宛先に応じて選択可能な転送経路がn個ある
    場合n番目までの選択可能な転送経路を全て求める転送
    経路算出手段と、各転送可能な転送経路の状態を検出す
    る通信経路状態検出手段を有し、第一候補の転送経路が
    転送不可能な状態である場合に第二候補の転送経路に対
    して通信パケットを転送し、以下順にあるk番目の候補
    が転送不可能な状態である時に(k+1)番目の候補を
    選択して通信パケットの転送を行なうことを特徴とする
    通信パケット転送方式。
  2. 【請求項2】 前記並列プロセッサ装置において、 あるプロセッサから通信パケットを転送する際その通信
    パケットの宛先に応じて第一候補の転送経路を求める第
    一経路算出手段、第二候補の転送経路を求める第二経路
    算出手段、以下同様にして選択可能な転送経路がn個あ
    るとするとn番目までの選択可能な転送経路をそれぞれ
    求めるn個の経路算出手段と、各転送可能な転送経路の
    状態を検出するn個の通信経路状態検出手段を有し、第
    一候補の転送経路が転送不可能な状態である場合に第二
    候補の転送経路に対して通信パケットを転送し、以下順
    にあるk番目の候補が転送不可能な状態である時に(k
    +1)番目の候補を選択して通信パケットの転送を行な
    うことを特徴とする通信パケット転送方式。
  3. 【請求項3】 前記並列プロセッサ装置で、各プロセッ
    サ間の通信ネットワークが格子状に構成され各格子点に
    プロセッサが配置され、各プロセッサから通信パケット
    を転送する際通信ネットワークが格子状であるため、最
    大4本の可能な転送経路が選択できるような並列プロセ
    ッサ装置において、 各プロセッサが一連の重複しないプロセッサ番号または
    それに相当する値で各プロセッサを識別できるようなプ
    ロセッサ識別値を有し、通信パケットにはそのパケット
    の宛先としてプロセッサ識別値を記述し、各プロセッサ
    が通信パケットの転送経路を求める際そのパケットの宛
    先プロセッサ識別値で検索することにより転送経路を求
    めることができる転送経路決定表と、複数の選択可能な
    転送経路に対応する複数の転送経路決定表と、転送経路
    の状態に従ってこの複数の転送経路決定表を切替えて用
    いることを特徴とする通信パケット転送方式。
JP4046359A 1992-02-03 1992-02-03 通信パケット転送方式 Pending JPH05216846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4046359A JPH05216846A (ja) 1992-02-03 1992-02-03 通信パケット転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4046359A JPH05216846A (ja) 1992-02-03 1992-02-03 通信パケット転送方式

Publications (1)

Publication Number Publication Date
JPH05216846A true JPH05216846A (ja) 1993-08-27

Family

ID=12744962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4046359A Pending JPH05216846A (ja) 1992-02-03 1992-02-03 通信パケット転送方式

Country Status (1)

Country Link
JP (1) JPH05216846A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8478964B2 (en) 2002-06-26 2013-07-02 Coherent Logix, Incorporated Stall propagation in a processing system with interspersed processors and communicaton elements

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175647A (ja) * 1984-09-21 1986-04-18 Nec Corp ネツトワ−ク制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175647A (ja) * 1984-09-21 1986-04-18 Nec Corp ネツトワ−ク制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8478964B2 (en) 2002-06-26 2013-07-02 Coherent Logix, Incorporated Stall propagation in a processing system with interspersed processors and communicaton elements
US8832413B2 (en) 2002-06-26 2014-09-09 Coherent Logix, Incorporated Processing system with interspersed processors and communication elements having improved wormhole routing
US9535877B2 (en) 2002-06-26 2017-01-03 Coherent Logix, Incorporated Processing system with interspersed processors and communication elements having improved communication routing

Similar Documents

Publication Publication Date Title
US5574945A (en) Multi channel inter-processor coupling facility processing received commands stored in memory absent status error of channels
EP0709779B1 (en) Virtual shared disks with application-transparent recovery
US4494190A (en) FIFO buffer to cache memory
US4933838A (en) Segmentable parallel bus for multiprocessor computer systems
US5528761A (en) Message passing apparatus for determining if counted acknowledgements from a set of processors are within a defined range
JPH09222956A (ja) 多重パスi/o要求機構を有するデータ処理システム及びキュー・ステータス更新方法
US20060212619A1 (en) Data processing system
US5594868A (en) Processor unit for a parallel processor system discards a received packet when a reception buffer has insufficient space for storing the packet
JPH05216846A (ja) 通信パケット転送方式
US7916146B1 (en) Halt context switching method and system
JPH04260962A (ja) 並列計算機における同期制御方式
JPS623361A (ja) ステ−タス通報方式
KR100498909B1 (ko) 교환시스템의 프로세서간 통신 이중화 장치
JP3273191B2 (ja) データ転送装置
JP2720519B2 (ja) データ転送方式
JP2000132527A (ja) プロセッサ間通信制御装置
JPS5836382B2 (ja) 共用バス制御方式
JP3086245B2 (ja) 他系アクセス指定装置
JPS61269545A (ja) 計算機システム
EP1380954B1 (en) Computer system and data processing method
JPS6010381A (ja) マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式
JPH0358162A (ja) プロセッサ間通信方式
JPH0784933A (ja) 入出力制御ボード
JPH0512219A (ja) プロセス転送方式
JPS6240558A (ja) 通信処理装置