JPH05215790A - 負荷電流検出回路 - Google Patents
負荷電流検出回路Info
- Publication number
- JPH05215790A JPH05215790A JP2023092A JP2023092A JPH05215790A JP H05215790 A JPH05215790 A JP H05215790A JP 2023092 A JP2023092 A JP 2023092A JP 2023092 A JP2023092 A JP 2023092A JP H05215790 A JPH05215790 A JP H05215790A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- load current
- load
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】 フューエルポンプモータなどを高速でデュー
ティ制御した場合にも、その負荷電流値の検出を正確に
行うことを目的とする。 【構成】 電源と負荷との間に接続されたパワーモスト
ランジスタＴのソース端子電圧（Ａ点の電圧）の平均値
に比例した電流ＩS をそのセンス端子ＴM から流し込ま
せる電流シンク源（トランジスタＴＲ）と、該ソース端
子電圧の平均値と該センス端子電圧（Ｂ点の電圧）の平
均値とを比較する手段（コンパレータＣＯＭＰ）とで構
成され、その比較結果に応じて負荷電流の異常の有無が
検出される。
ティ制御した場合にも、その負荷電流値の検出を正確に
行うことを目的とする。 【構成】 電源と負荷との間に接続されたパワーモスト
ランジスタＴのソース端子電圧（Ａ点の電圧）の平均値
に比例した電流ＩS をそのセンス端子ＴM から流し込ま
せる電流シンク源（トランジスタＴＲ）と、該ソース端
子電圧の平均値と該センス端子電圧（Ｂ点の電圧）の平
均値とを比較する手段（コンパレータＣＯＭＰ）とで構
成され、その比較結果に応じて負荷電流の異常の有無が
検出される。
Description
【０００１】
【産業上の利用分野】本発明はフューエルポンプモータ
などの誘導性負荷に流れる負荷電流値の異常を検出する
ための負荷電流検出回路に関し、特にパワーモストラン
ジスタを利用して該誘導性負荷をスイッチングによりデ
ューティ制御する際における、該負荷に流れる平均電流
の異常を検出するための負荷電流検出回路に関する。
などの誘導性負荷に流れる負荷電流値の異常を検出する
ための負荷電流検出回路に関し、特にパワーモストラン
ジスタを利用して該誘導性負荷をスイッチングによりデ
ューティ制御する際における、該負荷に流れる平均電流
の異常を検出するための負荷電流検出回路に関する。
【０００２】
【従来の技術】図２は従来技術におけるこの種の負荷電
流検出回路を例示するもので、Ｔは電源（＋Ｂ）側と該
誘導性負荷（該誘導性負荷に印加される出力電圧をＶ
OUT とする）との間に接続されたパワーモストランジス
タであって、ＴD は電源側に接続されたドレイン端子、
ＴS は負荷側に接続されたソース端子、ＴM はセンス端
子であって、該パワーモストランジスタをスイッチング
駆動することにより、該誘導性負荷（例えばフューエル
ポンプモータ）がデューティ制御される。
流検出回路を例示するもので、Ｔは電源（＋Ｂ）側と該
誘導性負荷（該誘導性負荷に印加される出力電圧をＶ
OUT とする）との間に接続されたパワーモストランジス
タであって、ＴD は電源側に接続されたドレイン端子、
ＴS は負荷側に接続されたソース端子、ＴM はセンス端
子であって、該パワーモストランジスタをスイッチング
駆動することにより、該誘導性負荷（例えばフューエル
ポンプモータ）がデューティ制御される。
【０００３】ＯＰ１′はその入力側が該センス端子と該
ソース端子とに接続された第１のオペアンプ、ＲS ′は
該センス端子と該オペアンプＯＰ１′の出力側との間に
接続された抵抗で、該センス端子ＴM で検出されたセン
ス電流ＩS はほぼそのまま該抵抗ＲS ′に流れ、該抵抗
ＲS ′によって該センス電流ＩS が電圧に変換される。
ここで該第１のオペアンプＯＰ１′の出力側の電圧をＶ
O とすると、 ＶO ＝ＶOUT −ＩS ・ＲS ′ ＩS ＝ＩL ／Ｋ（ただし、ＩL は負荷電流、Ｋはパワー
モストランジスタの電流比）、したがって、ＶO ＝Ｖ
OUT −ＩL ・ＲS ′／Ｋとなる。
ソース端子とに接続された第１のオペアンプ、ＲS ′は
該センス端子と該オペアンプＯＰ１′の出力側との間に
接続された抵抗で、該センス端子ＴM で検出されたセン
ス電流ＩS はほぼそのまま該抵抗ＲS ′に流れ、該抵抗
ＲS ′によって該センス電流ＩS が電圧に変換される。
ここで該第１のオペアンプＯＰ１′の出力側の電圧をＶ
O とすると、 ＶO ＝ＶOUT −ＩS ・ＲS ′ ＩS ＝ＩL ／Ｋ（ただし、ＩL は負荷電流、Ｋはパワー
モストランジスタの電流比）、したがって、ＶO ＝Ｖ
OUT −ＩL ・ＲS ′／Ｋとなる。
【０００４】次いで該変換された電圧ＩS ・ＲS ′、す
なわちＩL ・ＲS ′／Ｋが第２のオペアンプＯＰ２′で
増幅され、該第２のオペアンプＯＰ２′の出力側の電圧
ＶSは、 ＶS ＝（ＩL ・ＲS ′／Ｋ）・Ｒ２′／Ｒ１′となる。 このように該電圧ＶS は該負荷電流ＩL に比例した値と
なるので、該電圧ＶSを抵抗ＲC2′およびコンデンサＣ
２′からなる積分回路で積分することにより、該負荷電
流ＩL の平均電流が計測できることとなり、したがって
該積分された電圧Ｖi を、所定の比較基準電圧（図２に
示される回路では該比較基準電圧として、上記負荷への
出力電圧ＶOUT を抵抗ＲC1′およびコンデンサＣ１′か
らなる積分回路で積分してえられる該電圧ＶOUT の平均
値を、抵抗Ｒ３′およびＲ４′で分圧した電圧（ただし
上記Ｒ３′およびＲ４′からなる抵抗の抵抗値は、上記
抵抗ＲC1′に比して十分大きいものとする）が用いられ
ている）と、コンパレータＣＯＭＰ′で比較することに
よって、該負荷電流の異常が検出される。そしてその場
合の検出電流値（すなわち負荷電流値が異常であるとし
て該コンパレータＣＯＭＰ′の出力が反転するときの電
流しきい値）ＩL ・thは、ａｘ（ＶOUT の平均値）（た
だしａは、上記コンパレータＣＯＭＰ′に入力される比
較基準電圧と上記出力電圧ＶOUT の平均値との分圧比）
で表される。
なわちＩL ・ＲS ′／Ｋが第２のオペアンプＯＰ２′で
増幅され、該第２のオペアンプＯＰ２′の出力側の電圧
ＶSは、 ＶS ＝（ＩL ・ＲS ′／Ｋ）・Ｒ２′／Ｒ１′となる。 このように該電圧ＶS は該負荷電流ＩL に比例した値と
なるので、該電圧ＶSを抵抗ＲC2′およびコンデンサＣ
２′からなる積分回路で積分することにより、該負荷電
流ＩL の平均電流が計測できることとなり、したがって
該積分された電圧Ｖi を、所定の比較基準電圧（図２に
示される回路では該比較基準電圧として、上記負荷への
出力電圧ＶOUT を抵抗ＲC1′およびコンデンサＣ１′か
らなる積分回路で積分してえられる該電圧ＶOUT の平均
値を、抵抗Ｒ３′およびＲ４′で分圧した電圧（ただし
上記Ｒ３′およびＲ４′からなる抵抗の抵抗値は、上記
抵抗ＲC1′に比して十分大きいものとする）が用いられ
ている）と、コンパレータＣＯＭＰ′で比較することに
よって、該負荷電流の異常が検出される。そしてその場
合の検出電流値（すなわち負荷電流値が異常であるとし
て該コンパレータＣＯＭＰ′の出力が反転するときの電
流しきい値）ＩL ・thは、ａｘ（ＶOUT の平均値）（た
だしａは、上記コンパレータＣＯＭＰ′に入力される比
較基準電圧と上記出力電圧ＶOUT の平均値との分圧比）
で表される。
【０００５】
【発明が解決しようとする課題】しかしながら上記図２
に示されるような電流検出回路を例えばフューエルポン
プコントローラなどに用いた場合、上記パワーモストラ
ンジスタのスイッチングによって、負荷駆動を例えば２
０kHz 程度の高周波でデューティ駆動しており、該出力
電圧ＶOUT の波形は該デューティ駆動に応じた矩形波と
なる。このため該パワーモストランジスタの各ターンオ
ンおよびターンオフ時のdV／dt（上述したような高速駆
動をした場合における電圧立上りおよび立下り時の電圧
変化）に上記各オペアンプが追從できず、このためにか
かるデューティ駆動時における正確な電流検出ができ
ず、また高速動作に追從するオペアンプは高価であるな
どの問題点がある。
に示されるような電流検出回路を例えばフューエルポン
プコントローラなどに用いた場合、上記パワーモストラ
ンジスタのスイッチングによって、負荷駆動を例えば２
０kHz 程度の高周波でデューティ駆動しており、該出力
電圧ＶOUT の波形は該デューティ駆動に応じた矩形波と
なる。このため該パワーモストランジスタの各ターンオ
ンおよびターンオフ時のdV／dt（上述したような高速駆
動をした場合における電圧立上りおよび立下り時の電圧
変化）に上記各オペアンプが追從できず、このためにか
かるデューティ駆動時における正確な電流検出ができ
ず、また高速動作に追從するオペアンプは高価であるな
どの問題点がある。
【０００６】本発明はかかる課題を解決するためになさ
れたもので、上記出力電圧ＶOUT の平均値に比例したセ
ンス電流を、上記パワーモストランジスタのセンス端子
から該センス電流の電流シンク源に常時流し込ませるよ
うにし、該センス電流を該電流シンク源に流している状
態において、該センス端子電圧の平均値を上記ソース端
子電圧の平均値と比較することによって負荷電流の異常
を検出するという着想によって、上述したような高速動
作時にも正確な電流検出をすることができるようにした
ものである。
れたもので、上記出力電圧ＶOUT の平均値に比例したセ
ンス電流を、上記パワーモストランジスタのセンス端子
から該センス電流の電流シンク源に常時流し込ませるよ
うにし、該センス電流を該電流シンク源に流している状
態において、該センス端子電圧の平均値を上記ソース端
子電圧の平均値と比較することによって負荷電流の異常
を検出するという着想によって、上述したような高速動
作時にも正確な電流検出をすることができるようにした
ものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
めに本発明によれば、電源および負荷にそれぞれドレイ
ン端子およびソース端子が接続されたパワーモストラン
ジスタであってセンス端子を有するものと、該ソース端
子電圧の平均値に比例した電流を該センス端子から流し
込ませる電流シンク源と、該ソース端子電圧の平均値と
該センス端子電圧の平均値とを比較する手段とをそな
え、該センス端子電圧の平均値が該ソース端子電圧の平
均値より大であるか否かを検出することによって負荷電
流の異常の有無を検出することを特徴とする負荷電流検
出回路が提供される。
めに本発明によれば、電源および負荷にそれぞれドレイ
ン端子およびソース端子が接続されたパワーモストラン
ジスタであってセンス端子を有するものと、該ソース端
子電圧の平均値に比例した電流を該センス端子から流し
込ませる電流シンク源と、該ソース端子電圧の平均値と
該センス端子電圧の平均値とを比較する手段とをそな
え、該センス端子電圧の平均値が該ソース端子電圧の平
均値より大であるか否かを検出することによって負荷電
流の異常の有無を検出することを特徴とする負荷電流検
出回路が提供される。
【０００８】
【作用】上記構成によれば、該ソース端子電圧（出力電
圧ＶOUT ）の平均値に比例したセンス電流が該センス端
子から該電流シンク源に流れている状態において（すな
わち出力電圧が先に積分された状態において）、該ソー
ス端子電圧の平均値と該センス端子電圧の平均値とを比
較することによって、高速動作に追從するオペアンプを
必要とせず、しかも負荷を高速でデューティ駆動した場
合でも、正確な異常電流検出を行うことができる。
圧ＶOUT ）の平均値に比例したセンス電流が該センス端
子から該電流シンク源に流れている状態において（すな
わち出力電圧が先に積分された状態において）、該ソー
ス端子電圧の平均値と該センス端子電圧の平均値とを比
較することによって、高速動作に追從するオペアンプを
必要とせず、しかも負荷を高速でデューティ駆動した場
合でも、正確な異常電流検出を行うことができる。
【０００９】
【実施例】図１は本発明の１実施例としての負荷電流検
出回路を示すもので、上記出力電圧ＶOUT の平均値（す
なわちＶOUT とそのときのデューティ比との積）に比例
したセンス電流ＩS を該センス端子ＴM からダイオード
Ｄを介して流し込ませる電流シンク源としてトランジス
タＴＲが設けられ、該トランジスタのエミッタ側は抵抗
ＲS を介して接地側に接続される。なお該トランジスタ
ＴＲのベース側には抵抗Ｒ４とオペアンプＯＰが接続さ
れ、該オペアンプＯＰの入力側には該出力電圧ＶOUT を
抵抗Ｒ３とコンデンサＣ３とで分圧された電圧と、該ト
ランジスタＴＲのエミッタ電圧とが入力される。ここで
該負荷をデューティ駆動する場合のデューティ比をＤＵ
ＴＹとすると、該トランジスタＴＲを通して流れるセン
ス電流ＩS は、該ＶOUT に該ＤＵＴＹを乘じた値（すな
わち該ＶOUT の平均値）を該抵抗ＲS の抵抗値で除した
値となり、結局該出力電圧ＶOUT の平均値に比例した値
となる。
出回路を示すもので、上記出力電圧ＶOUT の平均値（す
なわちＶOUT とそのときのデューティ比との積）に比例
したセンス電流ＩS を該センス端子ＴM からダイオード
Ｄを介して流し込ませる電流シンク源としてトランジス
タＴＲが設けられ、該トランジスタのエミッタ側は抵抗
ＲS を介して接地側に接続される。なお該トランジスタ
ＴＲのベース側には抵抗Ｒ４とオペアンプＯＰが接続さ
れ、該オペアンプＯＰの入力側には該出力電圧ＶOUT を
抵抗Ｒ３とコンデンサＣ３とで分圧された電圧と、該ト
ランジスタＴＲのエミッタ電圧とが入力される。ここで
該負荷をデューティ駆動する場合のデューティ比をＤＵ
ＴＹとすると、該トランジスタＴＲを通して流れるセン
ス電流ＩS は、該ＶOUT に該ＤＵＴＹを乘じた値（すな
わち該ＶOUT の平均値）を該抵抗ＲS の抵抗値で除した
値となり、結局該出力電圧ＶOUT の平均値に比例した値
となる。
【００１０】このようにして該ＶOUT の平均値に見合っ
たセンス電流ＩS が該トランジスタＴＲを通して流れて
いる状態において、該ソース端子電圧の平均値（図１に
示される回路では、ソース端子電圧すなわちＡ点の電圧
をダイオードＤ、抵抗Ｒ１およびＲ２で分圧した電圧を
コンデンサＣ１で積分した電圧Ｃ′）と、該センス端子
電圧の平均値（図１に示される回路では、センス端子電
圧すなわちＢ点の電圧をダイオードＤ、抵抗Ｒ１および
Ｒ２で分圧した電圧をコンデンサＣ１で積分した電圧
Ｃ）とが、コンパレータＣＯＭＰに入力されてその大き
さが比較される。
たセンス電流ＩS が該トランジスタＴＲを通して流れて
いる状態において、該ソース端子電圧の平均値（図１に
示される回路では、ソース端子電圧すなわちＡ点の電圧
をダイオードＤ、抵抗Ｒ１およびＲ２で分圧した電圧を
コンデンサＣ１で積分した電圧Ｃ′）と、該センス端子
電圧の平均値（図１に示される回路では、センス端子電
圧すなわちＢ点の電圧をダイオードＤ、抵抗Ｒ１および
Ｒ２で分圧した電圧をコンデンサＣ１で積分した電圧
Ｃ）とが、コンパレータＣＯＭＰに入力されてその大き
さが比較される。
【００１１】ここでパワーモストランジスタＴがオン状
態にあるときの該パワーモストランジスタのドレイン・
センス端子間の電圧をＶS （上記センス電流ＩS とドレ
イン・センス端子間のオン抵抗ＲM との積に等しい）、
一方該パワーモストランジスタのドレイン・ソース端子
間の電圧をＶD （負荷電流ＩL とドレイン・ソース端子
間のオン抵抗ＲD との積に等しい）とし、また上記Ｂ点
の電圧を抵抗Ｒ１およびＲ２の抵抗値の和で除した値
（すなわち電流ＩS ′の値）が上記センス電流Ｉ S の値
に比して十分に小さいものとすれば、負荷電流値が設定
値より大きくなった場合に（すなわち負荷抵抗が設定値
より小さくなった場合に）、該コンパレータＣＯＭＰの
出力レベルが反転するのは、該パワーモストランジスタ
のオン時において、上記ＶS の値が上記ＶD の値と等し
くなったとき（すなわち上記Ａ点の電圧とＢ点の電圧と
が等しくなったとき）である。
態にあるときの該パワーモストランジスタのドレイン・
センス端子間の電圧をＶS （上記センス電流ＩS とドレ
イン・センス端子間のオン抵抗ＲM との積に等しい）、
一方該パワーモストランジスタのドレイン・ソース端子
間の電圧をＶD （負荷電流ＩL とドレイン・ソース端子
間のオン抵抗ＲD との積に等しい）とし、また上記Ｂ点
の電圧を抵抗Ｒ１およびＲ２の抵抗値の和で除した値
（すなわち電流ＩS ′の値）が上記センス電流Ｉ S の値
に比して十分に小さいものとすれば、負荷電流値が設定
値より大きくなった場合に（すなわち負荷抵抗が設定値
より小さくなった場合に）、該コンパレータＣＯＭＰの
出力レベルが反転するのは、該パワーモストランジスタ
のオン時において、上記ＶS の値が上記ＶD の値と等し
くなったとき（すなわち上記Ａ点の電圧とＢ点の電圧と
が等しくなったとき）である。
【００１２】すなわち上記図１に示される回路におい
て、該負荷電流値が正常の範囲にある間は、該パワーモ
ストランジスタのオン時における上記ＶS の値は上記Ｖ
D の値より大きくなって、該Ｂ点の電圧（電源電圧と該
電圧ＶS との差）が該Ａ点の電圧（電源電圧と該電圧Ｖ
D との差）より小さくなっているが、該負荷電流値が所
定の設定値より増大して異常値に達すると、上記と逆に
上記ＶD の値が上記ＶSの値より大きくなって、該Ｂ点
の電圧が該Ａ点の電圧より大きくなる。これによって該
センス端子ＴM から抵抗Ｒ１およびＲ２を通して流れる
電流ＩS ′も増大し、該コンパレータＣＯＭＰに入力さ
れる該センス端子電圧の平均値に対応する電圧Ｃが該ソ
ース端子電圧の平均値に対応する電圧Ｃ′より大きくな
って、該コンパレータＣＯＭＰの出力レベルが反転し、
これにより該負荷電流の異常が検出される。そしてその
場合の検出電流値（すなわち負荷電流値が異常であると
して該コンパレータＣＯＭＰの出力が反転するときの該
負荷電流のしきい値）ＩL.thは、ａｘ（ＶOUT の平均
値）（ただしａは、該コンパレータＣＯＭＰに入力され
る比較基準電圧（すなわち上記電圧Ｃ′）と該ＶOUT の
平均値との分圧比）で表されることとなる。
て、該負荷電流値が正常の範囲にある間は、該パワーモ
ストランジスタのオン時における上記ＶS の値は上記Ｖ
D の値より大きくなって、該Ｂ点の電圧（電源電圧と該
電圧ＶS との差）が該Ａ点の電圧（電源電圧と該電圧Ｖ
D との差）より小さくなっているが、該負荷電流値が所
定の設定値より増大して異常値に達すると、上記と逆に
上記ＶD の値が上記ＶSの値より大きくなって、該Ｂ点
の電圧が該Ａ点の電圧より大きくなる。これによって該
センス端子ＴM から抵抗Ｒ１およびＲ２を通して流れる
電流ＩS ′も増大し、該コンパレータＣＯＭＰに入力さ
れる該センス端子電圧の平均値に対応する電圧Ｃが該ソ
ース端子電圧の平均値に対応する電圧Ｃ′より大きくな
って、該コンパレータＣＯＭＰの出力レベルが反転し、
これにより該負荷電流の異常が検出される。そしてその
場合の検出電流値（すなわち負荷電流値が異常であると
して該コンパレータＣＯＭＰの出力が反転するときの該
負荷電流のしきい値）ＩL.thは、ａｘ（ＶOUT の平均
値）（ただしａは、該コンパレータＣＯＭＰに入力され
る比較基準電圧（すなわち上記電圧Ｃ′）と該ＶOUT の
平均値との分圧比）で表されることとなる。
【００１３】
【発明の効果】本発明によれば、汎用的な部品で回路構
成しても、負荷を高周波でデューティ制御する場合にお
ける、負荷電流の検出を正確に行うことができる。
成しても、負荷を高周波でデューティ制御する場合にお
ける、負荷電流の検出を正確に行うことができる。
【図１】本発明の１実施例としての負荷電流検出回路を
示す図である。
示す図である。
【図２】従来技術におけるこの種の負荷電流検出回路を
例示する図である。
例示する図である。
Ｔ…パワーモストランジスタ ＴD …ドレイン端子 ＴS …ソース端子 ＴM …センス端子 ＯＰ，ＯＰ１′，ＰＯ２′…オペアンプ ＣＯＭＰ，ＣＯＭＰ′…コンパレータ ＴＲ…電流シンク源としてのトランジスタ
Claims (1)
- 【請求項１】 電源および負荷にそれぞれドレイン端子
およびソース端子が接続されたパワーモストランジスタ
であってセンス端子を有するものと、該ソース端子電圧
の平均値に比例した電流を該センス端子から流し込ませ
る電流シンク源と、該ソース端子電圧の平均値と該セン
ス端子電圧の平均値とを比較する手段とをそなえ、該セ
ンス端子電圧の平均値が該ソース端子電圧の平均値より
大であるか否かを検出することによって負荷電流の異常
の有無を検出することを特徴とする負荷電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04020230A JP3137402B2 (ja) | 1992-02-05 | 1992-02-05 | 負荷電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04020230A JP3137402B2 (ja) | 1992-02-05 | 1992-02-05 | 負荷電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05215790A true JPH05215790A (ja) | 1993-08-24 |
| JP3137402B2 JP3137402B2 (ja) | 2001-02-19 |
Family
ID=12021375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04020230A Expired - Fee Related JP3137402B2 (ja) | 1992-02-05 | 1992-02-05 | 負荷電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3137402B2 (ja) |
-
1992
- 1992-02-05 JP JP04020230A patent/JP3137402B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3137402B2 (ja) | 2001-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| EP0580923B1 (en) | Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value | |
| US7106031B2 (en) | Electric power supply apparatus having input switching circuit | |
| US7420340B2 (en) | Motor speed control circuit | |
| AU726077B2 (en) | Gate control circuit for voltage drive switching element | |
| JPS631039B2 (ja) | ||
| US3970870A (en) | Signal rectifying circuit | |
| EP0921624A1 (en) | Device for driving self arc-extinguishing type power element | |
| JPH11191957A (ja) | 誘導負荷の電流をスイッチング制御するための回路装置 | |
| US5939850A (en) | Circuit for driving polyphase motor | |
| JPH0627157A (ja) | 誘導性負荷の電流検出回路 | |
| JP3137402B2 (ja) | 負荷電流検出回路 | |
| US6548983B2 (en) | PWM-pulse control system | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JPH04142468A (ja) | インテリジェントｉｃの過電流検出回路 | |
| JPS5935580A (ja) | 直流電動機の速度制御装置 | |
| US7535267B2 (en) | Output circuit and operational amplifier | |
| KR960010146A (ko) | 방전기기용 전원장치 | |
| JP2002345291A (ja) | 電磁作動器駆動装置 | |
| KR0174515B1 (ko) | 센스 트랜지스터를 이용한 제어회로 | |
| JPH053681A (ja) | 電圧検出装置 | |
| JPH064105A (ja) | 誘導性負荷の駆動回路 | |
| JP3671796B2 (ja) | 電流制御型素子用駆動装置 | |
| KR910001076Y1 (ko) | 팝잡음이 제거되는 직류앰프회로 | |
| KR100294054B1 (ko) | 마이크로 스텝 모터 구동회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |