JPH05206818A - Semiconductor switch - Google Patents

Semiconductor switch

Info

Publication number
JPH05206818A
JPH05206818A JP1317192A JP1317192A JPH05206818A JP H05206818 A JPH05206818 A JP H05206818A JP 1317192 A JP1317192 A JP 1317192A JP 1317192 A JP1317192 A JP 1317192A JP H05206818 A JPH05206818 A JP H05206818A
Authority
JP
Japan
Prior art keywords
field effect
input
effect transistor
circuit
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1317192A
Other languages
Japanese (ja)
Inventor
Yoshitada Iyama
義忠 伊山
Mitsuhiro Shimozawa
充弘 下沢
Kenji Ito
健治 伊東
Yasuyuki Ito
康之 伊藤
Fumio Takeda
文雄 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1317192A priority Critical patent/JPH05206818A/en
Publication of JPH05206818A publication Critical patent/JPH05206818A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To provide the semiconductor switch of low loss and, in addition, of high power resistance. CONSTITUTION:A first hybrid circuit 8, a first and a second circuits whose input terminals are connected respectively to a pair of the input/output terminals 10, 15 of one side of the first hybrid circuit 8, and which are provided with biasing means consisting of field effect transistors 13, 18 grounded at one electrodes other than gate electrodes and inductors 11, 16 and to impress bias voltage to the gate electrodes of the field effect transistors 13, 18, and are constituted so as to form filters to make a pair of the input/output terminals 10, 15 respectively into a grounded state in a biased state that low impedance is realized between the drain and the source electrodes of the field effect transistors 13, 18, and pass working frequency in the biased state that high impedance is realized between the drain and the source electrodes of the field effect transistors 14, 19, and a second hybrid circuit 9 whose pair of the input/ output terminals of one side are connected to the output terminal of the first circuit and the output terminal of the second circuit are provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、電気信号の経路を切
り換える半導体スイッチに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor switch for switching electric signal paths.

【0002】[0002]

【従来の技術】図7は、たとえばW.V.MCLEVI
GE et.al,“Resonated GaAs
FET Devices for Microwave
Switching”IEEE ED,vol.ED
−28,NO.2,Feb.1981 PP.198−
204に示された、マイクロ波帯で使用される従来の半
導体スイッチの構成の一例を示す等価回路図である。図
において、第一の入出力端子1には、第一の電界効果ト
ランジスタ2のドレインと第二の電界効果トランジスタ
3のドレインとがそれぞれ接続されている。第一の電界
効果トランジスタ2のソースには第二の入出力端子4が
接続されており、また、第二の電界効果トランジスタ3
のソースには第三の入出力端子5が接続されている。さ
らに、第一の電界効果トランジスタ2のドレインとソー
スとは、第一のインダクタ6で接続され、第二の電界効
果トランジスタ3のドレインとソースとは、第二のイン
ダクタ7で接続されている。第一の電界効果トランジス
タ2のゲート、および、第二の電界効果トランジスタ3
のゲートには外部よりバイアスが印加されるが、ここで
はそのためのバイアス回路等は図示を省略している。
2. Description of the Related Art FIG. V. MLEVI
GE et. al, “Resonated GaAs”
FET Devices for Microwave
Switching "IEEE ED, vol.ED
-28, NO. 2, Feb. 1981 PP. 198-
It is an equivalent circuit diagram which shows an example of a structure of the conventional semiconductor switch shown by 204 used for a microwave band. In the figure, the drain of the first field effect transistor 2 and the drain of the second field effect transistor 3 are connected to the first input / output terminal 1. The second input / output terminal 4 is connected to the source of the first field effect transistor 2, and the second field effect transistor 3
The third input / output terminal 5 is connected to the source of the. Furthermore, the drain and source of the first field effect transistor 2 are connected by the first inductor 6, and the drain and source of the second field effect transistor 3 are connected by the second inductor 7. The gate of the first field effect transistor 2 and the second field effect transistor 3
A bias is applied to the gate of the gate from the outside, but the bias circuit and the like for that purpose are omitted here.

【0003】次に動作について説明する。この動作説明
では、まず、第一の入出力端子1から低電力のマイクロ
波が入射した場合について説明し、ついで、数W程度の
比較的電力レベルの高いマイクロ波が入射した場合につ
いて説明し、この場合に生じる問題について言及する。
ここでは、簡単のため、第一の電界効果トランジスタ2
および第二の電界効果トランジスタ3は同一とし、ま
た、第一のインダクタ6および第二のインダクタ7も同
一とした場合について示している。図8、図9は動作を
説明するための等価回路図であり、まず、第一の入出力
端子1から低電力のマイクロ波が入射して第二の入出力
端子4へ伝搬していく場合を考える。この場合の等価回
路図を図8に示す。このとき、第一の電界効果トランジ
スタ2のゲートを接地電位の0Vにする。同時に、第二
の電界効果トランジスタ3のゲートにはピンチオフ電圧
Vpより低い負のバイアス電圧Vbiasを印加する。
このバイアス状態で、第一の電界効果トランジスタ2の
ドレイン・ソース間は低インピーダンスとなり、等価的
にR1で示した抵抗で表される。一方、第二の電界効果
トランジスタ3のドレイン・ソース間は比較的に高イン
ピーダンスとなり、等価的にC1で示したキャパシタで
表される。所用周波数においてキャパシタC1と第二の
インダクタ7とが並列共振するようにしてそれぞれの素
子を選べば、この並列共振回路はC1単独の場合よりい
っそうの高インピーダンスを呈して電波を遮断する。し
たがって、第一の入出力端子1から入射したマイクロ波
は第一の電界効果トランジスタ2を通過し、第二の入出
力端子4へ現れる。
Next, the operation will be described. In this operation description, first, a case where a low power microwave is incident from the first input / output terminal 1 is described, and then a case where a microwave having a relatively high power level of about several W is incident is described. The problems that arise in this case will be mentioned.
Here, for simplicity, the first field effect transistor 2
The second field effect transistor 3 is the same, and the first inductor 6 and the second inductor 7 are also the same. 8 and 9 are equivalent circuit diagrams for explaining the operation. First, in the case where a low-power microwave enters from the first input / output terminal 1 and propagates to the second input / output terminal 4. think of. An equivalent circuit diagram in this case is shown in FIG. At this time, the gate of the first field effect transistor 2 is set to the ground potential of 0V. At the same time, a negative bias voltage Vbias lower than the pinch-off voltage Vp is applied to the gate of the second field effect transistor 3.
In this biased state, the impedance between the drain and the source of the first field effect transistor 2 becomes low, and the resistance is equivalently represented by R1. On the other hand, the impedance between the drain and the source of the second field effect transistor 3 is relatively high and is equivalently represented by the capacitor indicated by C1. When the respective elements are selected so that the capacitor C1 and the second inductor 7 resonate in parallel at the required frequency, this parallel resonance circuit exhibits a higher impedance than that of C1 alone and blocks radio waves. Therefore, the microwave incident from the first input / output terminal 1 passes through the first field effect transistor 2 and appears at the second input / output terminal 4.

【0004】ついで、第一の電界効果トランジスタ2と
第二の電界効果トランジスタ3のゲートに加えられるバ
イアス電圧を逆にすると、等価回路は図9で表される。
各電界効果トランジスタはそれぞれ上記の図8に示した
場合と逆のインピーダンスを呈するので、第一の入出力
端子1から入射したマイクロ波が、第三の入出力端子5
へ現れる。すなわち、第一の電界効果トランジスタ2と
第二の電界効果トランジスタ3のゲートバイアス電圧を
0V、Vbiasとし、交互に切り換えることにより、
マイクロ波の経路を切り換えるスイッチとして動作す
る。
Then, when the bias voltages applied to the gates of the first field effect transistor 2 and the second field effect transistor 3 are reversed, an equivalent circuit is shown in FIG.
Since each field effect transistor has an impedance opposite to that shown in FIG. 8 above, the microwave incident from the first input / output terminal 1 receives
Appears to. That is, by setting the gate bias voltages of the first field effect transistor 2 and the second field effect transistor 3 to 0 V and Vbias and switching them alternately,
It operates as a switch that switches the microwave path.

【0005】次に、大電力レベルのマイクロ波が第一の
入出力端子1へ入射する場合を考える。このとき、一方
の電界効果トランジスタは低インピーダンス、他方の電
界効果トランジスタは高インピーダンスを呈するから、
高インピーダンスとなる電界効果トランジスタのドレイ
ン・ソース電極間には大電圧が加わる。この結果、加わ
る電圧がゲートのブレークダウン電圧以上となった場合
に、電界効果トランジスタが破損するという問題が生じ
る。例えば、各入出力端子の特性インピーダンスを50
Ω、Vbiasを−5V、入力電力を3Wとすると、ゲ
ート・ソース電極間に加わる電圧は最大13.5Vとな
る。この電圧は、ゲートバイアス電圧0V状態における
ドレイン・ソース電極間の抵抗R1を小さくし低損失な
スイッチを得ようとする電界効果トランジスタにおいて
は、容易に実現できる値ではない。
Next, consider a case where a microwave of a high power level is incident on the first input / output terminal 1. At this time, one of the field effect transistors exhibits low impedance, and the other field effect transistor exhibits high impedance.
A large voltage is applied between the drain and source electrodes of the field effect transistor that has high impedance. As a result, when the applied voltage exceeds the breakdown voltage of the gate, the field effect transistor is damaged. For example, set the characteristic impedance of each input / output terminal to 50
When Ω and Vbias are -5V and the input power is 3W, the maximum voltage applied between the gate and source electrodes is 13.5V. This voltage is not a value that can be easily realized in a field effect transistor in which the resistance R1 between the drain and source electrodes in the state of 0V gate bias voltage is reduced to obtain a low loss switch.

【0006】[0006]

【発明が解決しようとする課題】従来の半導体スイッチ
は以上のように構成されているので、低損失でかつ数W
程度の高耐電力性能を得ようとすると、低抵抗で耐電力
の高い電界効果トランジスタが必要となるが、このよう
な電界効果トランジスタが容易に得られないため、低損
失かつ高耐電力の半導体スイッチの実現が困難であっ
た。
Since the conventional semiconductor switch is constructed as described above, it has a low loss and a few watts.
A field effect transistor with low resistance and high power resistance is required to obtain high power withstanding capability, but such a field effect transistor cannot be easily obtained. It was difficult to realize the switch.

【0007】この発明は上記のような問題点を解決する
ためになされたもので、低損失かつ高耐電力の半導体ス
イッチを得ることを目的とする。
The present invention has been made to solve the above problems, and an object thereof is to obtain a semiconductor switch having low loss and high power resistance.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、この発明に係る半導体スイッチは、第一のハイブリ
ッド回路と、上記第一のハイブリッド回路の一方の一対
の入出力端子のそれぞれに入力端が接続され、ゲート電
極以外の一電極を接地した電界効果トランジスタとイン
ダクタから成り、上記電界効果トランジスタのゲート電
極にバイアス電圧を印加するバイアス手段を備え、上記
電界効果トランジスタのドレイン・ソース電極間を低イ
ンピーダンスとするバイアス状態で上記一対の入出力端
子をそれぞれ接地状態とし、上記電界効果トランジスタ
のドレイン・ソース電極間を高インピーダンスとするバ
イアス状態で使用周波数を通過させるフィルタを形成す
るよう構成した第一の回路および第二の回路と、一方の
一対の入出力端子がそれぞれ上記第一の回路の出力端と
第二の回路の出力端に接続された第二のハイブリッド回
路とを備えたものである。
In order to achieve the above object, a semiconductor switch according to the present invention has a first hybrid circuit and a pair of input / output terminals of one of the first hybrid circuit. A field effect transistor having an end connected to one electrode other than the gate electrode is grounded, and an inductor, comprising bias means for applying a bias voltage to the gate electrode of the field effect transistor, and between the drain and source electrodes of the field effect transistor. The pair of input / output terminals are grounded in a bias state in which the impedance is low, and a filter is formed to pass the used frequency in a bias state in which the drain-source electrode of the field effect transistor has a high impedance. First circuit and second circuit, and one pair of input / output terminals Each is obtained and a second hybrid circuit connected to the output terminals of the second circuit of the first circuit.

【0009】[0009]

【作用】上記のように構成された半導体スイッチにおい
ては、第一のハイブリッド回路より低電力レベルの電気
信号が入力された場合、第一のハイブリッド回路と第二
のハイブリッド回路の間に設けた第一の回路および第二
の回路の電界効果トランジスタのドレイン・ソース電極
間を高インピーダンスとするバイアス状態とすると、電
界効果トランジスタが等価的に呈するキャパシタとイン
ダクタとで、使用周波数を通過させるフィルタを形成す
るよう構成しているので、電気信号は第二のハイブリッ
ド回路側に通過して出力され、第一のハイブリッド回路
側には現れない。次に、数Wの高電力の電気信号が同様
にして第一のハイブリッド回路より入力された場合は、
上記の電界効果トランジスタのドレイン・ソース電極間
を低インピーダンスとするバイアス状態で第一のハイブ
リッド回路の一方の一対の入出力端子をそれぞれ接地状
態とすると、電界効果トランジスタに印加されるRF電
圧が低く、電界効果トランジスタの耐圧が小さくとも数
Wの電力を扱うことができる。この場合には、入力され
た電気信号は第一のハイブリッド回路側に反射されて出
力され、第二のハイブリッド回路側には現れない。
In the semiconductor switch configured as described above, when an electric signal of a low power level is input from the first hybrid circuit, the first switch is provided between the first hybrid circuit and the second hybrid circuit. When the drain and source electrodes of the field-effect transistors of the first circuit and the second circuit are placed in a biased state with a high impedance, a capacitor and an inductor that are equivalently expressed by the field-effect transistor form a filter that passes the used frequency. The electric signal passes through the second hybrid circuit side and is output, and does not appear on the first hybrid circuit side. Next, when a high power electric signal of several W is similarly input from the first hybrid circuit,
When one of the pair of input / output terminals of the first hybrid circuit is grounded in the bias state where the drain-source electrode of the field effect transistor has a low impedance, the RF voltage applied to the field effect transistor is low. Even if the breakdown voltage of the field effect transistor is small, it is possible to handle electric power of several W. In this case, the input electric signal is reflected by the first hybrid circuit side and output, and does not appear on the second hybrid circuit side.

【0010】[0010]

【実施例】実施例1 図1はこの発明の一実施例を示す回路構成図である。結
合線路形90度ハイブリッド等の第一のハイブリッド回
路8と第二のハイブリッド回路9とを用い、第一のハイ
ブリッド回路8の第一の入出力端子10が第三のインダ
クタ11を介して、第二のハイブリッド回路9の第一の
入出力端子12に接続されている。第三のインダクタ1
1の両端には、ソースを接地した第三の電界効果トラン
ジスタ13、第四の電界効果トランジスタ14のドレイ
ンが接続されている。一方、同様にして、第一のハイブ
リッド回路8の第二の入出力端子15が第四のインダク
タ16を介して、第二のハイブリッド回路9の第二の入
出力端子17に接続されている。第四のインダクタ16
の両端には、ソースを接地した第五の電界効果トランジ
スタ18、第六の電界効果トランジスタ19のドレイン
が接続されている。また、第二のハイブリッド回路9の
第三の入出力端子20には、一端を接地された終端抵抗
21が接続されている。さらに、上記4個の電界効果ト
ランジスタのゲートにはバイアス回路(図示せず)を介
してバイアスを印加する構成である。
Embodiment 1 FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention. A first hybrid circuit 8 such as a coupled line type 90 degree hybrid and a second hybrid circuit 9 are used, and a first input / output terminal 10 of the first hybrid circuit 8 is connected via a third inductor 11 to It is connected to the first input / output terminal 12 of the second hybrid circuit 9. Third inductor 1
The drains of the third field effect transistor 13 and the fourth field effect transistor 14 whose sources are grounded are connected to both ends of 1. On the other hand, similarly, the second input / output terminal 15 of the first hybrid circuit 8 is connected to the second input / output terminal 17 of the second hybrid circuit 9 via the fourth inductor 16. Fourth inductor 16
The drains of the fifth field effect transistor 18 and the sixth field effect transistor 19 whose sources are grounded are connected to both ends of the. A terminating resistor 21 whose one end is grounded is connected to the third input / output terminal 20 of the second hybrid circuit 9. Further, a bias is applied to the gates of the four field effect transistors through a bias circuit (not shown).

【0011】次に動作について説明する。図2、図3は
動作を説明するための等価回路図である。ここでは、簡
単のため、第三、第四、第五、第六の4つの電界効果ト
ランジスタ13、14、18、19はすべて同一とし、
また、第三、第四のインダクタ11、16も同一として
いる。従来例における電界効果トランジスタの動作の説
明と同様に、電界効果トランジスタのゲートに印加する
バイアス電圧を0Vとピンチオフ電圧とに切り替えるこ
とにより、電界効果トランジスタのドレイン、ソース間
を抵抗とキャパシタとに切り替えることができる。ここ
では、この抵抗、キャパシタをそれぞれRa、Caと表
している。以下に述べる動作説明では、まず、低電力の
マイクロ波が入力される場合について説明し、ついで、
数W程度の比較的電力レベルの高いマイクロ波が入力さ
れる場合について説明する。
Next, the operation will be described. 2 and 3 are equivalent circuit diagrams for explaining the operation. Here, for simplification, the four field effect transistors 13, 14, 18, and 19 of the third, fourth, fifth, and sixth are all the same,
The third and fourth inductors 11 and 16 are also the same. Similar to the description of the operation of the field effect transistor in the conventional example, by switching the bias voltage applied to the gate of the field effect transistor between 0 V and the pinch-off voltage, the drain and source of the field effect transistor are switched between a resistor and a capacitor. be able to. Here, these resistors and capacitors are represented as Ra and Ca, respectively. In the operation description given below, first, the case where a low-power microwave is input is described, and then,
A case where a microwave having a relatively high power level of about several W is input will be described.

【0012】図2は低電力のマイクロ波が入力される場
合の動作を説明するための等価回路図である。電界効果
トランジスタのゲートにはピンチオフ電圧を印加して、
ドレイン、ソース間を等価的にキャパシタCaとしてい
る。このキャパシタCaおよび第三のインダクタ11、
第四のインダクタ16により、所要周波数を通過帯域と
するπ形の低域通過形フィルタがそれぞれ構成されてい
る。第一のハイブリッド回路8の第三の入出力端子22
より入射したマイクロ波は、第一のハイブリッド回路8
の第一の入出力端子10および第二の入出力端子15に
現れる。第一のハイブリッド回路8の第一の入出力端子
10に現れたマイクロ波は、等価的なキャパシタCaを
呈する第三の電界効果トランジスタ13、第四の電界効
果トランジスタ14と第三のインダクタ11を通過して
第二のハイブリッド回路9の第一の入出力端子12に入
力される。一方、同様にして、第一のハイブリッド回路
8の第二の入出力端子15に現れたマイクロ波は、等価
的なキャパシタCaを呈する第五の電界効果トランジス
タ18、第六の電界効果トランジスタ19と第四のイン
ダクタ16を通過して第二のハイブリッド回路9の第二
の入出力端子17に入力される。このようにして第二の
ハイブリッド回路9に入射した上記2つのマイクロ波
は、合成されて第二のハイブリッド回路9の第四の入出
力端子23に出力として現れる。この場合に、各電界効
果トランジスタは比較的高インピーダンスを呈する状態
となっているが、電力レベルが低いことから、ゲートに
ブレークダウン電圧以上の電圧が加わることがなく、電
界効果トランジスタが破損する問題はない。また、等価
的なキャパシタCaを低域通過形フィルタの一部として
使用するため、広帯域に電波を伝送することができる。
なお、第二のハイブリッド回路9に入射した上記2つの
マイクロ波のアンバランス成分は、第二のハイブリッド
回路9の第三の入出力端子20に現れて終端抵抗21で
吸収される。
FIG. 2 is an equivalent circuit diagram for explaining the operation when a low power microwave is input. Apply a pinch-off voltage to the gate of the field effect transistor,
A capacitor Ca is equivalently provided between the drain and the source. This capacitor Ca and the third inductor 11,
The fourth inductor 16 constitutes a π-type low-pass filter having a pass band at a required frequency. The third input / output terminal 22 of the first hybrid circuit 8
The more incident microwave is the first hybrid circuit 8
Appears at the first input / output terminal 10 and the second input / output terminal 15. The microwave appearing at the first input / output terminal 10 of the first hybrid circuit 8 causes the third field effect transistor 13, the fourth field effect transistor 14, and the third inductor 11 which are equivalent to the capacitor Ca to appear. It passes through and is input to the first input / output terminal 12 of the second hybrid circuit 9. On the other hand, in the same manner, the microwaves appearing at the second input / output terminal 15 of the first hybrid circuit 8 become the fifth field effect transistor 18 and the sixth field effect transistor 19 that exhibit the equivalent capacitor Ca. It passes through the fourth inductor 16 and is input to the second input / output terminal 17 of the second hybrid circuit 9. In this way, the two microwaves that have entered the second hybrid circuit 9 are combined and appear as an output at the fourth input / output terminal 23 of the second hybrid circuit 9. In this case, each field effect transistor is in a state of exhibiting a relatively high impedance, but since the power level is low, the voltage above the breakdown voltage is not applied to the gate, and the field effect transistor is damaged. There is no. Moreover, since the equivalent capacitor Ca is used as a part of the low-pass filter, radio waves can be transmitted in a wide band.
The unbalanced components of the two microwaves incident on the second hybrid circuit 9 appear at the third input / output terminal 20 of the second hybrid circuit 9 and are absorbed by the terminating resistor 21.

【0013】図3は高電力のマイクロ波が入力される場
合の動作を説明するための等価回路図である。電界効果
トランジスタのゲートに印加する電圧を0Vとして、ド
レイン、ソース間を等価的に抵抗Raとしている。抵抗
Raの抵抗値は数Ω以下にでき、スイッチの電源インピ
ーダンス、負荷インピーダンスとして通常選ばれる50
Ωに比べて小さくできる。低電力のマイクロ波が入力さ
れる場合と同じく第一のハイブリッド回路8の第三の入
出力端子22より入力されたマイクロ波は、第一のハイ
ブリッド回路8の第一の入出力端子10および第二の入
出力端子15に現れる。ここで、この第一のハイブリッ
ド回路8の第一の入出力端子10および第二の入出力端
子15は、抵抗Raを呈する第三の電界効果トランジス
タ13、第五の電界効果トランジスタ18によりそれぞ
れほぼ短絡とされている。このため、上記の第一のハイ
ブリッド回路8の第一の入出力端子10および第二の入
出力端子15に現れた2つのマイクロ波は、反射され、
合成されて第一のハイブリッド回路8の第四の入出力端
子24に出力として現れる。この際、第一のハイブリッ
ド回路8と第二のハイブリッド回路9との間は、それぞ
れ2つの低抵抗の抵抗Raによって二重に遮断されてい
るため、第二のハイブリッド回路9の第三の入出力端子
20および第四の入出力端子23にはマイクロ波が現れ
ない。
FIG. 3 is an equivalent circuit diagram for explaining the operation when a high-power microwave is input. The voltage applied to the gate of the field effect transistor is 0 V, and the drain and the source are equivalently resistors Ra. The resistance value of the resistor Ra can be set to several Ω or less, and is usually selected as the power source impedance and load impedance of the switch.
Can be made smaller than Ω. The microwave input from the third input / output terminal 22 of the first hybrid circuit 8 is the same as when the low power microwave is input. It appears at the second input / output terminal 15. Here, the first input / output terminal 10 and the second input / output terminal 15 of the first hybrid circuit 8 are almost respectively formed by the third field effect transistor 13 and the fifth field effect transistor 18 having the resistance Ra. It is a short circuit. Therefore, the two microwaves appearing at the first input / output terminal 10 and the second input / output terminal 15 of the first hybrid circuit 8 are reflected,
It is combined and appears as an output at the fourth input / output terminal 24 of the first hybrid circuit 8. At this time, since the first hybrid circuit 8 and the second hybrid circuit 9 are doubly cut off by the two low-resistance resistors Ra, respectively, the third input circuit of the second hybrid circuit 9 is connected. No microwave appears at the output terminal 20 and the fourth input / output terminal 23.

【0014】実施例2 図4に、この発明による半導体スイッチを送受切換スイ
ッチとして使用した例を示す。電界効果トランジスタ1
3,14,18,19への印加バイアスを0Vとした状
態において、送信機25からの出力は高出力増幅器26
で増幅されてアンテナ27より送信される。一方、電界
効果トランジスタ13,14,18,19への印加バイ
アスをピンチオフ電圧とした状態において、アンテナ2
7よりの受信波が低雑音増幅器28で増幅されて受信機
29で受信される。このような構成および動作の結果、
送信時に第二のハイブリッド回路9の第一の入出力端子
12および第二の入出力端子17に漏洩してきた電波の
合成出力は、第二のハイブリッド回路9の第四の入出力
端子23には現れず、第二のハイブリッド回路9の第三
の入出力端子20に現れて終端抵抗21で吸収される。
したがって、この発明によるスイッチを用いたこの構成
によれば、電力の大きい送信波が低雑音増幅器28に入
射することによる低雑音増幅器28の損傷や不要波の発
生あるいは受信機29の飽和等の問題が解消できる。同
時に、従来この様な用途のために用いられていたリミッ
タ回路等が不要となる。
Embodiment 2 FIG. 4 shows an example in which the semiconductor switch according to the present invention is used as a transmission / reception changeover switch. Field effect transistor 1
With the bias applied to 3, 14, 18, and 19 being 0 V, the output from the transmitter 25 is the high output amplifier 26.
The signal is amplified by and is transmitted from the antenna 27. On the other hand, in the state where the bias applied to the field effect transistors 13, 14, 18 and 19 is the pinch-off voltage, the antenna 2
The received wave from No. 7 is amplified by the low noise amplifier 28 and received by the receiver 29. As a result of such configuration and operation,
The combined output of the electric waves leaked to the first input / output terminal 12 and the second input / output terminal 17 of the second hybrid circuit 9 at the time of transmission is sent to the fourth input / output terminal 23 of the second hybrid circuit 9. It does not appear, but appears at the third input / output terminal 20 of the second hybrid circuit 9 and is absorbed by the terminating resistor 21.
Therefore, according to this configuration using the switch according to the present invention, problems such as damage of the low noise amplifier 28, generation of unnecessary waves, saturation of the receiver 29, etc., due to the transmission wave of high power entering the low noise amplifier 28. Can be resolved. At the same time, the limiter circuit or the like conventionally used for such an application becomes unnecessary.

【0015】実施例3 なお、上記実施例では、π形の低域通過形フィルタが構
成される場合について述べたが、この発明はこれに限ら
ず、図5に示すように、第七、第八の電界効果トランジ
スタ30、31および第五、第六、第七、第八のインダ
クタ32、33、34、35を用い、T形の低域通過形
フィルタを構成するようにしても良い。この構成によ
り、少ない電界効果トランジスタでスイッチを構成でき
る利点がある。さらに、第一の回路としてπ形の低域通
過形フィルタ、第二の回路としてT形の低域通過形フィ
ルタを用いるなど、混成で構成しても良い。また、上記
実施例では、低域通過形フィルタが構成される場合につ
いて述べたが、この発明はこれに限らず、使用周波数を
通過させる高域通過形フィルタ、帯域通過形フィルタで
構成しても良い。
Embodiment 3 In the above embodiment, the case where a π-type low-pass filter is constructed has been described. However, the present invention is not limited to this, and as shown in FIG. The eight field effect transistors 30 and 31 and the fifth, sixth, seventh, and eighth inductors 32, 33, 34, and 35 may be used to form a T-type low-pass filter. With this configuration, there is an advantage that the switch can be configured with a small number of field effect transistors. Furthermore, a hybrid configuration may be used, such as using a π-type low-pass filter as the first circuit and a T-type low-pass filter as the second circuit. Further, in the above embodiment, the case where the low-pass filter is configured has been described, but the present invention is not limited to this, and may be configured by a high-pass filter or a band-pass filter that passes a used frequency. good.

【0016】実施例4 なお、上記実施例では、使用周波数を通過させるフィル
タがそれぞれインダクタ、電界効果トランジスタあわせ
て3つの素子で構成される場合について述べた。しか
し、この発明はこれに限らず、図6に示すように、第
九、第十、第十一、第十二、第十三、第十四、第十五、
第十六の電界効果トランジスタ36、37、38、3
9、40、41、42、43、および第九、第十、第十
一、第十二、第十三、第十四のインダクタ44、45、
46、47、48、49を用い、多段の低域通過形フィ
ルタを構成するようにしても良い。この構成により、い
っそうの広帯域化が可能である。また、第九、第十三の
電界効果トランジスタ36、40として、印加バイアス
0Vにおける抵抗値の非常に小さいものを使用し、か
つ、低域通過形フィルタの特性インピーダンスが第一の
ハイブリッド回路8側から第二のハイブリッド回路9側
に向かって段階的に大きくなるようにして各電界効果ト
ランジスタおよびインダクタを選ぶことにより、低電力
のマイクロ波入射時の損失をほとんど変化させることな
く、大電力のマイクロ波入射時の損失を非常に小さくす
ることができる。
Embodiment 4 In the above embodiment, the case where the filter for passing the used frequency is composed of three elements including the inductor and the field effect transistor has been described. However, the present invention is not limited to this, and as shown in FIG. 6, the ninth, tenth, eleventh, twelfth, thirteenth, fourteenth, fifteenth,
Sixteenth field effect transistor 36, 37, 38, 3
9, 40, 41, 42, 43, and ninth, tenth, eleventh, twelfth, thirteenth, fourteenth inductors 44, 45,
46, 47, 48, 49 may be used to form a multistage low pass filter. With this configuration, a wider band can be achieved. Further, as the ninth and thirteenth field effect transistors 36 and 40, those having a very small resistance value at an applied bias of 0 V are used, and the characteristic impedance of the low-pass filter is the first hybrid circuit 8 side. From the first hybrid circuit 9 side to the second hybrid circuit 9 side, the field effect transistors and the inductors are selected so as to increase in a stepwise manner. The loss at the time of wave incidence can be made extremely small.

【0017】[0017]

【発明の効果】以上のようにこの発明によれば、低損失
かつ高耐電力の半導体スイッチを得られる効果がある。
As described above, according to the present invention, it is possible to obtain a semiconductor switch having low loss and high power resistance.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1の回路構成図である。FIG. 1 is a circuit configuration diagram of a first embodiment of the present invention.

【図2】この発明の実施例1の動作説明のための等価回
路図である。
FIG. 2 is an equivalent circuit diagram for explaining the operation of the first embodiment of the present invention.

【図3】この発明の実施例1の動作説明のための等価回
路図である。
FIG. 3 is an equivalent circuit diagram for explaining the operation of the first embodiment of the present invention.

【図4】この発明の実施例2の送受切換スイッチの回路
構成図である。
FIG. 4 is a circuit configuration diagram of a transmission / reception change-over switch according to a second embodiment of the present invention.

【図5】この発明の実施例3の回路構成図である。FIG. 5 is a circuit configuration diagram of a third embodiment of the present invention.

【図6】この発明の実施例4の回路構成図である。FIG. 6 is a circuit configuration diagram of a fourth embodiment of the present invention.

【図7】従来の半導体スイッチの回路構成図である。FIG. 7 is a circuit configuration diagram of a conventional semiconductor switch.

【図8】従来の半導体スイッチの動作説明のための等価
回路図である。
FIG. 8 is an equivalent circuit diagram for explaining the operation of a conventional semiconductor switch.

【図9】従来の半導体スイッチの動作説明のための等価
回路図である。
FIG. 9 is an equivalent circuit diagram for explaining the operation of a conventional semiconductor switch.

【符号の説明】[Explanation of symbols]

1 第一の入出力端子1 2 第一の電界効果トランジスタ 3 第二の電界効果トランジスタ 4 第二の入出力端子 5 第三の入出力端子 6 第一のインダクタ 7 第二のインダクタ 8 第一のハイブリッド回路 9 第二のハイブリッド回路 10 第一のハイブリッド回路の第一の入出力端子 11 第三のインダクタ 12 第二のハイブリッド回路の第一の入出力端子 13 第三の電界効果トランジスタ 14 第四の電界効果トランジスタ 15 第一のハイブリッド回路の第二の入出力端子 16 第四のインダクタ 17 第二のハイブリッド回路の第二の入出力端子 18 第五の電界効果トランジスタ 19 第六の電界効果トランジスタ 20 第二のハイブリッド回路の第三の入出力端子 21 終端抵抗 22 第一のハイブリッド回路の第三の入出力端子 23 第二のハイブリッド回路の第四の入出力端子 24 第一のハイブリッド回路の第四の入出力端子 25 送信機 26 高出力増幅器 27 アンテナ 28 低雑音増幅器 29 受信機 30 第七の電界効果トランジスタ 31 第八の電界効果トランジスタ 32 第五のインダクタ 33 第六のインダクタ 34 第七のインダクタ 35 第八のインダクタ 36 第九の電界効果トランジスタ 37 第十の電界効果トランジスタ 38 第十一の電界効果トランジスタ 39 第十二の電界効果トランジスタ 40 第十三の電界効果トランジスタ 41 第十四の電界効果トランジスタ 42 第十五の電界効果トランジスタ 43 第十六の電界効果トランジスタ 44 第九のインダクタ 45 第十のインダクタ 46 第十一のインダクタ 47 第十二のインダクタ 48 第十三のインダクタ 49 第十四のインダクタ 1 1st input / output terminal 1 2 1st field effect transistor 3 2nd field effect transistor 4 2nd input / output terminal 5 3rd input / output terminal 6 1st inductor 7 2nd inductor 8 1st Hybrid circuit 9 Second hybrid circuit 10 First input / output terminal 11 of first hybrid circuit 11 Third inductor 12 First input / output terminal 13 of second hybrid circuit 13 Third field effect transistor 14 Fourth Field-effect transistor 15 Second input / output terminal of first hybrid circuit 16 Fourth inductor 17 Second input / output terminal of second hybrid circuit 18 Fifth field-effect transistor 19 Sixth field-effect transistor 20th Second input / output terminal 21 of hybrid circuit 21 Terminator 22 Third input / output terminal 23 of first hybrid circuit 23 Second input / output terminal of hybrid circuit 24 Second input / output terminal of first hybrid circuit 25 Transmitter 26 High power amplifier 27 Antenna 28 Low noise amplifier 29 Receiver 30 Seventh field effect transistor 31 Eighth Field effect transistor 32 fifth inductor 33 sixth inductor 34 seventh inductor 35 eighth inductor 36 ninth field effect transistor 37 tenth field effect transistor 38 eleventh field effect transistor 39 twelveth Field effect transistor 40 thirteenth field effect transistor 41 fourteenth field effect transistor 42 fifteenth field effect transistor 43 sixteenth field effect transistor 44 ninth inductor 45 tenth inductor 46 eleventh Inductor 47 12th Inductor 48 13th Inductor 49th fourteenth inductor

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成5年2月15日[Submission date] February 15, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Correction target item name] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0005】次に、大電力レベルのマイクロ波が第一の
入出力端子1へ入射する場合を考える。このとき、一方
の電界効果トランジスタは低インピーダンス、他方の電
界効果トランジスタは高インピーダンスを呈するから、
高インピーダンスとなる電界効果トランジスタのドレイ
ン・ソース電極間には大電圧が加わる。この結果、加わ
る電圧がゲートのブレークダウン電圧以上となった場合
に、電界効果トランジスタが破損するという問題が生じ
る。例えば、各入出力端子の特性インピーダンスを50
Ω、Vbiasを−5V、入力電力を3Wとすると、ゲ
ート・ソース電極間に加わる電圧は最大13.5Vとな
る。この電圧以上のブレークダウン電圧は、ゲートバイ
アス電圧0V状態におけるドレイン・ソース電極間の抵
抗R1を小さくし低損失なスイッチを得ようとする電界
効果トランジスタにおいては、容易に実現できる値では
ない。
Next, consider a case where a microwave of a high power level is incident on the first input / output terminal 1. At this time, one of the field effect transistors exhibits low impedance, and the other field effect transistor exhibits high impedance.
A large voltage is applied between the drain and source electrodes of the field effect transistor that has high impedance. As a result, when the applied voltage exceeds the breakdown voltage of the gate, the field effect transistor is damaged. For example, set the characteristic impedance of each input / output terminal to 50
When Ω and Vbias are -5V and the input power is 3W, the maximum voltage applied between the gate and source electrodes is 13.5V. A breakdown voltage equal to or higher than this voltage is not a value that can be easily realized in a field effect transistor in which the resistance R1 between the drain and source electrodes in the state of the gate bias voltage of 0 V is reduced to obtain a low loss switch.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 康之 鎌倉市大船五丁目1番1号 三菱電機株式 会社電子システム研究所内 (72)発明者 武田 文雄 鎌倉市大船五丁目1番1号 三菱電機株式 会社電子システム研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasuyuki Ito 5-1-1 Ofuna, Kamakura City Mitsubishi Electric Corporation Electronic Systems Research Institute (72) Inventor Fumio Takeda 5-1-1 Ofuna, Kamakura City Mitsubishi Electric Corporation Company Electronic Systems Laboratory

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 第一のハイブリッド回路と、上記第一の
ハイブリッド回路の一方の一対の入出力端子のそれぞれ
に入力端が接続され、ゲート電極以外の一電極を接地し
た電界効果トランジスタとインダクタから成り、上記電
界効果トランジスタのゲート電極にバイアス電圧を印加
するバイアス手段を備え、上記電界効果トランジスタの
ドレイン・ソース電極間を低インピーダンスとするバイ
アス状態で上記一対の入出力端子をそれぞれ接地状態と
し、上記電界効果トランジスタのドレイン・ソース電極
間を高インピーダンスとするバイアス状態で使用周波数
を通過させるフィルタを形成するよう構成した第一の回
路および第二の回路と、一方の一対の入出力端子がそれ
ぞれ上記第一の回路の出力端と第二の回路の出力端に接
続された第二のハイブリッド回路とを備えたことを特徴
とする半導体スイッチ。
1. A field effect transistor having an input terminal connected to each of a pair of input / output terminals of the first hybrid circuit and one of the pair of input / output terminals of the first hybrid circuit, and an electrode other than a gate electrode grounded, and an inductor. And a bias means for applying a bias voltage to the gate electrode of the field effect transistor, wherein the pair of input / output terminals are grounded in a bias state in which the drain and source electrodes of the field effect transistor have a low impedance, A first circuit and a second circuit configured to form a filter that passes a used frequency in a biased state in which a drain-source electrode of the field effect transistor has a high impedance, and one pair of input / output terminals are respectively provided. A second high connected to the output of the first circuit and the output of the second circuit. A semiconductor switch comprising a brid circuit.
JP1317192A 1992-01-28 1992-01-28 Semiconductor switch Pending JPH05206818A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1317192A JPH05206818A (en) 1992-01-28 1992-01-28 Semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1317192A JPH05206818A (en) 1992-01-28 1992-01-28 Semiconductor switch

Publications (1)

Publication Number Publication Date
JPH05206818A true JPH05206818A (en) 1993-08-13

Family

ID=11825737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1317192A Pending JPH05206818A (en) 1992-01-28 1992-01-28 Semiconductor switch

Country Status (1)

Country Link
JP (1) JPH05206818A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945700A (en) * 1996-07-24 1999-08-31 Nec Corporation Semiconductor device having a semiconductor switch structure
US7298215B2 (en) 2002-12-04 2007-11-20 Nec Corporation Amplifying circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945700A (en) * 1996-07-24 1999-08-31 Nec Corporation Semiconductor device having a semiconductor switch structure
US7298215B2 (en) 2002-12-04 2007-11-20 Nec Corporation Amplifying circuit

Similar Documents

Publication Publication Date Title
US7391283B2 (en) RF switch
US20010040479A1 (en) Electronic switch
Ritter SDA, A New Solution for Transceivers
JP3425235B2 (en) Variable attenuator
US5485130A (en) Microwave switch circuit and an antenna apparatus
JP2848502B2 (en) Microwave semiconductor switch
JPH10335901A (en) Semiconductor switch
US4949398A (en) GaAs MESFET balanced resistive mixer
JP3469563B2 (en) Phase shifters and multi-bit phase shifters
US7633357B2 (en) SPST switch, SPDT switch and MPMT switch
CN114497928B (en) Millimeter wave single-pole single-throw switch
US5144266A (en) Broadband high frequency active MMIC circulator
JPH07303001A (en) High frequency switch
JPH05206818A (en) Semiconductor switch
JP2002344255A (en) High-frequency power amplifier
JP2994231B2 (en) Semiconductor device
US5099155A (en) Active element filter network
JPH11234063A (en) High frequency amplifier
JP6373543B2 (en) High frequency switch
JP2006174425A (en) High frequency switching circuit and semiconductor device
JP2956383B2 (en) Semiconductor switch
JP4122600B2 (en) Field effect transistor and semiconductor circuit
JP2003198344A (en) High frequency switching circuit
JPH03123201A (en) Microwave semiconductor switch
JP3211859B2 (en) Active filter