JPH05199759A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPH05199759A JPH05199759A JP4179886A JP17988692A JPH05199759A JP H05199759 A JPH05199759 A JP H05199759A JP 4179886 A JP4179886 A JP 4179886A JP 17988692 A JP17988692 A JP 17988692A JP H05199759 A JPH05199759 A JP H05199759A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- mosfet
- rectifier circuit
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 高周波及び高電圧電力印加の使用に際して整
流器を提供することである。 【構成】 ゲート、ドレイン及びソース端子を有するＭ
ＯＳＦＥＴ(11)を含む整流回路(5) が提供される。ショ
ットキーダイオード(7) がＭＯＳＦＥＴに直列に接続さ
れ、そのカソードがＭＯＳＦＥＴのソースに接続され
る。ツェナーダイオード(15)がキャパシタ(13)に並列に
接続される。再充電ダイオード(17)が、ＭＯＳＦＥＴと
ショットキーダイオードの間のジャンクションに接続さ
れるアノードと、ツェナーダイオードのカソードに接続
されるカソードを有する。ドレインが整流回路のカソー
ドとしてはたらき、ショットキーダイオードのアノード
が整流回路のアノードとしてはたらく。
流器を提供することである。 【構成】 ゲート、ドレイン及びソース端子を有するＭ
ＯＳＦＥＴ(11)を含む整流回路(5) が提供される。ショ
ットキーダイオード(7) がＭＯＳＦＥＴに直列に接続さ
れ、そのカソードがＭＯＳＦＥＴのソースに接続され
る。ツェナーダイオード(15)がキャパシタ(13)に並列に
接続される。再充電ダイオード(17)が、ＭＯＳＦＥＴと
ショットキーダイオードの間のジャンクションに接続さ
れるアノードと、ツェナーダイオードのカソードに接続
されるカソードを有する。ドレインが整流回路のカソー
ドとしてはたらき、ショットキーダイオードのアノード
が整流回路のアノードとしてはたらく。
Description
【０００１】
【産業上の利用分野】本発明は整流デバイスに関し、特
にパワー整流ダイオードの代わりに用いられる多数キャ
リヤ整流デバイスに関する。
にパワー整流ダイオードの代わりに用いられる多数キャ
リヤ整流デバイスに関する。
【０００２】
【従来の技術】より小さくかつより効率的な電源への発
展は、今日の高電圧パワーダイオードの非理想的な特性
によって制限されている。高電圧パワー印加のための理
想的なダイオードは、ゼロの順電圧をもつ伝導状態及び
無制限の電圧能力をもつ阻止状態によって特徴付けられ
る。更に理想的なダイオードは、ゼロタイムにおいてそ
の２つの状態の間を平滑に遷移する。非ゼロの順電圧降
下及び有限の逆漏洩電流が真のダイオードの効率を制限
するが、他の固有特性はダイオードが用いられる周波数
を制限する。電源の大きさと重さを減らすための１方法
は、整流周波数を増やすことである。従って、現行で利
用可能な高電圧ダイオードはより小さい電源への進歩を
制限している。
展は、今日の高電圧パワーダイオードの非理想的な特性
によって制限されている。高電圧パワー印加のための理
想的なダイオードは、ゼロの順電圧をもつ伝導状態及び
無制限の電圧能力をもつ阻止状態によって特徴付けられ
る。更に理想的なダイオードは、ゼロタイムにおいてそ
の２つの状態の間を平滑に遷移する。非ゼロの順電圧降
下及び有限の逆漏洩電流が真のダイオードの効率を制限
するが、他の固有特性はダイオードが用いられる周波数
を制限する。電源の大きさと重さを減らすための１方法
は、整流周波数を増やすことである。従って、現行で利
用可能な高電圧ダイオードはより小さい電源への進歩を
制限している。
【０００３】Ｐ−Ｎ接合形ダイオード及びショットキー
障壁ダイオードは、パワー印加に対応して選ばれるデバ
イスである。これら２つのデバイスは理想的なダイオー
ドから生じるが、ショットキーダイオードは逆電圧許容
性が低く、従って高電圧の印加は適さない。Ｐ−Ｎダイ
オードはより高い逆電圧を阻止できるが、伝導状態から
阻止状態への遷移が平滑でなく、従って電源の整流周波
数を制限することになる。
障壁ダイオードは、パワー印加に対応して選ばれるデバ
イスである。これら２つのデバイスは理想的なダイオー
ドから生じるが、ショットキーダイオードは逆電圧許容
性が低く、従って高電圧の印加は適さない。Ｐ−Ｎダイ
オードはより高い逆電圧を阻止できるが、伝導状態から
阻止状態への遷移が平滑でなく、従って電源の整流周波
数を制限することになる。
【０００４】Ｐ−Ｎ接合形ダイオードは、伝導後の阻止
状態を回復するため有限の時間を必要とする少数キャリ
ヤデバイスである。この有限時間は、接合部で蓄えられ
た少数キャリヤ電荷を減損するのに必要な逆回復時間で
ある。逆回復期間の間、少数キャリヤ電荷が接合部を伝
導状態に維持するために非常に大きな逆電流が流れる。
大きな逆電流は、電源の電磁障害（ＥＭＩ）要件にかな
うよう減衰されなくてはならない雑音の源である。逆電
流の大きさは外部回路に素子を付加することによって制
御されうる。だがこれは回復期間をより長くし、電力消
費の増加をもたらす。逆回復期間は、全整流期間の一部
の間に電力変換装置の性能を劣化する。従って整流の周
波数が増加する（及び期間が減少する）につれて、Ｐ−
Ｎダイオードの逆回復時間は全整流期間の内のより大き
な部分になる。雑音及び効率要件の所定の組合せのため
に、Ｐ−Ｎ接合形ダイオードは電力変換装置の作動の周
波数を制限する。
状態を回復するため有限の時間を必要とする少数キャリ
ヤデバイスである。この有限時間は、接合部で蓄えられ
た少数キャリヤ電荷を減損するのに必要な逆回復時間で
ある。逆回復期間の間、少数キャリヤ電荷が接合部を伝
導状態に維持するために非常に大きな逆電流が流れる。
大きな逆電流は、電源の電磁障害（ＥＭＩ）要件にかな
うよう減衰されなくてはならない雑音の源である。逆電
流の大きさは外部回路に素子を付加することによって制
御されうる。だがこれは回復期間をより長くし、電力消
費の増加をもたらす。逆回復期間は、全整流期間の一部
の間に電力変換装置の性能を劣化する。従って整流の周
波数が増加する（及び期間が減少する）につれて、Ｐ−
Ｎダイオードの逆回復時間は全整流期間の内のより大き
な部分になる。雑音及び効率要件の所定の組合せのため
に、Ｐ−Ｎ接合形ダイオードは電力変換装置の作動の周
波数を制限する。
【０００５】ショットキーダイオードは多数キャリヤデ
バイスであるため、Ｐ−Ｎ接合形ダイオードと同じよう
な整流周波数制限はない。しかしながら、ショットキー
ダイオードは低電圧印加に制限される。逆阻止電圧は、
シリコンドーピングと、エピタキシャル層及び金属接合
層の物理的な厚さとの両方の関数である。エピタキシャ
ル層の厚さと抵抗率はより高い電圧阻止能力のために増
加されうるが、それは順電圧降下における増加によって
のみである。ショットキーダイオードを低電圧印加に制
限したのは、この順電圧対逆電圧ブレークダウンのトレ
ードオフ（取り替え）である。
バイスであるため、Ｐ−Ｎ接合形ダイオードと同じよう
な整流周波数制限はない。しかしながら、ショットキー
ダイオードは低電圧印加に制限される。逆阻止電圧は、
シリコンドーピングと、エピタキシャル層及び金属接合
層の物理的な厚さとの両方の関数である。エピタキシャ
ル層の厚さと抵抗率はより高い電圧阻止能力のために増
加されうるが、それは順電圧降下における増加によって
のみである。ショットキーダイオードを低電圧印加に制
限したのは、この順電圧対逆電圧ブレークダウンのトレ
ードオフ（取り替え）である。
【０００６】
【発明が解決しようとする課題】本発明の目的は、高周
波及び高電圧パワーの印加で使用される整流器を提供す
ることである。
波及び高電圧パワーの印加で使用される整流器を提供す
ることである。
【０００７】本発明の他の目的は、高速回復Ｐ−Ｎダイ
オードを以前用いたアプリケーションに用いられると
き、あまり複雑でない緩衝器とスイッチングエイドネッ
トワークを要する整流デバイスを提供することである。
オードを以前用いたアプリケーションに用いられると
き、あまり複雑でない緩衝器とスイッチングエイドネッ
トワークを要する整流デバイスを提供することである。
【０００８】
【課題を解決するための手段と作用】本発明の一態様に
おいて、ゲート、ドレイン及びソース端子を有するＭＯ
ＳＦＥＴ（モス形電界効果トランジスタ）を含む整流回
路が提供される。低順降下、高遷移速度ダイオードがＭ
ＯＳＦＥＴに直列に接続される。低順降下ダイオードの
カソードがＭＯＳＦＥＴのソースに接続される。ＭＯＳ
ＦＥＴのドレイン端子は整流回路のカソード端子として
はたらき、低順降下ダイオードのアノード端子は整流回
路のアノード端子としてはたらく。駆動回路はＭＯＳＦ
ＥＴのゲートに接続されて、整流器を順方向に横切る電
圧に応じてＭＯＳＦＥＴをオンにし、整流回路に逆方向
に印加された電圧に応じてＭＯＳＦＥＴをオフにする。
おいて、ゲート、ドレイン及びソース端子を有するＭＯ
ＳＦＥＴ（モス形電界効果トランジスタ）を含む整流回
路が提供される。低順降下、高遷移速度ダイオードがＭ
ＯＳＦＥＴに直列に接続される。低順降下ダイオードの
カソードがＭＯＳＦＥＴのソースに接続される。ＭＯＳ
ＦＥＴのドレイン端子は整流回路のカソード端子として
はたらき、低順降下ダイオードのアノード端子は整流回
路のアノード端子としてはたらく。駆動回路はＭＯＳＦ
ＥＴのゲートに接続されて、整流器を順方向に横切る電
圧に応じてＭＯＳＦＥＴをオンにし、整流回路に逆方向
に印加された電圧に応じてＭＯＳＦＥＴをオフにする。
【０００９】本発明の他の態様において、ゲート、ドレ
イン及びソース端子を有するｎチャネルＭＯＳＦＥＴを
含む整流回路が提供される。ショットキーダイオードが
ＭＯＳＦＥＴに直列に接続される。ショットキーダイオ
ードのカソードがＭＯＳＦＥＴのソースに接続される。
電圧クランピング回路がキャパシタに並列に接続され
る。再充電ダイオードは、ＭＯＳＦＥＴ及びショットキ
ーダイオードの間のジャンクションに接続されたアノー
ドと、キャパシタの最大電荷を制限する電圧クランピン
グ回路の一端に接続されたカソードを有する。ＭＯＳＦ
ＥＴのドレインは整流回路のカソードとしてはたらき、
ショットキーダイオードのアノードは整流回路のアノー
ドとしてはたらく。
イン及びソース端子を有するｎチャネルＭＯＳＦＥＴを
含む整流回路が提供される。ショットキーダイオードが
ＭＯＳＦＥＴに直列に接続される。ショットキーダイオ
ードのカソードがＭＯＳＦＥＴのソースに接続される。
電圧クランピング回路がキャパシタに並列に接続され
る。再充電ダイオードは、ＭＯＳＦＥＴ及びショットキ
ーダイオードの間のジャンクションに接続されたアノー
ドと、キャパシタの最大電荷を制限する電圧クランピン
グ回路の一端に接続されたカソードを有する。ＭＯＳＦ
ＥＴのドレインは整流回路のカソードとしてはたらき、
ショットキーダイオードのアノードは整流回路のアノー
ドとしてはたらく。
【００１０】
【実施例】図１を特に参照すると、高遷移速度、低順電
圧降下ダイオード７、ｎチャネルＭＯＳＦＥＴ１１、及
びキャパシタ１３と、電圧クランプダイオード１５と、
ダイオード１７とを含む駆動回路を含んだ２端子多数キ
ャリヤ整流デバイス５が示されている。高遷移速度を備
えるダイオードは、Ｐ−Ｎ接合形ダイオードの回復時間
特性のない多数キャリヤデバイスである。低順降下ダイ
オードは、Ｐ−Ｎ接合形ダイオード順電圧降下より少な
い順電圧降下を有するダイオードと称する。整流デバイ
スのアノード端子２１はダイオード７のアノードに接続
されるが、このダイオードは好ましい実施例において、
ホットキャリヤダイオードとしても知られているショッ
トキーダイオードである。ショットキーダイオード７の
カソードはｎチャネルＭＯＳＦＥＴ１１のソースに接続
される。ＭＯＳＦＥＴのドレインは整流デバイスのカソ
ード端子２３としてはたらく。点線によって接続されて
いることが示されるダイオード２５は、ＭＯＳＦＥＴ１
１の内部ダイオードである。キャパシタ１３は、ツェナ
ーダイオードとして示される電圧クランプダイオード１
５と並列して結合される。ツェナーダイオード１５のカ
ソードは、ＭＯＳＦＥＴ１１のゲートとダイオード１７
のカソードに接続される。ダイオード１７のアノードは
ショットキーダイオード７のカソードとＭＯＳＦＥＴ１
１のソースとのジャンクションに接続される。ダイオー
ド１７はＰ−Ｎ接合形ダイオードであってもよい。ツェ
ナーダイオード１５のアノードとショットキーダイオー
ド７のアノードが互いに接続される。
圧降下ダイオード７、ｎチャネルＭＯＳＦＥＴ１１、及
びキャパシタ１３と、電圧クランプダイオード１５と、
ダイオード１７とを含む駆動回路を含んだ２端子多数キ
ャリヤ整流デバイス５が示されている。高遷移速度を備
えるダイオードは、Ｐ−Ｎ接合形ダイオードの回復時間
特性のない多数キャリヤデバイスである。低順降下ダイ
オードは、Ｐ−Ｎ接合形ダイオード順電圧降下より少な
い順電圧降下を有するダイオードと称する。整流デバイ
スのアノード端子２１はダイオード７のアノードに接続
されるが、このダイオードは好ましい実施例において、
ホットキャリヤダイオードとしても知られているショッ
トキーダイオードである。ショットキーダイオード７の
カソードはｎチャネルＭＯＳＦＥＴ１１のソースに接続
される。ＭＯＳＦＥＴのドレインは整流デバイスのカソ
ード端子２３としてはたらく。点線によって接続されて
いることが示されるダイオード２５は、ＭＯＳＦＥＴ１
１の内部ダイオードである。キャパシタ１３は、ツェナ
ーダイオードとして示される電圧クランプダイオード１
５と並列して結合される。ツェナーダイオード１５のカ
ソードは、ＭＯＳＦＥＴ１１のゲートとダイオード１７
のカソードに接続される。ダイオード１７のアノードは
ショットキーダイオード７のカソードとＭＯＳＦＥＴ１
１のソースとのジャンクションに接続される。ダイオー
ド１７はＰ−Ｎ接合形ダイオードであってもよい。ツェ
ナーダイオード１５のアノードとショットキーダイオー
ド７のアノードが互いに接続される。
【００１１】定常状態での作動において、整流デバイス
５のカソード端子２３の電圧がアノード端子２１の電圧
よりも大きいとき、キャパシタ１３はツェナーダイオー
ド１５のブレークダウン電圧に接近する電圧を蓄える。
順電位が整流デバイス５のアノード端子２１からカソー
ド端子２３に印加されると、ショットキーダイオード７
を横切る電圧が減少し始め、ショットキーダイオードが
順バイアスされる。キャパシタ１３からの電荷が内部ゲ
ートツーソースキャパシタンスへ移動されると、ＭＯＳ
ＦＥＴ１１のゲートツーソース電圧は増加し、ＭＯＳＦ
ＥＴ１１をオンにする。順電流がドレインからソースに
流れるＮチャネルＦＥＴの作動の正常モードと対比し
て、順電流はＭＯＳＦＥＴにおいてソースからドレイン
に流れる。作動の正常モードにおいてＭＯＳＦＥＴがオ
フにされるとき、内部ダイオードは電圧阻止を行う。整
流デバイス５の全順電圧は、ショットキーアノードツー
ソース電圧及びＭＯＳＦＥＴソースツードレイン電圧の
合計である。ＭＯＳＦＥＴ電圧降下は、ＭＯＳＦＥＴの
オン抵抗がＭＯＳＦＥＴにより導かれる順電圧と掛け合
わされた関数である。
５のカソード端子２３の電圧がアノード端子２１の電圧
よりも大きいとき、キャパシタ１３はツェナーダイオー
ド１５のブレークダウン電圧に接近する電圧を蓄える。
順電位が整流デバイス５のアノード端子２１からカソー
ド端子２３に印加されると、ショットキーダイオード７
を横切る電圧が減少し始め、ショットキーダイオードが
順バイアスされる。キャパシタ１３からの電荷が内部ゲ
ートツーソースキャパシタンスへ移動されると、ＭＯＳ
ＦＥＴ１１のゲートツーソース電圧は増加し、ＭＯＳＦ
ＥＴ１１をオンにする。順電流がドレインからソースに
流れるＮチャネルＦＥＴの作動の正常モードと対比し
て、順電流はＭＯＳＦＥＴにおいてソースからドレイン
に流れる。作動の正常モードにおいてＭＯＳＦＥＴがオ
フにされるとき、内部ダイオードは電圧阻止を行う。整
流デバイス５の全順電圧は、ショットキーアノードツー
ソース電圧及びＭＯＳＦＥＴソースツードレイン電圧の
合計である。ＭＯＳＦＥＴ電圧降下は、ＭＯＳＦＥＴの
オン抵抗がＭＯＳＦＥＴにより導かれる順電圧と掛け合
わされた関数である。
【００１２】整流デバイスによって導かれる順電流にと
って、内部ダイオード２５を伝導させる内部ダイオード
２５の順電圧降下を越えるのに十分なＭＯＳＦＥＴの電
圧降下とならないようなＭＯＳＦＥＴ１１が選択され
る。内部ダイオード２５は、有限逆回復時間をもつＰ−
Ｎ接合形少数キャリヤデバイスである。もし内部ダイオ
ードが順バイアスされるならば、整流デバイスの回復時
間は内部ダイオード２５の回復時間に依存する。ツェナ
ーダイオード１５のブレークダウン電圧は、ＭＯＳＦＥ
Ｔ１１の最大ゲートツーソース電圧、又はショットキー
ダイオード７のブレークダウン電圧のいずれかより少な
くなるように選択される。キャパシタ１３はＭＯＳＦＥ
Ｔのゲートツーソースキャパシタンスよりも大きいキャ
パシタンスを有するように選択される。
って、内部ダイオード２５を伝導させる内部ダイオード
２５の順電圧降下を越えるのに十分なＭＯＳＦＥＴの電
圧降下とならないようなＭＯＳＦＥＴ１１が選択され
る。内部ダイオード２５は、有限逆回復時間をもつＰ−
Ｎ接合形少数キャリヤデバイスである。もし内部ダイオ
ードが順バイアスされるならば、整流デバイスの回復時
間は内部ダイオード２５の回復時間に依存する。ツェナ
ーダイオード１５のブレークダウン電圧は、ＭＯＳＦＥ
Ｔ１１の最大ゲートツーソース電圧、又はショットキー
ダイオード７のブレークダウン電圧のいずれかより少な
くなるように選択される。キャパシタ１３はＭＯＳＦＥ
Ｔのゲートツーソースキャパシタンスよりも大きいキャ
パシタンスを有するように選択される。
【００１３】逆電位がカソード端子２３をアノード端子
２１より正にするように整流デバイス５に印加される
と、電流がＭＯＳＦＥＴ１１を介して流れ、逆電流がシ
ョットキーダイオード７を介して流れて、ショットキー
障壁キャパシタンスへの電荷を増加させる。更にＭＯＳ
ＦＥＴ電流はショットキー端子電圧を増加し、ＭＯＳＦ
ＥＴゲートツーソース電圧を減少する。ＭＯＳＦＥＴ１
１のゲートツーソース電圧がスレショルドレベルより下
に降下した後、ＭＯＳＦＥＴ１１がオフにされ、電流が
ＭＯＳＦＥＴチャネルからＭＯＳＦＥＴに並列する寄生
キャパシタンスへと分流される。ＭＯＳＦＥＴキャパシ
タ電流はショットキーダイオード７のカソードツーアノ
ード電圧を更に増加し、ダイオードが順バイアスされる
までＭＯＳＦＥＴゲートツーソース電圧を更に減少す
る。残りの逆電流は、キャパシタ１３がツェナーダイオ
ード１５によってクランプされるまでキャパシタ１３ヘ
の電荷を増加させる。整流デバイス５は、ＭＯＳＦＥＴ
１１のブレークダウン電圧とツェナーダイオード１５の
ブレークダウン電圧の和に等しい、カソード端子２３か
らアノード端子２１への逆電圧阻止能力を有する。
２１より正にするように整流デバイス５に印加される
と、電流がＭＯＳＦＥＴ１１を介して流れ、逆電流がシ
ョットキーダイオード７を介して流れて、ショットキー
障壁キャパシタンスへの電荷を増加させる。更にＭＯＳ
ＦＥＴ電流はショットキー端子電圧を増加し、ＭＯＳＦ
ＥＴゲートツーソース電圧を減少する。ＭＯＳＦＥＴ１
１のゲートツーソース電圧がスレショルドレベルより下
に降下した後、ＭＯＳＦＥＴ１１がオフにされ、電流が
ＭＯＳＦＥＴチャネルからＭＯＳＦＥＴに並列する寄生
キャパシタンスへと分流される。ＭＯＳＦＥＴキャパシ
タ電流はショットキーダイオード７のカソードツーアノ
ード電圧を更に増加し、ダイオードが順バイアスされる
までＭＯＳＦＥＴゲートツーソース電圧を更に減少す
る。残りの逆電流は、キャパシタ１３がツェナーダイオ
ード１５によってクランプされるまでキャパシタ１３ヘ
の電荷を増加させる。整流デバイス５は、ＭＯＳＦＥＴ
１１のブレークダウン電圧とツェナーダイオード１５の
ブレークダウン電圧の和に等しい、カソード端子２３か
らアノード端子２１への逆電圧阻止能力を有する。
【００１４】各整流サイクルの開始におけるキャパシタ
１３の電圧は、ツェナーダイオード１５のブレークダウ
ン電圧に接近していると仮定される。しかしながら、初
期整流サイクルの間、キャパシタ１３の寄生漏洩電流の
ためキャパシタ１３の電圧がゼロになる可能性がある。
第１整流サイクルにおいて、ＭＯＳＦＥＴ１１がオンに
されないため、整流デバイス５はＭＯＳＦＥＴの内部ダ
イオード２５を介して順電流を伝導する。キャパシタ１
３が充電されないとき初期サイクルの間の整流デバイス
のオフ期間は、内部ダイオード２５のオフ特性によって
決定される。第１オフ期間の間、逆電流はＭＯＳＦＥＴ
の内部ダイオード１１を介して流れ、逆電流はショット
キー障壁キャパシタンスを充電する。ダイオード１７は
順バイアスされ、キャパシタ１３の電圧はツェナーダイ
オード１５によってクランプされるまで増加する。キャ
パシタ１３がツェナーダイオード１５のブレークダウン
電圧に充電されると、引き続く整流デバイスの端子への
順電圧及び逆電圧の印加が、前述のように定常状態の下
で作用する。
１３の電圧は、ツェナーダイオード１５のブレークダウ
ン電圧に接近していると仮定される。しかしながら、初
期整流サイクルの間、キャパシタ１３の寄生漏洩電流の
ためキャパシタ１３の電圧がゼロになる可能性がある。
第１整流サイクルにおいて、ＭＯＳＦＥＴ１１がオンに
されないため、整流デバイス５はＭＯＳＦＥＴの内部ダ
イオード２５を介して順電流を伝導する。キャパシタ１
３が充電されないとき初期サイクルの間の整流デバイス
のオフ期間は、内部ダイオード２５のオフ特性によって
決定される。第１オフ期間の間、逆電流はＭＯＳＦＥＴ
の内部ダイオード１１を介して流れ、逆電流はショット
キー障壁キャパシタンスを充電する。ダイオード１７は
順バイアスされ、キャパシタ１３の電圧はツェナーダイ
オード１５によってクランプされるまで増加する。キャ
パシタ１３がツェナーダイオード１５のブレークダウン
電圧に充電されると、引き続く整流デバイスの端子への
順電圧及び逆電圧の印加が、前述のように定常状態の下
で作用する。
【００１５】図２を参照すると、高遷移速度、低順電圧
降下ダイオード３３、ｐチャネルＭＯＳＦＥＴ３５、及
びキャパシタ３７と、電圧クランプダイオード４１と、
ダイオード４３とを含む駆動回路を含んだ２端子多数キ
ャリヤ整流デバイス３１が示されている。高遷移速度を
備えるダイオードは、Ｐ−Ｎ接合形ダイオードの回復時
間特性のない多数キャリヤデバイスである。低順降下ダ
イオードは、Ｐ−Ｎ接合形ダイオード順電圧降下より小
さい順電圧降下を有するダイオードと称する。整流デバ
イスのカソード端子４５はダイオード３３のカソードに
接続されるが、このダイオードは好ましい実施例におい
て、ホットキャリヤダイオードとしても知られているシ
ョットキーダイオードである。ショットキーダイオード
３３のアノードはｐチャネルＭＯＳＦＥＴ３５のソース
に接続される。ＭＯＳＦＥＴのドレインは整流デバイス
のアノード端子４７としてはたらく。点線によって接続
されたと示されるダイオード５１は、ＭＯＳＦＥＴ３５
の内部ダイオードである。キャパシタ３７は、ツェナー
ダイオードとして示される電圧クランプダイオード４１
と並列して結合される。ツェナーダイオード４１のアノ
ードは、ＭＯＳＦＥＴ３５のゲートとダイオード４３の
アノードに接続される。ダイオード４３のカソードはシ
ョットキーダイオード３３のアノードとＭＯＳＦＥＴ３
５のソースとのジャンクションに接続される。ダイオー
ド４３はＰ−Ｎ接合形ダイオードであってもよい。ツェ
ナーダイオード４１のカソードとショットキーダイオー
ド３３のカソードは互いに接続される。
降下ダイオード３３、ｐチャネルＭＯＳＦＥＴ３５、及
びキャパシタ３７と、電圧クランプダイオード４１と、
ダイオード４３とを含む駆動回路を含んだ２端子多数キ
ャリヤ整流デバイス３１が示されている。高遷移速度を
備えるダイオードは、Ｐ−Ｎ接合形ダイオードの回復時
間特性のない多数キャリヤデバイスである。低順降下ダ
イオードは、Ｐ−Ｎ接合形ダイオード順電圧降下より小
さい順電圧降下を有するダイオードと称する。整流デバ
イスのカソード端子４５はダイオード３３のカソードに
接続されるが、このダイオードは好ましい実施例におい
て、ホットキャリヤダイオードとしても知られているシ
ョットキーダイオードである。ショットキーダイオード
３３のアノードはｐチャネルＭＯＳＦＥＴ３５のソース
に接続される。ＭＯＳＦＥＴのドレインは整流デバイス
のアノード端子４７としてはたらく。点線によって接続
されたと示されるダイオード５１は、ＭＯＳＦＥＴ３５
の内部ダイオードである。キャパシタ３７は、ツェナー
ダイオードとして示される電圧クランプダイオード４１
と並列して結合される。ツェナーダイオード４１のアノ
ードは、ＭＯＳＦＥＴ３５のゲートとダイオード４３の
アノードに接続される。ダイオード４３のカソードはシ
ョットキーダイオード３３のアノードとＭＯＳＦＥＴ３
５のソースとのジャンクションに接続される。ダイオー
ド４３はＰ−Ｎ接合形ダイオードであってもよい。ツェ
ナーダイオード４１のカソードとショットキーダイオー
ド３３のカソードは互いに接続される。
【００１６】定常の作動において、整流デバイス３１の
カソード端子４５の電圧がアノード端子４７の電圧より
も大きいとき、キャパシタ３７はツェナーダイオード４
１のブレークダウン電圧に接近する電圧を蓄える。順電
位が整流デバイス３１のアノード端子４７からカソード
端子４５に印加されると、ショットキーダイオード３３
を横切る電圧が減少し始め、ショットキーダイオードが
順バイアスされる。キャパシタ３７からの電荷が内部ゲ
ートツーソースキャパシタンスへ移動されると、ＭＯＳ
ＦＥＴ３５のゲートツーソース電圧は負の値に減少し、
ＭＯＳＦＥＴ３５をオンにする。順電流がソースからド
レインに流れるｐチャネルＦＥＴの作動の正常モードと
対比して、順電流はＭＯＳＦＥＴにおいてドレインから
ソースに流れる。ＭＯＳＦＥＴがオフにされる作動の正
常モードにおいて、内部ダイオードは電圧阻止を提供す
る。順整流デバイス３１の全電圧は、ＭＯＳＦＥＴドレ
インツーソース電圧及びショットキーアノードツーソー
ス電圧の合計である。ＭＯＳＦＥＴ電圧降下は、ＭＯＳ
ＦＥＴのオン抵抗がＭＯＳＦＥＴにより導かれる順電圧
と掛け合わされた関数である。
カソード端子４５の電圧がアノード端子４７の電圧より
も大きいとき、キャパシタ３７はツェナーダイオード４
１のブレークダウン電圧に接近する電圧を蓄える。順電
位が整流デバイス３１のアノード端子４７からカソード
端子４５に印加されると、ショットキーダイオード３３
を横切る電圧が減少し始め、ショットキーダイオードが
順バイアスされる。キャパシタ３７からの電荷が内部ゲ
ートツーソースキャパシタンスへ移動されると、ＭＯＳ
ＦＥＴ３５のゲートツーソース電圧は負の値に減少し、
ＭＯＳＦＥＴ３５をオンにする。順電流がソースからド
レインに流れるｐチャネルＦＥＴの作動の正常モードと
対比して、順電流はＭＯＳＦＥＴにおいてドレインから
ソースに流れる。ＭＯＳＦＥＴがオフにされる作動の正
常モードにおいて、内部ダイオードは電圧阻止を提供す
る。順整流デバイス３１の全電圧は、ＭＯＳＦＥＴドレ
インツーソース電圧及びショットキーアノードツーソー
ス電圧の合計である。ＭＯＳＦＥＴ電圧降下は、ＭＯＳ
ＦＥＴのオン抵抗がＭＯＳＦＥＴにより導かれる順電圧
と掛け合わされた関数である。
【００１７】整流デバイスによって導かれる順電流にと
って、内部ダイオード５１を伝導させる内部ダイオード
５１の順電圧降下を越えるのに十分なＭＯＳＦＥＴの電
圧降下とならないようなＭＯＳＦＥＴ３５が選択され
る。内部ダイオード５１は、有限逆回復時間をもつＰ−
Ｎ接合形少数キャリヤデバイスである。もし内部ダイオ
ードが順バイアスされるならば、整流デバイスの回復時
間は内部ダイオード５１の回復時間に依存する。ツェナ
ーダイオード４１のブレークダウン電圧は、ＭＯＳＦＥ
Ｔ３５の最大ソースツーゲート電圧、又はショットキー
ダイオード３３のブレークダウン電圧のいずれかより少
なくなるように選択される。キャパシタ３７はＭＯＳＦ
ＥＴのゲートツーソースキャパシタンスよりも大きいキ
ャパシタンスを有するように選択される。
って、内部ダイオード５１を伝導させる内部ダイオード
５１の順電圧降下を越えるのに十分なＭＯＳＦＥＴの電
圧降下とならないようなＭＯＳＦＥＴ３５が選択され
る。内部ダイオード５１は、有限逆回復時間をもつＰ−
Ｎ接合形少数キャリヤデバイスである。もし内部ダイオ
ードが順バイアスされるならば、整流デバイスの回復時
間は内部ダイオード５１の回復時間に依存する。ツェナ
ーダイオード４１のブレークダウン電圧は、ＭＯＳＦＥ
Ｔ３５の最大ソースツーゲート電圧、又はショットキー
ダイオード３３のブレークダウン電圧のいずれかより少
なくなるように選択される。キャパシタ３７はＭＯＳＦ
ＥＴのゲートツーソースキャパシタンスよりも大きいキ
ャパシタンスを有するように選択される。
【００１８】逆電位がカソード端子４５をアノード端子
４７より正にするように整流デバイス３１に印加される
と、逆電流がショットキーダイオード３３を介して流れ
て、ショットキー障壁キャパシタンスへの電荷を増加
し、電流がＭＯＳＦＥＴ３５を介して流れる。ショット
キーダイオード３３を横切る逆電圧が増加するにつれ
て、ＭＯＳＦＥＴ３５のゲートツーソース電圧が増加す
る。ＭＯＳＦＥＴ３５のゲートツーソース電圧がスレシ
ョルドレベルより上に上昇の後、ＭＯＳＦＥＴ３５がオ
フにされ、電流がＭＯＳＦＥＴチャネルからＭＯＳＦＥ
Ｔに並列する寄生キャパシタンスへと分流される。ＭＯ
ＳＦＥＴキャパシタ電流はショットキーダイオード３３
のカソードツーアノード電圧を更に増加し、ダイオード
４３が順バイアスされるまでＭＯＳＦＥＴゲートツーソ
ース電圧を更に増加する。残りの逆電流は、キャパシタ
３７がツェナーダイオード４１によってクランプされる
までキャパシタ３７への電荷を増加する。整流デバイス
３１は、ツェナーダイオード４１のブレークダウン電圧
とＭＯＳＦＥＴ３５のブレークダウン電圧の和に等し
い、カソード端子４５からアノード端子４７への逆電圧
阻止能力を有する。
４７より正にするように整流デバイス３１に印加される
と、逆電流がショットキーダイオード３３を介して流れ
て、ショットキー障壁キャパシタンスへの電荷を増加
し、電流がＭＯＳＦＥＴ３５を介して流れる。ショット
キーダイオード３３を横切る逆電圧が増加するにつれ
て、ＭＯＳＦＥＴ３５のゲートツーソース電圧が増加す
る。ＭＯＳＦＥＴ３５のゲートツーソース電圧がスレシ
ョルドレベルより上に上昇の後、ＭＯＳＦＥＴ３５がオ
フにされ、電流がＭＯＳＦＥＴチャネルからＭＯＳＦＥ
Ｔに並列する寄生キャパシタンスへと分流される。ＭＯ
ＳＦＥＴキャパシタ電流はショットキーダイオード３３
のカソードツーアノード電圧を更に増加し、ダイオード
４３が順バイアスされるまでＭＯＳＦＥＴゲートツーソ
ース電圧を更に増加する。残りの逆電流は、キャパシタ
３７がツェナーダイオード４１によってクランプされる
までキャパシタ３７への電荷を増加する。整流デバイス
３１は、ツェナーダイオード４１のブレークダウン電圧
とＭＯＳＦＥＴ３５のブレークダウン電圧の和に等し
い、カソード端子４５からアノード端子４７への逆電圧
阻止能力を有する。
【００１９】各整流サイクルの開始におけるキャパシタ
３７の電圧は、ツェナーダイオード４１のブレークダウ
ン電圧に接近していると仮定される。しかしながら、初
期整流サイクルの間、キャパシタ３７の寄生漏洩電流の
ためキャパシタ３７の電圧がゼロになる可能性がある。
第１整流サイクルにおいて、ＭＯＳＦＥＴ３５がオンに
されないため、整流デバイス３１はＭＯＳＦＥＴの内部
ダイオード５１を介して順電流を伝導する。キャパシタ
３７が充電されないとき初期サイクルの間の整流デバイ
スのオフ期間は、内部ダイオード５１のオフ特性によっ
て決定される。第１オフ期間の間、逆電流はＭＯＳＦＥ
Ｔの内部ダイオードを介して流れ、逆電流はショットキ
ー障壁キャパシタンスを充電する。ダイオード４３は順
バイアスされ、キャパシタ３７の電圧はツェナーダイオ
ード４１によってクランプされるまで増加する。キャパ
シタ３７がツェナーダイオード４１のブレークダウン電
圧に充電されると、引き続く整流デバイスの端子への順
電圧及び逆電圧の印加が、前述のように定常状態の下で
作用する。
３７の電圧は、ツェナーダイオード４１のブレークダウ
ン電圧に接近していると仮定される。しかしながら、初
期整流サイクルの間、キャパシタ３７の寄生漏洩電流の
ためキャパシタ３７の電圧がゼロになる可能性がある。
第１整流サイクルにおいて、ＭＯＳＦＥＴ３５がオンに
されないため、整流デバイス３１はＭＯＳＦＥＴの内部
ダイオード５１を介して順電流を伝導する。キャパシタ
３７が充電されないとき初期サイクルの間の整流デバイ
スのオフ期間は、内部ダイオード５１のオフ特性によっ
て決定される。第１オフ期間の間、逆電流はＭＯＳＦＥ
Ｔの内部ダイオードを介して流れ、逆電流はショットキ
ー障壁キャパシタンスを充電する。ダイオード４３は順
バイアスされ、キャパシタ３７の電圧はツェナーダイオ
ード４１によってクランプされるまで増加する。キャパ
シタ３７がツェナーダイオード４１のブレークダウン電
圧に充電されると、引き続く整流デバイスの端子への順
電圧及び逆電圧の印加が、前述のように定常状態の下で
作用する。
【００２０】
【発明の効果】整流デバイス５及び３１は高周波及び高
電圧パワー変換の使用の両方に適する。オフ動作は多数
キャリヤ整流器の特性である。従って、整流周波数はシ
ョットキーキャパシタンス及びＭＯＳＦＥＴキャパシタ
ンスによってのみ制限される。整流デバイスの順電圧降
下は高速回復Ｐ−Ｎダイオードと競合する。ＭＯＳＦＥ
Ｔのオン抵抗は、内部ダイオードの伝導を防ぐように選
択される。整流デバイスの全順電圧は、ショットキー順
電圧及びＭＯＳＦＥＴ順電圧の合計である。整流器の全
電圧降下は、一般的に定格電流において１ボルト未満で
ある。
電圧パワー変換の使用の両方に適する。オフ動作は多数
キャリヤ整流器の特性である。従って、整流周波数はシ
ョットキーキャパシタンス及びＭＯＳＦＥＴキャパシタ
ンスによってのみ制限される。整流デバイスの順電圧降
下は高速回復Ｐ−Ｎダイオードと競合する。ＭＯＳＦＥ
Ｔのオン抵抗は、内部ダイオードの伝導を防ぐように選
択される。整流デバイスの全順電圧は、ショットキー順
電圧及びＭＯＳＦＥＴ順電圧の合計である。整流器の全
電圧降下は、一般的に定格電流において１ボルト未満で
ある。
【００２１】整流デバイスは、高周波動作を制限する寄
生インピーダンスを最小限にするためモノリシック構造
体に製造される。また、異なる回路機能を実行するディ
スクリートダイスはパッケージに組み合わされて、相互
接続及び高周波性能の低下のために寄生インピーダンス
の増加がもたらされる。高周波性能の低下が受け入れら
れるアプリケーションにおいて、ディスクリート素子が
用いられる。
生インピーダンスを最小限にするためモノリシック構造
体に製造される。また、異なる回路機能を実行するディ
スクリートダイスはパッケージに組み合わされて、相互
接続及び高周波性能の低下のために寄生インピーダンス
の増加がもたらされる。高周波性能の低下が受け入れら
れるアプリケーションにおいて、ディスクリート素子が
用いられる。
【図１】本発明に従ってｎチャネルＭＯＳＦＥＴを用い
る整流デバイスの概略図である。
る整流デバイスの概略図である。
【図２】本発明に従ってｐチャネルＭＯＳＦＥＴを用い
る整流デバイスの概略図である。
る整流デバイスの概略図である。
５ 整流デバイス ７ ショットキーダイオード １１ ｎチャネルＭＯＳＦＥＴ １３ キャパシタ １５ 電圧クランプダイオード １７ 再充電ダイオード ２１ アノード端子 ２３ カソード端子 ２５ 内部ダイオード
Claims (10)
- 【請求項１】 整流回路であって、 ゲート、ドレイン及びソース端子を有するＭＯＳＦＥＴ
と、 前記ＭＯＳＦＥＴと直列に接続される低順降下高速ダイ
オードであって、前記低順降下高速ダイオードのカソー
ドが前記ＭＯＳＦＥＴのソースに接続され、前記ドレイ
ン端子が前記整流回路のカソード端子としてはたらき、
前記高速ダイオードの前記アノード端子が前記整流回路
のアノード端子としてはたらく低順降下高速ダイオード
と、 前記ＭＯＳＦＥＴをオンとオフにするため前記ＭＯＳＦ
ＥＴのゲートに接続される駆動回路であって、前記ＭＯ
ＳＦＥＴをオンにするため前記整流回路を順方向に横切
る電圧に応じ、前記ＭＯＳＦＥＴをオフにするため整流
回路へ逆方向に印加される電圧に応じる駆動回路と、 を含む整流回路。 - 【請求項２】 前記ＭＯＳＦＥＴがｎチャネルＭＯＳＦ
ＥＴ及びｐチャネルＭＯＳＦＥＴの内の一方を含む、請
求項１に記載の整流回路。 - 【請求項３】 前記駆動回路が前記低順降下高速ダイオ
ードを横切って更に接続される、請求項１に記載の整流
回路。 - 【請求項４】 整流回路であって、 ゲート、ソース及びドレイン端子を有するＭＯＳＦＥＴ
と、 前記ＭＯＳＦＥＴのソース端子及びドレイン端子の内の
１つに直列に接続される一端を有する低順降下、高速ダ
イオードであって、前記ダイオードの他端と前記ソース
端子及びドレイン端子の内の接続されていない一端が前
記整流回路に外部端子を提供し、整流デバイスが順バイ
アスされると前記低順降下、高速ダイオードが順バイア
スされ、前記ＭＯＳＦＥＴが前記ＭＯＳＦＥＴの正常方
向とは反対の方向に流れる順電流をもつ伝導状態になる
ように前記ＭＯＳＦＥＴに接続される低順降下、高速ダ
イオードと、 キャパシタと、 前記キャパシタに並列に接続される電圧クランピング回
路と、 一端が前記直列に接続されたＭＯＳＦＥＴ及び前記低順
降下、高速ダイオードのジャンクションに接続されると
共に、他端が前記キャパシタの一端及び前記ＭＯＳＦＥ
Ｔのゲートに接続される再充電ダイオードであって、前
記ＭＯＳＦＥＴがオフにされるとき前記ダイオードが前
記キャパシタに電流を供給するため電極にされ、前記電
圧クランピング回路が前記キャパシタの電荷を制限し、
前記キャパシタの他端が前記低順電圧降下、高速キャパ
シタの端子に接続される再充電ダイオードと、 を含む整流回路。 - 【請求項５】 前記ＭＯＳＦＥＴがｎチャネルＭＯＳＦ
ＥＴ及びｐチャネルＭＯＳＦＥＴの内の一方を含む、請
求項４に記載の整流回路。 - 【請求項６】 前記低順降下、高速ダイオードがショッ
トキーダイオードより成る、請求項４に記載の整流回
路。 - 【請求項７】 前記電圧クランピング回路がツェナーダ
イオードより成り、前記再充電ダイオードの前記カソー
ドが前記ツェナーダイオードのカソードに接続される、
請求項４に記載の整流回路。 - 【請求項８】 整流回路であって、 ゲート、ドレイン及びソース端子を有するｎチャネルＭ
ＯＳＦＥＴと、 前記ＭＯＳＦＥＴに直列に接続されると共に、カソード
が前記ＭＯＳＦＥＴのソースに接続される低順降下、高
速ダイオードと、 キャパシタと、 前記キャパシタに並列に接続される電圧クランピング回
路と、 前記ＭＯＳＦＥＴと前記低順降下、高速ダイオードの間
のジャンクションに接続されるアノードを有し、前記電
圧クランピング回路の一端に接続されるカソードを有す
る再充電ダイオードであって、前記電圧クランピング回
路が前記キャパシタの電荷を制限し、前記ＭＯＳＦＥＴ
のドレインが前記整流回路のカソードとしてはたらき、
前記低順降下、高速ダイオードが前記整流回路のアノー
ドとしてはたらく再充電ダイオードと、 を含む整流回路。 - 【請求項９】 前記低順降下、高速ダイオードがショッ
トキーダイオードより成る、請求項８に記載の整流回
路。 - 【請求項１０】 前記電圧クランピング回路がツェナー
ダイオードより成り、前記再充電ダイオードの前記カソ
ードが前記ツェナーダイオードのカソードに接続され
る、請求項８に記載の整流回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/745,791 US5153453A (en) | 1991-08-16 | 1991-08-16 | High voltage majority carrier rectifier |
| US745791 | 1991-08-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199759A true JPH05199759A (ja) | 1993-08-06 |
| JP2538741B2 JP2538741B2 (ja) | 1996-10-02 |
Family
ID=24998276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4179886A Expired - Lifetime JP2538741B2 (ja) | 1991-08-16 | 1992-07-07 | 整流回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5153453A (ja) |
| JP (1) | JP2538741B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04364784A (ja) * | 1991-06-12 | 1992-12-17 | Fuji Electric Co Ltd | Ｍｏｓ型半導体素子駆動回路 |
| US5378928A (en) * | 1993-04-27 | 1995-01-03 | Motorola, Inc. | Plastic encapsulated microelectronic device and method |
| US5554924A (en) * | 1995-07-27 | 1996-09-10 | International Business Machines Corporation | High speed shunt regulator |
| US5933338A (en) * | 1997-10-14 | 1999-08-03 | Peco Ii, Inc. | Dual coupled current doubler rectification circuit |
| US6762479B2 (en) | 1998-11-06 | 2004-07-13 | International Business Machines Corporation | Microwave array transistor for low-noise and high-power applications |
| US6212084B1 (en) | 1999-05-17 | 2001-04-03 | Page Aerospace Limited | Active rectifier |
| US6303975B1 (en) | 1999-11-09 | 2001-10-16 | International Business Machines Corporation | Low noise, high frequency solid state diode |
| US20060062026A1 (en) * | 2004-09-18 | 2006-03-23 | Wittenbreder Ernest H Jr | High efficiency power conversion circuits |
| US7645958B2 (en) * | 2004-10-27 | 2010-01-12 | Mitsubishi Electric Corporation | Electric-discharge-machining power supply apparatus and small-hole electric-discharge machining apparatus |
| KR100810426B1 (ko) * | 2006-08-30 | 2008-03-04 | 동부일렉트로닉스 주식회사 | 누설전류 측정방법 및 장치 |
| WO2012062376A1 (en) * | 2010-11-12 | 2012-05-18 | Abb Research Ltd | A rotating electrical machine and corresponding method |
| WO2016165017A1 (en) | 2015-04-13 | 2016-10-20 | Telcodium Inc. | Ideal diode bridge rectifying circuit and control method |
| FR3069987A1 (fr) * | 2017-08-02 | 2019-02-08 | Stmicroelectronics (Tours) Sas | Element redresseur et convertisseur de tension comprenant un tel element |
| US10608551B2 (en) | 2017-08-02 | 2020-03-31 | Stmicroelectronics (Tours) Sas | Rectifying element and voltage converter comprising such a rectifying element |
| IT201800001660A1 (it) * | 2018-01-23 | 2019-07-23 | St Microelectronics Grenoble 2 | Circuito di pilotaggio, sistema e procedimento corrispondenti |
| US10756616B2 (en) * | 2018-06-22 | 2020-08-25 | Semiconductor Components Industries, Llc | Methods and systems of a rectifier circuit |
| US10903751B2 (en) * | 2019-06-21 | 2021-01-26 | Semiconductor Components Industries, Llc | Method and system of driving an electrically controlled switch with a snubber capacitor |
| US20240056069A1 (en) * | 2022-08-12 | 2024-02-15 | Hamilton Sundstrand Corporation | Lightning protection for power mosfets |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158456U (ja) * | 1982-04-15 | 1983-10-22 | 株式会社東芝 | 半導体装置 |
| JPS6364054U (ja) * | 1986-10-17 | 1988-04-27 | ||
| JPS63167679A (ja) * | 1986-12-26 | 1988-07-11 | Nippon Inter Electronics Corp | インバ−タ回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2876366A (en) * | 1953-12-28 | 1959-03-03 | Bell Telephone Labor Inc | Semiconductor switching devices |
| US3392352A (en) * | 1965-12-28 | 1968-07-09 | Dickson Electronics Corp | Time delay circuit |
| CA810796A (en) * | 1966-07-25 | 1969-04-15 | International Business Machines Corporation | Field-effect, electronic switch |
| US3543052A (en) * | 1967-06-05 | 1970-11-24 | Bell Telephone Labor Inc | Device employing igfet in combination with schottky diode |
| US3577062A (en) * | 1969-02-19 | 1971-05-04 | Eric J Hoffman | Zener diode reference circuit independent of input voltage changes |
| US4020365A (en) * | 1976-03-22 | 1977-04-26 | Intersil Incorporated | Integrated field-effect transistor switch |
| DE2916114A1 (de) * | 1978-04-21 | 1979-10-31 | Hitachi Ltd | Halbleitervorrichtung |
| YU43752B (en) * | 1978-10-16 | 1989-12-31 | Marko Petrovic | Transistorized voltage limiter |
| US4336489A (en) * | 1980-06-30 | 1982-06-22 | National Semiconductor Corporation | Zener regulator in butted guard band CMOS |
| US4402003A (en) * | 1981-01-12 | 1983-08-30 | Supertex, Inc. | Composite MOS/bipolar power device |
| US4398142A (en) * | 1981-10-09 | 1983-08-09 | Harris Corporation | Kelvin-connected buried zener voltage reference circuit |
| US4686449A (en) * | 1986-04-07 | 1987-08-11 | The United States Of America As Represented By The Secretary Of The Navy | JFET current source with high power supply rejection |
| US4875151A (en) * | 1986-08-11 | 1989-10-17 | Ncr Corporation | Two transistor full wave rectifier |
| US4877982A (en) * | 1989-01-23 | 1989-10-31 | Honeywell Inc. | MOSFET turn-on/off circuit |
| US5008565A (en) * | 1990-01-23 | 1991-04-16 | Triquint Semiconductor, Inc. | High-impedance FET circuit |
-
1991
- 1991-08-16 US US07/745,791 patent/US5153453A/en not_active Expired - Fee Related
-
1992
- 1992-07-07 JP JP4179886A patent/JP2538741B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158456U (ja) * | 1982-04-15 | 1983-10-22 | 株式会社東芝 | 半導体装置 |
| JPS6364054U (ja) * | 1986-10-17 | 1988-04-27 | ||
| JPS63167679A (ja) * | 1986-12-26 | 1988-07-11 | Nippon Inter Electronics Corp | インバ−タ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2538741B2 (ja) | 1996-10-02 |
| US5153453A (en) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2538741B2 (ja) | 整流回路 | |
| US4870555A (en) | High-efficiency DC-to-DC power supply with synchronous rectification | |
| JP3234280B2 (ja) | 負荷電流しゃ断装置 | |
| JP4719746B2 (ja) | カスコード整流器 | |
| TW200901612A (en) | Step-down switching regulator with freewheeling diode | |
| US8637909B1 (en) | Mixed mode dual switch | |
| US7030680B2 (en) | On chip power supply | |
| CN108696152A (zh) | 整流器装置和用于操作整流器装置的方法 | |
| US20060071280A1 (en) | Semiconductor diode, electronic component, voltage source inverter and control method | |
| CN104638959A (zh) | 电源模块中使用的中性点钳位转换器及包含其的电源模块 | |
| US7098634B1 (en) | Buck-boost circuit with normally off JFET | |
| US6046516A (en) | Electronic switch for use with inductive loads | |
| US6856520B2 (en) | Double sided IGBT phase leg architecture and clocking method for reduced turn on loss | |
| US8569811B1 (en) | Self clamping FET devices in circuits using transient sources | |
| TWI827837B (zh) | 電力開關電路以及用於維持電力開關電路的工作效率的方法 | |
| US6639388B2 (en) | Free wheeling buck regulator with floating body zone switch | |
| US6674107B1 (en) | Enhancement mode junction field effect transistor with low on resistance | |
| US6396333B2 (en) | Circuit for synchronous rectification with minimal reverse recovery losses | |
| CN209767489U (zh) | 一种用于pmos管栅电压钳位驱动的电路 | |
| KR20050057693A (ko) | 충방전 보호 회로 | |
| US11569669B2 (en) | Pre-charging using center point node | |
| JP2000116122A (ja) | 電源装置 | |
| JP3199922B2 (ja) | 同期整流回路 | |
| RU148939U1 (ru) | Силовое полупроводниковое устройство с обратным диодом | |
| JP7371393B2 (ja) | 駆動装置、半導体装置及びゲート駆動方法 |