JPH05199744A - Synchronously rectifying method, and switching power source with synchronous rectifier circuit - Google Patents

Synchronously rectifying method, and switching power source with synchronous rectifier circuit

Info

Publication number
JPH05199744A
JPH05199744A JP720992A JP720992A JPH05199744A JP H05199744 A JPH05199744 A JP H05199744A JP 720992 A JP720992 A JP 720992A JP 720992 A JP720992 A JP 720992A JP H05199744 A JPH05199744 A JP H05199744A
Authority
JP
Japan
Prior art keywords
commutation
rectification
switching
field effect
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP720992A
Other languages
Japanese (ja)
Inventor
Yuichi Yamada
裕一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP720992A priority Critical patent/JPH05199744A/en
Publication of JPH05199744A publication Critical patent/JPH05199744A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To reduce voltage fall at the time of rectification or commutation to reduce a loss, regarding a switching power source provided with a synchronous rectifier circuit for rectifying to be synchronized with switching on a primary side. CONSTITUTION:In a switching power source having a switching element 11 on the first side of a transformer 1, a rectifying element 12 to be electrified to be ON-worked with a positive electromotive force on a secondary side, and a commutating element 13 to be electrified to be ON-worked with a counter electromotive force, for the rectifying element 12 and the commutating element 13, insulation gate type field-effect transistors are used, and are synchronized with the ON/OFF of switching on the primary side, and even in a zero period, the rectifying element 12 and the commutating element 13 are composed to be retained in an ON-state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は1次側のスイッチングに
同期して整流する同期整流回路を備えたスイッチング電
源に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply provided with a synchronous rectification circuit which rectifies in synchronization with switching on the primary side.

【0002】[0002]

【従来の技術】従来、スイッチング電源は、図10に示
すように、トランス部1には1次巻線1aと2次巻線1
bのほか、2次側に補助巻線1c,1dを設け、補助巻
線1cの一端には直列に抵抗2を介装して整流用のFE
T(電界効果トランジスタ、以下同じ)3のゲートを接
続し、補助巻線1dの一端には直列に抵抗4を介装して
転流用のFET5のゲートを接続している。
2. Description of the Related Art Conventionally, as shown in FIG. 10, a switching power supply has a transformer 1 having a primary winding 1a and a secondary winding 1a.
In addition to b, auxiliary windings 1c and 1d are provided on the secondary side, and a resistor 2 is inserted in series at one end of the auxiliary winding 1c for rectification FE.
The gate of a T (field effect transistor, the same applies hereinafter) is connected, and the gate of a commutating FET 5 is connected to one end of the auxiliary winding 1d via a resistor 4 in series.

【0003】補助巻線1cの他端にはFET3のソース
側を接続し、FET3のドレイン側にはインダクタンス
6を介して負荷7用の接続端子7aに接続している。ま
た、FET3のソースとドレインとの間に寄生されてい
るダイオード8が並列に接続されている。補助巻線1d
の他端にはFET5のソース側を接続し、FET3のド
レイン側にはリアクタンス6を介して負荷7用の接続端
子7aに接続している。また、FET5のソースとドレ
インとの間に寄生されているダイオード9が並列に接続
されている。FET5のソース側はさらに負荷7用の接
続端子7bに接続させ、接続端子7aと接続端子7bと
の間には平滑用のコンデンサ10を並列に接続してい
る。
The source side of the FET 3 is connected to the other end of the auxiliary winding 1c, and the drain side of the FET 3 is connected to a connection terminal 7a for a load 7 via an inductance 6. Further, a diode 8 which is parasitic between the source and the drain of the FET 3 is connected in parallel. Auxiliary winding 1d
The source side of the FET 5 is connected to the other end of, and the drain side of the FET 3 is connected to the connection terminal 7a for the load 7 via the reactance 6. Further, a diode 9 which is parasitic between the source and the drain of the FET 5 is connected in parallel. The source side of the FET 5 is further connected to the connection terminal 7b for the load 7, and the smoothing capacitor 10 is connected in parallel between the connection terminal 7a and the connection terminal 7b.

【0004】このような回路における各部の波形は、図
11に示すようになる。ここで、図11(a)で示すド
ライブ波形が出ているとき、整流用のFET3において
は、ゲートとソースとの間で図11(b)に示すような
波形となり、ソースとドレインとの間では図11(c)
に示すような波形となる。また、転流用のFET5にお
いては、ゲートとソースとの間で図11(d)に示すよ
うな波形となり、ソースとドレインとの間では図11
(e)に示すような波形となる。
The waveform of each part in such a circuit is as shown in FIG. Here, when the drive waveform shown in FIG. 11A is output, the rectifying FET 3 has a waveform as shown in FIG. 11B between the gate and the source and between the source and the drain. Then, FIG. 11 (c)
The waveform is as shown in. Further, in the FET 5 for commutation, the waveform between the gate and the source is as shown in FIG. 11D, and the waveform between the source and the drain is as shown in FIG.
The waveform is as shown in (e).

【0005】この同期整流回路は、図12(a)に示す
ように、ドライブ波形の1パターンの各期間I,II,III
において、整流回路が図12(b),(c),(d)で
示すように構成された回路として機能し、2次側の補助
巻線1cに発生する正起電力により整流用のFET3を
オン(ON)にさせ、補助巻線1dに発生する逆起電力
により転流用のFET5をONにさせる制御をしてい
た。
This synchronous rectifier circuit, as shown in FIG. 12 (a), has periods of one pattern of drive waveforms I, II, III.
, The rectifying circuit functions as a circuit configured as shown in FIGS. 12B, 12C, and 12D, and the rectifying FET 3 is turned on by the positive electromotive force generated in the auxiliary winding 1c on the secondary side. It is controlled to turn on (ON) and turn on the commutating FET 5 by the counter electromotive force generated in the auxiliary winding 1d.

【0006】[0006]

【発明が解決しようとする課題】上記従来の技術におい
ては、スイッチングがオフ(OFF)の時の零期間では
補助巻線1c,1dに起電力が発生せず、FET3,5
に寄生されているダイオード8または9が整流用素子ま
たは転流用素子として機能してしまい、整流または転流
時の電圧降下が大きくなり、損失が大きくなっていたと
いう問題点があった。
In the above conventional technique, no electromotive force is generated in the auxiliary windings 1c and 1d during the zero period when the switching is OFF, and the FETs 3 and 5 are not generated.
There is a problem in that the diode 8 or 9 parasitized by the element functions as a rectifying element or a commutating element, the voltage drop during rectification or commutation becomes large, and the loss becomes large.

【0007】本発明は、従来の技術における前記問題点
を解消するためのものであり、そのための課題は、整流
または転流時の電圧降下がなく、損失を小さくすること
のできる同期整流回路を備えたスイッチング電源を提供
することにある。
The present invention is intended to solve the above-mentioned problems in the prior art, and an object thereof is to provide a synchronous rectification circuit capable of reducing loss without voltage drop during rectification or commutation. It is to provide a switching power supply equipped with the same.

【0008】[0008]

【課題を解決するための手段】本発明は前記課題を達成
できるようにするため、同期整流方法においては、トラ
ンス1の一次側にスイッチング素子11を有し、二次側
には正起電力によりオン動作して通電する整流用素子1
2と、逆起電力によりオン動作して通電する転流用素子
13とを有するスイッチング電源において、整流用素子
12および/または転流用素子13に絶縁ゲート型電界
効果トランジスタを用い、1次側のスイッチングのオン
オフに同期させて、零期間時であっても整流用素子12
および/または転流用素子13をオン状態に保持させる
ことを特徴とし、装置構成にあっては、図1に示すよう
に、整流用電界効果トランジスタまたは転流用電界効果
トランジスタを用いた制御回路を設ける構成とする。
In order to achieve the above-mentioned object, the present invention has a switching element 11 on the primary side of a transformer 1 and a positive electromotive force on the secondary side in a synchronous rectification method. Rectifying element 1 that turns on and energizes
In a switching power supply having a commutation element 13 that is turned on and energized by a back electromotive force, an insulated gate field effect transistor is used for the rectification element 12 and / or the commutation element 13, and switching on the primary side is performed. The rectifying element 12 is synchronized with the on / off of the
And / or holding the commutation element 13 in an ON state, and in the device configuration, as shown in FIG. 1, a control circuit using a rectification field effect transistor or a commutation field effect transistor is provided. The configuration.

【0009】ここに装置構成としては、整流用電界効果
トランジスタを用いた制御回路を設ける場合の同期整流
回路を備えたスイッチング電源においては、トランス1
の一次側にスイッチング素子11を有し、二次側の正起
電力によりオン動作して通電する整流用素子12と、二
次側の逆起電力によりオン動作して通電する転流用素子
13とを有するスイッチング電源であって、前記整流用
素子12および前記転流用素子13としてそれぞれ絶縁
ゲート型電界効果トランジスタを用い、零期間時に前記
整流用素子12のゲート側へ電圧を加えて前記整流用素
子12のオン状態を維持させる絶縁ゲート型電界効果ト
ランジスタを用いた整流制御回路15を備え、スイッチ
ングの零期間時に前記整流制御回路15をオフにし、前
記整流用素子12のオン状態を維持させることを特徴と
する。
As a device configuration, in the switching power supply provided with the synchronous rectification circuit when the control circuit using the rectification field effect transistor is provided, the transformer 1 is used.
A rectifying element 12 which has a switching element 11 on the primary side thereof and is turned on by a positive electromotive force on the secondary side to conduct current; and a commutation element 13 which is turned on by a counter electromotive force on the secondary side to conduct current. Insulating gate type field effect transistors are used as the rectifying element 12 and the commutating element 13, respectively, and a voltage is applied to the gate side of the rectifying element 12 during a zero period to provide the rectifying element. 12 is provided with a rectification control circuit 15 using an insulated gate field effect transistor for maintaining the ON state of the rectification control circuit 12, and the rectification control circuit 15 is turned off during the zero period of switching to maintain the rectification element 12 in the ON state. Characterize.

【0010】また、転流用電界効果トランジスタを用い
た制御回路を設ける場合の同期整流回路を備えたスイッ
チング電源においては、トランスの一次側にスイッチン
グ素子11を有し、二次側の正起電力によりオン動作し
て通電する整流用素子12と、二次側の逆起電力により
オン動作して通電する転流用素子13とを有するスイッ
チング電源であって、前記整流用素子12および前記転
流用素子13としてそれぞれ絶縁ゲート型電界効果トラ
ンジスタを用い、零期間時に前記転流用素子13のゲー
ト側へ電圧を加えて前記転流用素子13のオン状態を維
持させる絶縁ゲート型電界効果トランジスタを用いた転
流制御回路16を備え、スイッチングの零期間時に前記
転流制御回路16をオフにし、前記整流用素子13のオ
ン状態を維持することを特徴とする。
Further, in a switching power supply provided with a synchronous rectification circuit in the case of providing a control circuit using a field effect transistor for commutation, a switching element 11 is provided on the primary side of the transformer and a positive electromotive force on the secondary side is used. A switching power supply having a rectifying element 12 that is turned on and energized, and a commutation element 13 that is turned on and energized by a counter electromotive force on the secondary side, the rectifying element 12 and the commutation element 13 being provided. , And each of them uses an insulated gate field effect transistor, and a commutation control using an insulated gate field effect transistor that maintains the ON state of the commutation element 13 by applying a voltage to the gate side of the commutation element 13 during the zero period. A circuit 16 is provided, and the commutation control circuit 16 is turned off during the zero period of switching to maintain the rectifying element 13 in an on state. And wherein the door.

【0011】さらにまた、整流用電界効果トランジスタ
および転流用電界効果トランジスタを用いた制御回路を
設ける場合の同期整流回路を備えたスイッチング電源に
おいては、トランスの一次側にスイッチング素子11を
有し、二次側の正起電力によりオン動作して通電する整
流用素子12と、二次側の逆起電力によりオン動作して
通電する転流用素子13とを有するスイッチング電源で
あって、前記整流用素子12および前記転流用素子13
としてそれぞれ絶縁ゲート型電界効果トランジスタを用
い、零期間時に前記整流用素子12のゲート側へ電圧を
加えて前記整流用素子12のオン状態を維持させる絶縁
ゲート型電界効果トランジスタを用いた整流制御回路1
5と、零期間時に前記転流用素子13のゲート側へ電圧
を加えて前記転流用素子13のオン状態を維持させる絶
縁ゲート型電界効果トランジスタを用いた転流制御回路
16と、前記整流用素子12がオン状態の時に整流側補
助巻線1cの起電力により充電されるコンデンサ17と
を備え、スイッチングの零期間時に、前記転流用素子1
3が前記転流制御回路16に起動されてオン状態を維持
するとともに、前記整流用素子12が前記コンデンサ1
7の放電電圧によりオン状態を維持することを特徴とす
る。
Furthermore, in a switching power supply provided with a synchronous rectification circuit in the case of providing a control circuit using a rectification field effect transistor and a commutation field effect transistor, a switching element 11 is provided on the primary side of the transformer. 1. A switching power supply comprising: a rectifying element 12 that is turned on by a positive electromotive force on the secondary side and is energized; and a commutation element 13 that is turned on by a counter electromotive force on the secondary side and is energized. 12 and the commutation element 13
And a rectification control circuit using the insulated gate field effect transistor for applying a voltage to the gate side of the rectifying element 12 in the zero period to maintain the rectifying element 12 in the ON state. 1
5, a commutation control circuit 16 using an insulated gate field effect transistor for applying a voltage to the gate side of the commutation element 13 in the zero period to maintain the ON state of the commutation element 13, and the rectification element And a capacitor 17 that is charged by the electromotive force of the rectification side auxiliary winding 1c when 12 is in the on state, and the commutation element 1 is provided during the zero period of switching.
3 is activated by the commutation control circuit 16 to maintain the ON state, and the rectifying element 12 causes the rectifying element 12 to
The discharge voltage of No. 7 maintains the ON state.

【0012】前記絶縁ゲート型電界効果トランジスタと
して金属酸化膜半導体電界効果トランジスタを用いたこ
とを特徴とする。
A metal oxide semiconductor field effect transistor is used as the insulated gate field effect transistor.

【0013】[0013]

【作用】このように構成したことにより、同期整流方法
においては、1次側のスイッチングのオンオフに同期さ
せて、零期間時であっても整流用素子12および/また
は転流用素子13をオン状態に保持させ、寄生ダイオー
ドによる整流または転流を避け、整流時または転流時に
電圧降下を小さくし、電力損失を少なくする。
With this configuration, in the synchronous rectification method, the rectification element 12 and / or the commutation element 13 are in the ON state even in the zero period in synchronization with ON / OFF of the switching on the primary side. To prevent rectification or commutation by a parasitic diode, reduce voltage drop during rectification or commutation, and reduce power loss.

【0014】整流用電界効果トランジスタを用いた制御
回路を設ける場合の同期整流回路を備えたスイッチング
電源においては、スイッチングの零期間時に整流制御回
路15を作動させ、整流制御回路15の絶縁ゲート型電
界効果トランジスタから整流用素子12にゲート電圧を
加えて、整流用素子12のオン状態を維持することによ
って、正常な整流を続行させ、整流用素子12の寄生ダ
イオードによる整流を阻止させるとともに、整流時の電
圧降下を小さくし、損失を少なくして直流電源を高効率
化させる。
In a switching power supply provided with a synchronous rectification circuit when a control circuit using a field effect transistor for rectification is provided, the rectification control circuit 15 is operated during the zero period of switching, and the insulated gate electric field of the rectification control circuit 15 is applied. By applying a gate voltage from the effect transistor to the rectifying element 12 to maintain the rectifying element 12 in the ON state, normal rectification is continued and rectification by the parasitic diode of the rectifying element 12 is prevented, and at the time of rectification It reduces the voltage drop of the DC power supply, reduces the loss, and improves the efficiency of the DC power supply.

【0015】転流用電界効果トランジスタを用いた制御
回路を設ける場合の同期整流回路を備えたスイッチング
電源においては、スイッチングの零期間時に転流制御回
路16を作動させ、転流制御回路16の絶縁ゲート型電
界効果トランジスタから転流用素子13にゲート電圧を
加えて、転流用素子13のオン状態を維持することによ
って、正常な転流を続行させ、転流用素子13の寄生ダ
イオードによる転流を阻止させるとともに、転流時の電
圧降下をがなく、損失を少なくして直流電源を高効率化
させる。
In a switching power supply provided with a synchronous rectification circuit in the case of providing a control circuit using a field effect transistor for commutation, the commutation control circuit 16 is operated during the zero period of switching, and the insulated gate of the commutation control circuit 16 is operated. Voltage is applied to the commutation element 13 from the field effect transistor to maintain the commutation element 13 in the ON state, so that normal commutation is continued and commutation by the parasitic diode of the commutation element 13 is prevented. At the same time, there is no voltage drop during commutation, which reduces loss and improves the efficiency of the DC power supply.

【0016】整流用電界効果トランジスタおよび転流用
電界効果トランジスタを用いた制御回路を設ける場合の
同期整流回路を備えたスイッチング電源においては、ス
イッチングの零期間時に、転流用素子13が転流制御回
路16がオフにされてオン状態を維持されるとともに、
整流用素子12がコンデンサ17の電圧によりオン状態
を維持されることにより、各寄生ダイオードが整流ある
いは転流に係わる素子として機能させることが回避さ
れ、高効率な直流電源を実現させる。
In a switching power supply having a synchronous rectification circuit in the case of providing a control circuit using a rectification field effect transistor and a commutation field effect transistor, the commutation element 13 causes the commutation control circuit 16 to operate during the zero period of switching. Is turned off and remains on,
Since the rectifying element 12 is maintained in the ON state by the voltage of the capacitor 17, each parasitic diode is prevented from functioning as an element related to rectification or commutation, and a highly efficient DC power supply is realized.

【0017】金属酸化膜半導体電界効果トランジスタを
用いた場合では、その充電容量を利用して、零期間前に
おいて金属酸化膜半導体電界効果トランジスタに充電さ
せ、その充電させた電荷をスイッチングの零期間時に放
電させないことにより、整流用素子としての金属酸化膜
半導体電界効果トランジスタおよび/または転流用素子
としての金属酸化膜半導体電界効果トランジスタのゲー
ト側に供給させ、整流用素子および/または転流用素子
のオン状態を保持させる。
When a metal oxide semiconductor field effect transistor is used, its charge capacity is used to charge the metal oxide semiconductor field effect transistor before the zero period, and the charged electric charge is applied during the zero period of switching. By not discharging, the metal oxide semiconductor field effect transistor as a rectifying element and / or the metal oxide semiconductor field effect transistor as a commutation element is supplied to the gate side to turn on the rectifying element and / or the commutating element. Hold the state.

【0018】[0018]

【実施例】本発明における以下の実施例では整流用、転
流用、および整流用と転流用の両方に対して制御回路を
設ける場合に分けて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The following embodiments of the present invention will be described separately for the case where control circuits are provided for rectification, commutation, and both rectification and commutation.

【0019】図2は第1実施例の零期間に整流を維持さ
せる制御回路を備えた同期整流回路の構成を示す図であ
る。ここに、101はトランジスタ(Tr)であり、1
次側を通電させるためのスイッチ用に設けるものであ
る。102は1次側の巻線であり、トランジスタ101
がオン(通電状態)になると2次側に起電力を発生させ
るものである。103は2次巻線であり、負荷側への定
格起電力を発生させるものである。104は整流側の補
助巻線であって、整流用のMOSFET(金属酸化膜半
導体電界効果トランジスタ)106(後述)のゲート側
に起動電圧を加えるための起電力を発生するものであ
る。105は転流側の補助巻線であって、転流用のMO
SFETのゲート側に起電力を供給させるものである。
FIG. 2 is a diagram showing a structure of a synchronous rectification circuit having a control circuit for maintaining rectification in the zero period of the first embodiment. Here, 101 is a transistor (Tr), and 1
It is provided for a switch for energizing the secondary side. 102 is a winding on the primary side, and is a transistor 101
When is turned on (energized state), an electromotive force is generated on the secondary side. A secondary winding 103 generates a rated electromotive force to the load side. Reference numeral 104 denotes an auxiliary winding on the rectifying side, which generates an electromotive force for applying a starting voltage to the gate side of a rectifying MOSFET (metal oxide semiconductor field effect transistor) 106 (described later). Reference numeral 105 denotes an auxiliary winding on the commutation side, which is an MO for commutation.
The electromotive force is supplied to the gate side of the SFET.

【0020】106は整流用のMOSFETであって、
ゲート(G)側を抵抗(R1)107を介して補助巻線
104の一端に接続させ、ソース(S)側を2次巻線1
03の補助巻線104を接続する側に位置する一端に接
続させ、ドレイン(D)側をインダクタンス(L)10
8を介して負荷側の接続端子109aに接続させて、ゲ
ートに正電圧が印加された場合にソース・ドレイン間に
通電させ整流させるものである。
Reference numeral 106 is a rectifying MOSFET,
The gate (G) side is connected to one end of the auxiliary winding 104 via the resistor (R1) 107, and the source (S) side is connected to the secondary winding 1
03 is connected to one end located on the side to which the auxiliary winding 104 is connected, and the drain (D) side is connected to the inductance (L) 10
8 is connected to the connection terminal 109a on the load side via 8 so that when a positive voltage is applied to the gate, current is supplied between the source and drain for rectification.

【0021】111は制御用のMOSFETであって、
ゲート(G)側を抵抗(R4)112を介して2次巻線
103の補助巻線105を接続する側に位置する一端に
接続させ、ソース(S)側をMOSFET106のソー
ス側と接続させ、ドレイン(D)側を抵抗(R3)11
3を介してMOSFET106のゲート側と接続させ
て、ゲートに正電圧が印加された場合にソース・ドレイ
ン間に通電させ、MOSFET106のゲート側に正電
圧を印加させて、MOSFET106をオン動作させ
る。
111 is a control MOSFET,
The gate (G) side is connected via a resistor (R4) 112 to one end of the secondary winding 103 located on the side to which the auxiliary winding 105 is connected, and the source (S) side is connected to the source side of the MOSFET 106, Resistor (R3) 11 on the drain (D) side
3 is connected to the gate side of the MOSFET 106, and when a positive voltage is applied to the gate, current is supplied between the source and drain, and a positive voltage is applied to the gate side of the MOSFET 106 to turn on the MOSFET 106.

【0022】114は転流用のMOSFETであって、
ゲート(G)側を補助巻線105の2次巻線接続側と反
対側に位置する一端に抵抗(R2)115を介して接続
させ、ソース(S)側を2次巻線103の抵抗(R4)
接続側に位置する一端と接続させ、ドレイン(D)側を
MOSFET106のドレイン側と接続させて、ゲート
に補助巻線105の逆起電力が印加された場合にソース
・ドレイン間に通電させてオン動作させるものである。
Reference numeral 114 is a MOSFET for commutation,
The gate (G) side is connected to one end of the auxiliary winding 105 opposite to the secondary winding connection side via a resistor (R2) 115, and the source (S) side is connected to the resistor (R2) of the secondary winding 103. R4)
It is connected to one end located on the connection side, the drain (D) side is connected to the drain side of the MOSFET 106, and when the counter electromotive force of the auxiliary winding 105 is applied to the gate, it is energized between the source and drain to turn on. It works.

【0023】116はコンデンサ(C)であり、負荷側
の接続端子109aおよび109bに負荷と並列に接続
させて、負荷側への電圧を平滑化させる。
Reference numeral 116 is a capacitor (C), which is connected to the load side connection terminals 109a and 109b in parallel with the load to smooth the voltage to the load side.

【0024】このように構成した第1実施例は、図3に
示すように、ドライブ波形に対してMOSFET114
については従来と同様の出力波形になるが、MOSFE
T106ではトランジスタ101がオフで、零期間にな
った場合でも、それまでに充電していたMOSFET1
11が放電して起動制御し、MOSFET106のゲー
ト電圧が供給されて、MOSFET106のオン状態が
保持される。
In the first embodiment constructed as described above, as shown in FIG.
The output waveform is the same as before, but
At T106, the transistor 101 is off, and even if the zero period is reached, the MOSFET1 that has been charged up to that point
11 is discharged to perform start control, the gate voltage of the MOSFET 106 is supplied, and the ON state of the MOSFET 106 is maintained.

【0025】図4は第2実施例の零期間に転流を維持さ
せる制御回路を備えた同期整流回路の構成を示す図であ
る。ここに、118は制御用のMOSFETであって、
ゲート(G)側を2次巻線103の補助巻線104を接
続する側に位置する一端に抵抗(R5)119を介して
接続させ、ソース(S)側を2次巻線103の抵抗11
9を接続させた側と反対側の一端と接続させ、ドレイン
(D)側を補助巻線105の抵抗115を接続させた側
と反対側の一端に接続させて、そして2次巻線103と
補助巻線105とは直接接続させずMOSFET118
のソースドレイン間を介して接続させるようにして、ゲ
ートに逆起電力が印加された場合にMOSFET118
をオフさせ、MOSFET114のオン動作を維持させ
るものである。
FIG. 4 is a diagram showing the structure of a synchronous rectification circuit having a control circuit for maintaining commutation in the zero period of the second embodiment. Here, 118 is a control MOSFET,
The gate (G) side is connected to one end of the secondary winding 103 located on the side to which the auxiliary winding 104 is connected via a resistor (R5) 119, and the source (S) side is connected to the resistor 11 of the secondary winding 103.
9 is connected to one end on the side opposite to the side connected thereto, the drain (D) side is connected to one end on the side opposite to the side to which the resistor 115 of the auxiliary winding 105 is connected, and the secondary winding 103 is connected. The MOSFET 118 is not directly connected to the auxiliary winding 105.
The source and drain of the MOSFET 118 are connected to each other, and when a counter electromotive force is applied to the gate of the MOSFET 118,
Is turned off and the on operation of the MOSFET 114 is maintained.

【0026】その他は、第1実施例におけるMOSFE
T111および抵抗112,113がない場合と同様に
構成する。
Others are the MOSFE in the first embodiment.
The configuration is similar to that without T111 and resistors 112 and 113.

【0027】このように構成した第2実施例は、図5に
示すように、ドライブ波形に対してMOSFET106
については補助巻線104の逆起電力によっては通電せ
ず、ソースドレイン間の電圧はトランジスタ101がオ
フの間は0Vの出力波形になるが、MOSFET114
ではトランジスタ101がオフで、零期間になった場合
に、それまでにMOSFET114のG−S間の奇生容
量Cに充電されていた電圧により、MOSFET118
がオフしている為、MOSFET114のオン状態が保
持された出力波形になる。
In the second embodiment constructed as described above, as shown in FIG.
With respect to the above, the counter electromotive force of the auxiliary winding 104 does not energize, and the voltage between the source and the drain has an output waveform of 0 V while the transistor 101 is off.
Then, when the transistor 101 is off and the period is zero, the voltage charged in the odd capacitance C between G and S of the MOSFET 114 by that time causes the MOSFET 118
Is off, the output waveform holds the on state of the MOSFET 114.

【0028】図6は第3実施例の零期間に整流を維持さ
せる制御回路および転流を維持させる制御回路を備えた
同期整流回路の構成を示す図である。ここに、121は
補助巻線104系統整流用のダイオードであり、補助巻
線104系を整流するものである。122はダイオード
であり、零期間における補助電力系を整流するものであ
る。123はコンデンサであり、トランジスタ101が
オフの時に充電され、オンの時に放電されるものであ
る。124はダイオードであり、零期間における補助電
流系を整流するものである。125は電流制限抵抗(R
6)である。
FIG. 6 is a diagram showing the construction of a synchronous rectification circuit having a control circuit for maintaining rectification and a control circuit for maintaining commutation in the zero period of the third embodiment. Reference numeral 121 denotes a diode for rectifying the auxiliary winding 104 system, which rectifies the auxiliary winding 104 system. A diode 122 rectifies the auxiliary power system in the zero period. A capacitor 123 is charged when the transistor 101 is off and discharged when the transistor 101 is on. A diode 124 rectifies the auxiliary current system in the zero period. 125 is a current limiting resistor (R
6).

【0029】その他は、第1実施例および第2実施例を
組み合わせた構成と同様にする。すなわち、整流側のM
OSFET106には制御用のMOSFET111が、
転流用のMOSFET114には制御用のMOSFET
115が零期間における起動制御用に設けられている。
Others are the same as those of the combination of the first and second embodiments. That is, M on the rectification side
A control MOSFET 111 is provided in the OSFET 106,
The commutation MOSFET 114 is a control MOSFET.
115 is provided for starting control in the zero period.

【0030】このように構成した第3実施例は、図7に
示すように、ドライブ波形に対して、トランジスタ10
1がオフで、零期間になった場合に、MOSFET10
6については制御用のMOSFET111の制御によっ
てMOSFET106のゲート電圧が供給されて、MO
SFET114のオン状態が保持され、ソースドレイン
間の通電状態が保持された出力波形になり、MOSFE
T114では制御用のMOSFET118の制御によっ
てMOSFET114のゲート電圧が供給され、MOS
FET114のオン状態が保持され、ソースドレイン間
の通電状態が保持された出力波形になる。
In the third embodiment thus constructed, as shown in FIG. 7, the transistor 10 is applied to the drive waveform.
When 1 is off and the zero period is reached, the MOSFET 10
6, the gate voltage of the MOSFET 106 is supplied by the control of the control MOSFET 111,
The ON state of the SFET 114 is maintained, and the conduction waveform between the source and the drain is maintained.
At T114, the gate voltage of the MOSFET 114 is supplied by the control of the control MOSFET 118, and the MOS
An output waveform is obtained in which the ON state of the FET 114 is retained and the conduction state between the source and drain is retained.

【0031】図8は第3実施例の別態様の構成を示す図
である。ここに、121は補助巻線104系統の整流用
のダイオードであり、補助巻線104系を整流するもの
である。123はコンデンサであり、トランジスタ10
1がオンの時に充電され、オフの時に放電されるもので
ある。126は抵抗(R7)であり、ダイオード121
と抵抗107との間でコンデンサ123の接続箇所より
もダイオード121側に接続され、MOSFET114
のゲートへの供給電圧を調整する抵抗値を設定するため
のものである。127はダイオードであり、零期間にお
ける補助巻線105系を整流するものである。
FIG. 8 is a diagram showing a configuration of another aspect of the third embodiment. Here, 121 is a diode for rectifying the auxiliary winding 104 system, which rectifies the auxiliary winding 104 system. 123 is a capacitor, which is the transistor 10
It is charged when 1 is on and discharged when 1 is off. 126 is a resistor (R7), which is a diode 121
Is connected to the diode 121 side from the connection point of the capacitor 123 between the resistor 114 and the resistor 107.
It is for setting the resistance value for adjusting the supply voltage to the gate of the. A diode 127 rectifies the auxiliary winding 105 system in the zero period.

【0032】その他は、第1実施例および第2実施例を
組み合わせた構成と同様にする。すなわち、整流側のM
OSFET106には制御用のMOSFET111が、
転流用のMOSFET114には制御用のMOSFET
118が零期間における起動制御用に設けられている。
Otherwise, the configuration is the same as that of the combination of the first and second embodiments. That is, M on the rectification side
A control MOSFET 111 is provided in the OSFET 106,
The commutation MOSFET 114 is a control MOSFET.
118 is provided for starting control in the zero period.

【0033】このように構成した第3実施例の別態様で
は、ドライブ波形に対する各部の出力波形は、図9に示
すように、トランジスタ101がオフで、零期間になっ
た場合に、MOSFET106については制御用のMO
SFET111の制御によってMOSFET106のゲ
ート電圧が供給されて、MOSFET114のオン状態
が保持され、ソース・ドレイン間の通電状態が保持され
てコンデンサ123の充電電圧が維持された出力波形に
なり、MOSFET114では制御用のMOSFET1
18の制御によってMOSFET114のゲート電圧が
供給され、MOSFET114のオン状態が保持され、
ソース・ドレイン間の通電状態が保持されてコンデンサ
113の充電電圧が維持された出力波形になる。
In another aspect of the third embodiment thus constructed, the output waveforms of the respective parts with respect to the drive waveform are as shown in FIG. 9 for the MOSFET 106 when the transistor 101 is off and the period is zero. MO for control
The gate voltage of the MOSFET 106 is supplied by the control of the SFET 111, the ON state of the MOSFET 114 is held, the conduction state between the source and the drain is held, and the charging waveform of the capacitor 123 is maintained, resulting in an output waveform. MOSFET 1
By the control of 18, the gate voltage of the MOSFET 114 is supplied, the ON state of the MOSFET 114 is held,
The output waveform is such that the conduction state between the source and the drain is maintained and the charging voltage of the capacitor 113 is maintained.

【0034】このように各実施例では、整流用のMOS
FET106については制御用のMOSFET111が
零期間にゲート電圧を維持してオン状態を保持させるこ
とができ、また、転流用のMOSFET114について
は制御用のMOSFET118が零期間にゲート電圧を
維持してオン状態を保持させることができるようにした
ことによって、ダイオードを整流および転流用の素子と
して機能させることがなくなり、整流時の電圧降下を小
さく抑えることができ、損失が小さくなって、低電圧大
電流の整流に適し、かつ小型化のできる同期整流回路が
実現できる。
As described above, in each embodiment, the rectifying MOS is used.
Regarding the FET 106, the control MOSFET 111 can maintain the gate voltage by maintaining the gate voltage in the zero period, and regarding the commutation MOSFET 114, the control MOSFET 118 maintains the gate voltage in the zero period and the on state. By making it possible to hold the diode, the diode does not function as an element for rectification and commutation, the voltage drop at the time of rectification can be suppressed small, the loss becomes small, and the low voltage large current A synchronous rectification circuit that is suitable for rectification and that can be downsized can be realized.

【0035】また、第3実施例では、制御用のMOSF
ET111からの放電電圧に加えて、コンデンサ123
の放電電圧を整流用のMOSFET106に供給するこ
とができ、MOSFET106の起動に対する負荷が軽
くなって、零期間時の波形が歪んだりしても整流用のM
OSFET106のオン状態を保持できる。
In the third embodiment, the control MOSF is used.
In addition to the discharge voltage from ET111, capacitor 123
Can be supplied to the rectifying MOSFET 106, the load on the startup of the MOSFET 106 is lightened, and even if the waveform in the zero period is distorted, the rectifying M
The ON state of the OSFET 106 can be maintained.

【0036】[0036]

【発明の効果】以上のように本発明では、同期整流方法
においては、1次側のスイッチングのオンオフに同期さ
せて、零期間時であっても整流用素子12および/また
は転流用素子13をオン状態に保持させることができる
ようにしたことによって、寄生ダイオードを介した整流
または転流が避けられ、整流時または転流時の電圧降下
を小さくすることができて、電力損失を少なくすること
ができ、直流電源の効率を高くすることができる。
As described above, according to the present invention, in the synchronous rectification method, the rectification element 12 and / or the commutation element 13 are synchronized with ON / OFF of the switching on the primary side even during the zero period. By making it possible to keep it in the ON state, rectification or commutation via a parasitic diode is avoided, the voltage drop during rectification or commutation can be reduced, and power loss can be reduced. The efficiency of the DC power supply can be increased.

【0037】整流用回路に制御回路を設けた場合の同期
整流回路を備えたスイッチング電源においては、スイッ
チングの零期間時に整流制御回路15から整流用素子1
2のゲート電圧を加えて、整流用素子12のオン状態を
維持することができるようにしたことによって、正常な
整流を続行させ、整流用素子12の寄生ダイオードによ
る整流を阻止させることができるとともに、整流時の電
圧降下を小さくすることができ、損失が少なくなって直
流電源を高効率化させることができる。
In a switching power supply provided with a synchronous rectification circuit in the case where a control circuit is provided in the rectification circuit, the rectification control circuit 15 causes the rectification element 1 to operate during the zero period of switching.
By applying the gate voltage of 2 so that the rectifying element 12 can be maintained in the ON state, normal rectification can be continued and rectification by the parasitic diode of the rectifying element 12 can be prevented. The voltage drop during rectification can be reduced, the loss can be reduced, and the efficiency of the DC power supply can be improved.

【0038】また、転流用回路に制御回路を設けた場合
の同期整流回路を備えたスイッチング電源においては、
スイッチングの零期間時に、転流制御回路16から転流
用素子13のゲート電圧を加えて、転流用素子13のオ
ン状態を維持することができるようにしたことによっ
て、正常な転流を続行させ、転流用素子13の寄生ダイ
オードによる転流を阻止させることができるとともに、
転流時の電圧降下をなくすことができ、損失が少なくな
って直流電源を高効率化させることができる。
Further, in the switching power supply provided with the synchronous rectification circuit when the control circuit is provided in the commutation circuit,
During the zero period of switching, by applying the gate voltage of the commutation element 13 from the commutation control circuit 16 so as to maintain the ON state of the commutation element 13, normal commutation is continued, It is possible to prevent commutation due to the parasitic diode of the commutation element 13, and
It is possible to eliminate the voltage drop during commutation, reduce the loss, and improve the efficiency of the DC power supply.

【0039】さらにまた、整流用回路および転流用回路
に制御回路を設けた場合の同期整流回路を備えたスイッ
チング電源においては、スイッチングの零期間時に、転
流制御回路16からゲート電圧を供給されて転流用素子
13がオン状態を維持するとともに、整流用素子12が
コンデンサ17の放電電圧によりオン状態を維持するよ
うにしたことにより、整流用素子12および転流用素子
13の各寄生ダイオードを整流素子あるいは転流素子と
して機能させることが回避でき、電源供給時における電
圧降下を小さく抑えた高効率な直流電源を実現させるこ
とができる。
Furthermore, in the switching power supply provided with the synchronous rectification circuit in the case where the control circuit is provided in the rectification circuit and the commutation circuit, the commutation control circuit 16 supplies the gate voltage during the zero period of switching. Since the commutation element 13 is maintained in the on state and the rectification element 12 is maintained in the on state by the discharge voltage of the capacitor 17, the parasitic diodes of the rectification element 12 and the commutation element 13 are rectified. Alternatively, it is possible to avoid functioning as a commutation element, and it is possible to realize a highly efficient DC power supply that suppresses a voltage drop during power supply.

【0040】そしてまた、金属酸化膜半導体電界効果ト
ランジスタを用いた場合には、その充電容量を利用し
て、零期間前において金属酸化膜半導体電界効果トラン
ジスタに充電させ、その充電させた電荷をスイッチング
の零期間時に放電させないことにより、整流用素子とし
ての金属酸化膜半導体電界効果トランジスタおよび/ま
たは転流用素子としての金属酸化膜半導体電界効果トラ
ンジスタのゲート電圧を供給させ、整流用素子および/
または転流用素子のオン状態を保持させることができる
ようにしたことによって、制御回路の構成を簡素にする
ことができ、小電力で容易に、整流用素子および/また
は転流用素子のオン状態を維持することができる。
When the metal oxide semiconductor field effect transistor is used, its charge capacity is used to charge the metal oxide semiconductor field effect transistor before the zero period, and the charged electric charge is switched. Of the metal oxide film semiconductor field effect transistor as a rectifying element and / or the metal oxide film semiconductor field effect transistor as a commutating element by supplying no gate voltage to the rectifying element and / or
Alternatively, by making it possible to maintain the ON state of the commutation element, the configuration of the control circuit can be simplified, and the ON state of the rectification element and / or the commutation element can be easily maintained with a small electric power. Can be maintained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.

【図2】第1実施例の構成図である。FIG. 2 is a configuration diagram of a first embodiment.

【図3】第1実施例の同期整流回路各部の波形を示す波
形図である。
FIG. 3 is a waveform diagram showing waveforms of respective parts of the synchronous rectification circuit of the first embodiment.

【図4】第2実施例の構成図である。FIG. 4 is a configuration diagram of a second embodiment.

【図5】第2実施例の同期整流回路各部の波形を示す波
形図である。
FIG. 5 is a waveform diagram showing waveforms of respective parts of the synchronous rectification circuit of the second embodiment.

【図6】第3実施例の構成図である。FIG. 6 is a configuration diagram of a third embodiment.

【図7】第3実施例の同期整流回路各部の波形を示す波
形図である。
FIG. 7 is a waveform diagram showing waveforms of respective parts of the synchronous rectification circuit of the third embodiment.

【図8】第3実施例の別態様の構成図である。FIG. 8 is a configuration diagram of another aspect of the third embodiment.

【図9】第3実施例の別態様における各部の波形を示す
波形図である。
FIG. 9 is a waveform diagram showing waveforms of respective parts in another mode of the third embodiment.

【図10】従来の同期整流回路を示す構成図である。FIG. 10 is a configuration diagram showing a conventional synchronous rectification circuit.

【図11】従来の同期整流回路各部の波形を示す波形図
である。
FIG. 11 is a waveform diagram showing waveforms of respective parts of a conventional synchronous rectification circuit.

【図12】従来の同期整流回路の状態を示す動作説明図
である。
FIG. 12 is an operation explanatory view showing a state of a conventional synchronous rectification circuit.

【符号の説明】[Explanation of symbols]

1 トランス 1a 1次巻線 1b 2次巻線 1c 整流側の補助巻線 1d 転流側の補助巻線 11 スイッチング素子 12 整流用素子 13 転流用素子 14 平滑用コンデンサ 15 整流制御回路 16 転流制御回路 17 コンデンサ 1 Transformer 1a Primary winding 1b Secondary winding 1c Rectification side auxiliary winding 1d Commutation side auxiliary winding 11 Switching element 12 Rectification element 13 Commutation element 14 Smoothing capacitor 15 Rectification control circuit 16 Commutation control Circuit 17 Capacitor

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 トランス(1)の一次側にスイッチング
素子(11)を有し、二次側には正起電力によりオン動
作して通電する整流用素子(12)と、逆起電力により
オン動作して通電する転流用素子(13)とを有するス
イッチング電源において、 整流用素子(12)および/または転流用素子(13)
に絶縁ゲート型電界効果トランジスタを用い、1次側の
スイッチングのオンオフに同期させて、零期間時であっ
ても整流用素子(12)および/または転流用素子(1
3)をオン状態に保持させることを特徴とする同期整流
方法。
1. A rectifying element (12) which has a switching element (11) on the primary side of a transformer (1) and which is turned on by a positive electromotive force and conducts electricity on the secondary side, and is turned on by a counter electromotive force. A rectifying element (12) and / or a commutating element (13) in a switching power supply having a commutating element (13) that operates and conducts electricity.
An insulated gate field effect transistor is used for the rectification element (12) and / or the commutation element (1) in synchronization with ON / OFF of the switching on the primary side even during the zero period.
3) A synchronous rectification method, characterized in that (3) is held in an ON state.
【請求項2】 トランス(1)の一次側にスイッチング
素子(11)を有し、二次側には正起電力によりオン動
作して通電する整流用素子(12)と、逆起電力により
オン動作して通電する転流用素子(13)とを有するス
イッチング電源であって、 前記整流用素子(12)および前記転流用素子(13)
としてそれぞれ絶縁ゲート型電界効果トランジスタを用
い、 零期間時に前記整流用素子(12)のゲート側へ電圧を
加えて前記整流用素子(12)のオン状態を維持させる
絶縁ゲート型電界効果トランジスタを用いた整流制御回
路(15)を備え、 スイッチングの零期間時に前記整流制御回路(15)を
作動させ、前記整流用素子(12)のゲート電圧を供給
して前記整流用素子(12)のオン状態を維持させるこ
とを特徴とする同期整流回路を備えたスイッチング電
源。
2. A transformer (1) has a switching element (11) on a primary side thereof, and a secondary side has a rectifying element (12) which is turned on by a positive electromotive force and is energized, and a reverse electromotive force. A switching power supply having a commutation element (13) for operating and energizing, the commutation element (12) and the commutation element (13).
Insulated gate type field effect transistors are used as the insulating gate type field effect transistors for maintaining the ON state of the rectifying element (12) by applying a voltage to the gate side of the rectifying element (12) during the zero period. The rectification control circuit (15) is provided, and the rectification control circuit (15) is operated during the zero period of switching to supply the gate voltage of the rectification element (12) to turn on the rectification element (12). A switching power supply equipped with a synchronous rectification circuit, characterized in that
【請求項3】 トランス1の一次側にスイッチング素子
(11)を有し、二次側には正起電力によりオン動作し
て通電する整流用素子(12)と、逆起電力によりオン
動作して通電する転流用素子(13)とを有するスイッ
チング電源であって、 前記整流用素子(12)および前記転流用素子(13)
としてそれぞれ絶縁ゲート型電界効果トランジスタを用
い、 零期間時に前記転流用素子(13)のゲート側へ電圧を
加えて前記転流用素子(13)のオン状態を維持させる
絶縁ゲート型電界効果トランジスタを用いた転流制御回
路(16)を備え、 スイッチングの零期間時に前記転流制御回路(16)を
作動させ、前記転流用素子(13)のゲート電圧を供給
して前記整流用素子(13)のオン状態を維持すること
を特徴とする同期整流回路を備えたスイッチング電源。
3. A rectifying element (12), which has a switching element (11) on the primary side of the transformer 1, is turned on by a positive electromotive force and conducts electricity, and is turned on by a counter electromotive force on the secondary side. A switching power supply having a commutation element (13) which is energized by a current, the commutation element (12) and the commutation element (13).
Insulated gate type field effect transistors are used as the insulating gate type field effect transistors for maintaining the ON state of the commutation element (13) by applying a voltage to the gate side of the commutation element (13) during the zero period. The commutation control circuit (16) is provided, and the commutation control circuit (16) is operated during the zero period of switching to supply the gate voltage of the commutation element (13) to supply the rectification element (13). A switching power supply provided with a synchronous rectification circuit characterized by maintaining an ON state.
【請求項4】 トランス(1)の一次側にスイッチング
素子(11)を有し、二次側には正起電力によりオン動
作して通電する整流用素子(12)と、逆起電力により
オン動作して通電する転流用素子(13)とを有するス
イッチング電源であって、 前記整流用素子(12)および前記転流用素子(13)
としてそれぞれ絶縁ゲート型電界効果トランジスタを用
い、 零期間時に前記整流用素子(12)のゲート側へ電圧を
加えて前記整流用素子(12)のオン状態を維持させる
絶縁ゲート型電界効果トランジスタを用いた整流制御回
路(15)と、 零期間時に前記転流用素子(13)のゲート側へ電圧を
加えて前記転流用素子(13)のオン状態を維持させる
絶縁ゲート型電界効果トランジスタを用いた転流制御回
路(16)と、 前記整流用素子(12)がオン状態の時に整流側補助巻
線(1c)の起電力により充電されるコンデンサ(1
7)とを備え、 スイッチングの零期間時に、前記転流用素子(13)が
前記転流制御回路(16)に起動されてオン状態を維持
するとともに、前記整流用素子(12)が前記コンデン
サ(17)の放電電圧によりオン状態を維持することを
特徴とする同期整流回路を備えたスイッチング電源。
4. A transformer (1) has a switching element (11) on a primary side thereof, and a rectifying element (12) which is turned on by a positive electromotive force and is energized on a secondary side, and is turned on by a counter electromotive force. A switching power supply having a commutation element (13) for operating and energizing, the commutation element (12) and the commutation element (13).
Insulated gate type field effect transistors are used as the insulating gate type field effect transistors for maintaining the ON state of the rectifying element (12) by applying a voltage to the gate side of the rectifying element (12) during the zero period. The rectification control circuit (15) and the switching using the insulated gate field effect transistor for applying a voltage to the gate side of the commutation element (13) during the zero period to maintain the ON state of the commutation element (13). A flow control circuit (16) and a capacitor (1) charged by an electromotive force of a rectification side auxiliary winding (1c) when the rectification element (12) is in an ON state.
7), the commutation element (13) is activated by the commutation control circuit (16) to maintain the ON state during the zero period of switching, and the rectification element (12) is the capacitor (12). A switching power supply provided with a synchronous rectification circuit, which is maintained in an on state by the discharge voltage of 17).
【請求項5】 前記絶縁ゲート型電界効果トランジスタ
として金属酸化膜半導体電界効果トランジスタを用いた
ことを特徴とする請求項2,3または4記載の同期整流
回路を備えたスイッチング電源。
5. A switching power supply provided with a synchronous rectification circuit according to claim 2, wherein a metal oxide semiconductor field effect transistor is used as said insulated gate field effect transistor.
JP720992A 1992-01-20 1992-01-20 Synchronously rectifying method, and switching power source with synchronous rectifier circuit Withdrawn JPH05199744A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP720992A JPH05199744A (en) 1992-01-20 1992-01-20 Synchronously rectifying method, and switching power source with synchronous rectifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP720992A JPH05199744A (en) 1992-01-20 1992-01-20 Synchronously rectifying method, and switching power source with synchronous rectifier circuit

Publications (1)

Publication Number Publication Date
JPH05199744A true JPH05199744A (en) 1993-08-06

Family

ID=11659619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP720992A Withdrawn JPH05199744A (en) 1992-01-20 1992-01-20 Synchronously rectifying method, and switching power source with synchronous rectifier circuit

Country Status (1)

Country Link
JP (1) JPH05199744A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08331842A (en) * 1995-06-01 1996-12-13 Nec Corp Synchronous rectification converter
US6169675B1 (en) 1997-10-24 2001-01-02 Fujitsu Limited DC/DC converter with improved operation of plural parallel synchronous rectifiers
EP0843404A4 (en) * 1996-06-05 2001-05-16 Ntt Data Corp Electric circuit
WO2004047278A1 (en) * 2002-11-19 2004-06-03 Cosel Co., Ltd. Synchronous rectification switching power supply
US9143042B2 (en) 1997-01-24 2015-09-22 Synqor, Inc. High efficiency power converter
US10199950B1 (en) 2013-07-02 2019-02-05 Vlt, Inc. Power distribution architecture with series-connected bus converter
JP2020005179A (en) * 2018-06-29 2020-01-09 富士電機株式会社 Semiconductor device
CN111293858A (en) * 2018-12-07 2020-06-16 郑州嘉晨电器有限公司 Self-driven synchronous rectification circuit of forward converter

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08331842A (en) * 1995-06-01 1996-12-13 Nec Corp Synchronous rectification converter
EP0843404A4 (en) * 1996-06-05 2001-05-16 Ntt Data Corp Electric circuit
US9143042B2 (en) 1997-01-24 2015-09-22 Synqor, Inc. High efficiency power converter
US6169675B1 (en) 1997-10-24 2001-01-02 Fujitsu Limited DC/DC converter with improved operation of plural parallel synchronous rectifiers
WO2004047278A1 (en) * 2002-11-19 2004-06-03 Cosel Co., Ltd. Synchronous rectification switching power supply
US7116562B2 (en) 2002-11-19 2006-10-03 Cosel Co., Ltd. Synchronous rectification switching power supply
US10199950B1 (en) 2013-07-02 2019-02-05 Vlt, Inc. Power distribution architecture with series-connected bus converter
US10594223B1 (en) 2013-07-02 2020-03-17 Vlt, Inc. Power distribution architecture with series-connected bus converter
US11075583B1 (en) 2013-07-02 2021-07-27 Vicor Corporation Power distribution architecture with series-connected bus converter
US11705820B2 (en) 2013-07-02 2023-07-18 Vicor Corporation Power distribution architecture with series-connected bus converter
JP2020005179A (en) * 2018-06-29 2020-01-09 富士電機株式会社 Semiconductor device
CN111293858A (en) * 2018-12-07 2020-06-16 郑州嘉晨电器有限公司 Self-driven synchronous rectification circuit of forward converter
CN111293858B (en) * 2018-12-07 2022-04-29 河南嘉晨智能控制股份有限公司 Self-driven synchronous rectification circuit of forward converter

Similar Documents

Publication Publication Date Title
KR100481065B1 (en) single ended forward DC-TO-DC converter providing enhanced resetting for synchronous rectification
JPH118910A (en) Power supply equipment for hybrid electric vehicle
JP2004015886A (en) Synchronous rectification driving circuit
JPH11299232A (en) Current resonant-type switching power supply unit
JPH11146640A (en) Rectifying circuit for switching power supply and switching power supply using the rectifying circuit
JPH11332233A (en) Current resonance switching power supply
JPH05199744A (en) Synchronously rectifying method, and switching power source with synchronous rectifier circuit
JP2002095248A (en) Synchronous rectifier and switching power supply provided therewith
JPH1169803A (en) Switching power supply
JP2571963Y2 (en) Inverter device
JPH1066336A (en) Driving circuit of synchronous rectifier
JP2004072826A (en) Synchronous rectification circuit
JPH1118426A (en) Switching power supply circuit
JP2002044946A (en) Switching power unit
JPH10136646A (en) Synchronous rectifier
US6163467A (en) Switching power supply for generating DC voltage by synchronous rectification
JPH07245946A (en) Semiconductor switching circuit
JP2743869B2 (en) Switching power supply
JP2002199726A (en) Switching power supply
JP3448143B2 (en) Synchronous rectification circuit
JP2001095241A (en) Synchronous rectifying circuit for power supply
JPH0412665A (en) Switching power supply
JPH08275508A (en) Voltage step-up dc-dc converter
JP3179423B2 (en) Transformer reset circuit and power supply circuit
JP3595737B2 (en) Self-excited flyback converter

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408