JP3595737B2 - Self-excited flyback converter - Google Patents
Self-excited flyback converter Download PDFInfo
- Publication number
- JP3595737B2 JP3595737B2 JP21915099A JP21915099A JP3595737B2 JP 3595737 B2 JP3595737 B2 JP 3595737B2 JP 21915099 A JP21915099 A JP 21915099A JP 21915099 A JP21915099 A JP 21915099A JP 3595737 B2 JP3595737 B2 JP 3595737B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- circuit
- main switch
- resistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、スイッチング電源のうちで、特に自励フライバック・コンバータの駆動回路に関する。
【0002】
【従来の技術】
軽負荷時や待機時においてスイッチング電源の低消費電力化を図る方法としては、軽負荷を検出したときに発振周波数を低下させることのできるコンバータが望ましい。
従来技術においては、自励フライバック方式で発振周波数を軽負荷に対応させて制御する方法が実現されていなかったので、1次側および2次側PWM制御方式による他励フライバック・コンバータを使用し、軽負荷時や待機時には発振周波数を低下させてコンバータ出力を抑制していた。
【0003】
【発明が解決しようとする課題】
図4は、他励フライバック・コンバータの回路構成を示すブロック図である。図4において、AC電源には整流回路119が接続してあり、その直流出力側には平滑コンデンサ118が並列接続してある。主トランス102の1次コイルと主スイッチ素子101より成る直列回路が平滑コンデンサ118の両端に並列接続してあって、1次入力回路を構成している。
主トランス102の2次コイルには整流ダイオード114と平滑コンデンサ115より成る2次出力回路が接続してある。
また、1次コイルの一端と主スイッチ素子101のゲート端子との間には起動抵抗103が接続してあり、主スイッチ素子101のゲート〜ソース間に並列接続した抵抗104と、抵抗105に並列接続した抵抗106とダイオード107より成る直列回路とが主スイッチ素子101のゲート端子と駆動トランス108の1次コイルとの間に接続してあって、駆動回路を構成している。
【0004】
2次出力回路電圧は抵抗116と117によって検出され、オペアンプ112において基準電圧Vref 113と比較される。
オペアンプ112の検出信号と発振器111からの信号はPWM制御回路110に入力してPWM制御信号を生成し、トランジスタ109と駆動トランス108を介して主スイッチ素子101へゲート信号を供給する。
オペアンプ112によって軽負荷が検出された時は、PWM制御回路110からのPWM制御信号を調整して主スイッチ素子101の発振周波数を低減させ、スイッチング・コンバータの消費電力を減少させることは容易である。
しかし乍ら、上述した他励フライバック・コンバータの回路構成は複雑であるので構成要素の部品点数も多く、低コスト化や省スペース化を図ることは難しい。
【0005】
【課題を解決するための手段】
この発明は、上述した従来技術による欠点を解消するためになされたものであって、回路構成が簡単で部品点数が少ない自励フライバック・コンバータのゲート駆動回路に、軽負荷を検出した時にはフライバック電圧をクランプさせて発振周波数を低下させる回路を付加し、軽負荷時や待機時における消費電力が少ないばかりでなく、低コスト化と省スペース化を可能とした。
【0006】
【発明の実施の形態】
以下、この発明の実施例を図面を参照しながら説明する。
図1は、この発明に係る自励フライバック・コンバータの回路構成を示すブロック図であり、図2と図3は波形図である。
【0007】
図1において、整流回路17の入力側にはAC電源が接続してあり、その直流出力側には平滑コンデンサ18が並列接続してある。
平滑コンデンサ18のプラス極に一端を接続した主トランス11の1次コイル12の他端は主スイッチ素子1のドレイン端子に接続してあり、主スイッチ素子1のソース端子は平滑コンデンサ18のマイナス極に接続してあって、主トランス11の1次入力回路を構成している。
【0008】
主トランス11の2次コイル14の極性は、1次コイル12とは異なる極性を有しており、整流ダイオード15と平滑コンデンサ16が接続してあって2次出力回路を構成している。
【0009】
主スイッチ素子1のゲート端子と1次コイル12の一端との間には起動抵抗2が接続してあり、また、主スイッチ素子1のゲート端子とソース端子との間には並列抵抗3が設けてある。
なお、この実施例においては主スイッチ素子1としてMOS−FETを使用しているが、これに限定されるものではない。
【0010】
主スイッチ素子1のゲート〜ソース間には、コンデンサ4と抵抗6より成る直列回路を介して駆動コイル13が並列接続してある。
また、コンデンサ4と抵抗6の接続点と駆動コイル13の一端との間には、抵抗5とダイオード7およびバイパス回路にスイッチ素子9を備えたツエナー・ダイオード8より成る直列回路が並列接続してあって主スイッチ素子1のゲート駆動回路を構成している。
主スイッチ素子1をオン・オフ制御する制御回路10は、ゲート駆動回路におけるコンデンサ4とゲート端子との間に接続してある。
【0011】
次にこの発明に係る自励フライバック・コンバータの運転特性を、図1に示すブロック図、および図2と図3に示す波形図を用いて説明する。
ゲート駆動回路におけるバイパス回路のスイッチ素子9は定格運転時にはオン、軽負荷時にはオフとなるよう制御される。従って定格運転時には、ツエナー・ダイオード8はスイッチ素子9によって短絡されていて、通常の自励フライバック・コンバータの駆動回路を構成している。
【0012】
通常の自励フライバック・コンバータの連続スイッチング動作では、主スイッチング素子1がオフとなって主トランス11に蓄積されたエネルギーが2次コイル14より放出された後で、主トランス11にフライバック電圧が発生し、駆動コイル13→抵抗6→コンデンサ4→主スイッチ素子1のゲート端子より成る回路によって主スイッチ素子1は充電されてオンとなる。また、主スイッチ素子1のオフは制御回路10の動作によりオフとなる。爾後この動作を繰り返して発振を継続する。図3は、通常の自励フライバック・コンバータの軽負荷時における動作特性を示す波形図である。図3(a)は主スイッチ素子のドレイン〜ソース間電圧波形を、図3(c)は駆動コイルの電圧波形を、図3(d)は主スイッチ素子のゲート〜ソース間電圧波形を示す。図3(b)は1次コイル電流波形と2次コイル電流波形を示しており、2次コイル電流が0になった時に主トランスのフライバック電圧が発生していることを示している。
【0013】
上述したように、軽負荷が検出された時はバイパス回路のスイッチ素子9はオフとなっているので、コンデンサ4と抵抗6との接続点と駆動コイル13の一端との間には、抵抗5とダイオード7およびツエナー・ダイオード8より成る直列回路が形成される。
主スイッチ素子1のゲート〜ソース間に並列接続してある抵抗3の両端に加わる電圧をE1 とすると、ツエナー・ダイオード8が挿入されていない場合に比較してE1 はツエナー・ダイオード8の電圧分がほぼ低下するので、主スイッチ素子1はオフのままである。起動抵抗2を介して主スイッチ素子1のゲート〜ソース間の容量とコンデンサ4を充電させ、ゲート閾値電圧に達した時に主スイッチ素子1はオンとなる。
即ち、主スイッチ素子1がターン・オフの時におけるスイッチング・ロスを改善するために抵抗5とダイオード7が挿入してあるが、さらに、ツエナー・ダイオード8とバイパス回路を構成するスイッチ素子9を設けることによって軽負荷時の発振周波数を低下させている。
図2はこの発明による軽負荷時におけるスイッチング動作特性を示す波形図である。
図2(a)は主スイッチ素子のドレイン〜ソース間電圧波形を、図2(b)は1次コイル電流波形と2次コイル電流波形を、図2(c)は駆動コイルの電圧波形を、図2(d)は主スイッチ素子のゲート〜ソース間電圧波形を示す。
図2(d)から明らかなように、フライバック電圧の発生期間は起動抵抗2と主スイッチ素子1のゲート〜ソース間容量の充電時間によって決定されるので、主スイッチ素子のオンとなる間隔が長くなり、発振周波数が低下することが判る。
【0014】
【発明の効果】
この発明による自励フライバック・コンバータにおいては、主スイッチ素子のゲート駆動回路にフライバック電圧をクランプさせるツエナー・ダイオードとバイパス回路を構成するスイッチ素子より成る回路を設けることにより、軽負荷時や待機時における発振周波数を低下させて主スイッチ素子による消費電力を低減させることが可能となる。
また、自励フライバック・コンバータの回路構成は簡単であって構成要素の部品点数も少ないので、低コスト化と省スペース化を実現できる。
【図面の簡単な説明】
【図1】この発明による自励フライバック・コンバータの回路構成を示すブロック図。
【図2】波形図。
【図3】波形図。
【図4】従来技術による他励フライバック・コンバータの回路構成を示すブロック図。
【符号の説明】
1 主スイッチ素子
2,3,5,6 抵抗
4,16,18 コンデンサ
7,15,17 ダイオード
8 ツエナー・ダイオード
9 スイッチ素子
11 主トランス[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a drive circuit for a self-excited flyback converter, among switching power supplies.
[0002]
[Prior art]
As a method for reducing the power consumption of the switching power supply at the time of light load or standby, a converter that can lower the oscillation frequency when a light load is detected is desirable.
In the prior art, a self-excited flyback method for controlling the oscillation frequency corresponding to a light load has not been realized, so a separately-excited flyback converter using a primary-side and secondary-side PWM control method is used. However, at light load or during standby, the oscillation frequency is reduced to suppress the converter output.
[0003]
[Problems to be solved by the invention]
FIG. 4 is a block diagram showing a circuit configuration of the separately excited flyback converter. In FIG. 4, a rectifier circuit 119 is connected to the AC power supply, and a smoothing capacitor 118 is connected in parallel to the DC output side. A series circuit composed of a primary coil of the main transformer 102 and the main switch element 101 is connected in parallel to both ends of a smoothing capacitor 118 to constitute a primary input circuit.
A secondary output circuit including a rectifier diode 114 and a smoothing capacitor 115 is connected to a secondary coil of the main transformer 102.
A starting resistor 103 is connected between one end of the primary coil and the gate terminal of the main switch element 101, and is connected in parallel with a resistor 104 and a resistor 105 connected in parallel between the gate and source of the main switch element 101. A series circuit composed of the connected resistor 106 and diode 107 is connected between the gate terminal of the main switch element 101 and the primary coil of the drive transformer 108 to form a drive circuit.
[0004]
The secondary output circuit voltage is detected by the resistors 116 and 117 and compared with the reference voltage V ref 113 in the operational amplifier 112.
The detection signal of the operational amplifier 112 and the signal from the oscillator 111 are input to a PWM control circuit 110 to generate a PWM control signal, and supply a gate signal to the main switch element 101 via the transistor 109 and the driving transformer 108.
When a light load is detected by the operational amplifier 112, it is easy to reduce the oscillation frequency of the main switch element 101 by adjusting the PWM control signal from the PWM control circuit 110 and reduce the power consumption of the switching converter. .
However, since the circuit configuration of the separately excited flyback converter described above is complicated, the number of components is large, and it is difficult to reduce cost and space.
[0005]
[Means for Solving the Problems]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described drawbacks of the related art, and has been described in connection with a gate drive circuit of a self-excited flyback converter which has a simple circuit configuration and a small number of parts, and which detects a light load when a light load is detected. A circuit that lowers the oscillation frequency by clamping the back voltage is added, which not only reduces power consumption during light load and standby, but also enables cost reduction and space saving.
[0006]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a circuit configuration of a self-excited flyback converter according to the present invention, and FIGS. 2 and 3 are waveform diagrams.
[0007]
In FIG. 1, an AC power supply is connected to the input side of the rectifier circuit 17, and a smoothing capacitor 18 is connected in parallel to the DC output side.
The other end of the primary coil 12 of the main transformer 11 having one end connected to the positive pole of the smoothing capacitor 18 is connected to the drain terminal of the
[0008]
The polarity of the
[0009]
A
In this embodiment, a MOS-FET is used as the
[0010]
A drive coil 13 is connected in parallel between the gate and the source of the
Between the connection point of the capacitor 4 and the resistor 6 and one end of the drive coil 13, a series circuit including a
A control circuit 10 for controlling ON / OFF of the
[0011]
Next, the operation characteristics of the self-excited flyback converter according to the present invention will be described with reference to the block diagram shown in FIG. 1 and the waveform diagrams shown in FIGS.
The switch element 9 of the bypass circuit in the gate drive circuit is controlled to be turned on during rated operation and turned off during light load. Therefore, at the time of rated operation, the Zener diode 8 is short-circuited by the switch element 9 and constitutes a drive circuit of a normal self-excited flyback converter.
[0012]
In the continuous switching operation of a normal self-excited flyback converter, after the
[0013]
As described above, when the light load is detected, the switch element 9 of the bypass circuit is off, so that the
When a voltage applied to both ends of
That is, the
FIG. 2 is a waveform chart showing switching operation characteristics under a light load according to the present invention.
2A shows a voltage waveform between the drain and the source of the main switch element, FIG. 2B shows a primary coil current waveform and a secondary coil current waveform, and FIG. 2C shows a voltage waveform of the drive coil. FIG. 2D shows a gate-source voltage waveform of the main switch element.
As is apparent from FIG. 2D, the period during which the flyback voltage is generated is determined by the start-up
[0014]
【The invention's effect】
In the self-excited flyback converter according to the present invention, the gate drive circuit of the main switch element is provided with a circuit composed of a zener diode for clamping the flyback voltage and a switch element constituting a bypass circuit, so that a light load or standby state can be achieved. It is possible to reduce the oscillation frequency at the time and reduce the power consumption by the main switch element.
Further, the circuit configuration of the self-excited flyback converter is simple and the number of components is small, so that cost reduction and space saving can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a circuit configuration of a self-excited flyback converter according to the present invention.
FIG. 2 is a waveform diagram.
FIG. 3 is a waveform diagram.
FIG. 4 is a block diagram showing a circuit configuration of a separately excited flyback converter according to the related art.
[Explanation of symbols]
DESCRIPTION OF
Claims (1)
前記1次コイルと異なる極性を有する2次コイルに接続した整流ダイオードと平滑コンデンサより成る2次出力回路と、
前記1次コイルの一端と主スイッチ素子のゲート端子間に挿入した起動抵抗(2)と、主スイッチ素子のゲート〜ソース間に並列接続した抵抗(3)、およびコンデンサ(4)と抵抗(6)より成る直列回路を介して主スイッチ素子のゲート〜ソース間に並列接続した1次コイルと同一極性を有する駆動コイルとによって構成したゲート駆動回路と、
によって構成した自励フライバック・コンバータにおいて、
前記ゲート駆動回路におけるコンデンサ(4)と抵抗(6)との接続点と駆動コイルの一端との間に、抵抗(5)とダイオード(7)およびバイパス回路にスイッチ素子(9)を備えたツエナー・ダイオード(8)より成る直列回路を並列接続して主スイッチ素子のゲート駆動回路を構成したことを特徴とする自励フライバック・コンバータ。A rectifier circuit connected to an AC power source, a smoothing capacitor connected to the DC output side of the rectifier circuit, and a series circuit including a primary coil of a main transformer and a main switch element are connected in parallel to both ends of the smoothing capacitor. A primary input circuit;
A secondary output circuit including a rectifier diode and a smoothing capacitor connected to a secondary coil having a different polarity from the primary coil;
A starting resistor (2) inserted between one end of the primary coil and the gate terminal of the main switch element, a resistor (3) connected in parallel between the gate and source of the main switch element, and a capacitor (4) and a resistor (6). A) a gate drive circuit composed of a primary coil connected in parallel between the gate and the source of the main switch element via a series circuit comprising: and a drive coil having the same polarity;
In the self-excited flyback converter configured by
A Zener including a resistor (5), a diode (7), and a switch element (9) in a bypass circuit between a connection point between a capacitor (4) and a resistor (6) in the gate drive circuit and one end of a drive coil. A self-excited flyback converter, wherein a series circuit including a diode (8) is connected in parallel to form a gate drive circuit of a main switch element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21915099A JP3595737B2 (en) | 1999-08-02 | 1999-08-02 | Self-excited flyback converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21915099A JP3595737B2 (en) | 1999-08-02 | 1999-08-02 | Self-excited flyback converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001045753A JP2001045753A (en) | 2001-02-16 |
JP3595737B2 true JP3595737B2 (en) | 2004-12-02 |
Family
ID=16731000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21915099A Expired - Fee Related JP3595737B2 (en) | 1999-08-02 | 1999-08-02 | Self-excited flyback converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3595737B2 (en) |
-
1999
- 1999-08-02 JP JP21915099A patent/JP3595737B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001045753A (en) | 2001-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3626072B2 (en) | Switching power supply | |
JP3760379B2 (en) | Switching power supply | |
JPH08182321A (en) | Converter of conduction type | |
JP3041842B2 (en) | Resonant switching power supply | |
JP3613731B2 (en) | No-load power-saving power supply | |
JP3595737B2 (en) | Self-excited flyback converter | |
JP2001292571A (en) | Synchronous rectifying circuit | |
JP4069627B2 (en) | Switching power supply | |
JP4484006B2 (en) | Switching power supply | |
JPH05176533A (en) | Transformer system dc-dc converter | |
JP2861246B2 (en) | Switching power supply | |
JP2000324823A (en) | Switching power supply | |
JP4201161B2 (en) | Switching power supply | |
JPH1118426A (en) | Switching power supply circuit | |
JP4337235B2 (en) | Method and apparatus for intermittent drive of self-oscillation type power converter | |
JP4303358B2 (en) | Ringing choke converter circuit | |
JP3619115B2 (en) | Control method of on-pulse width of synchronous rectifier in flyback converter | |
JP4253808B2 (en) | Switching power supply | |
JP3619116B2 (en) | Synchronous rectifier drive circuit in flyback converter | |
JPH08237945A (en) | Switching power supply | |
JP3271948B2 (en) | Switching power supply | |
JP3090540B2 (en) | Constant current input type voltage resonance converter | |
JP2856087B2 (en) | Switching power supply | |
JP2003224977A (en) | Switching power supply | |
JP3506216B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |