JPH05198726A - Package of semiconductor device - Google Patents
Package of semiconductor deviceInfo
- Publication number
- JPH05198726A JPH05198726A JP3278192A JP3278192A JPH05198726A JP H05198726 A JPH05198726 A JP H05198726A JP 3278192 A JP3278192 A JP 3278192A JP 3278192 A JP3278192 A JP 3278192A JP H05198726 A JPH05198726 A JP H05198726A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- island
- wiring
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体集積回路装置（以
下ＩＣという）チップをリードフレームに実装し、封止
した実装体に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device (hereinafter referred to as IC) chip mounted on a lead frame and sealed.
【０００２】[0002]
【従来の技術】図２にＩＣチップをリードフレームに実
装し、樹脂封止した実装体の一例を示す。リードフレー
ムの中央部にはＩＣチップ２をダイボンディングするア
イランド４が設けられ、アイランド４の周辺部にインナ
ーリード６が配置されている。インナーリード６の先端
部はワイヤボンディングできるように例えば銀メッキが
施されている。アイランド４にはＩＣチップ２がダイボ
ンディングされ、ＩＣチップ２のパッドとインナーリー
ド６の先端部との間がワイヤ１０により接続されてい
る。アイランド４、ＩＣチップ２及びインナーリード６
はエポキシ樹脂などの封止樹脂１２によって封止されて
いる。８は封止樹脂１２から突出したアウターリードで
ある。2. Description of the Related Art FIG. 2 shows an example of a mounting body in which an IC chip is mounted on a lead frame and sealed with resin. An island 4 for die-bonding the IC chip 2 is provided in the center of the lead frame, and inner leads 6 are arranged around the island 4. The tips of the inner leads 6 are plated with silver, for example, so that they can be wire-bonded. The IC chip 2 is die-bonded to the island 4, and the pad of the IC chip 2 and the tip of the inner lead 6 are connected by a wire 10. Island 4, IC chip 2 and inner lead 6
Is sealed with a sealing resin 12 such as an epoxy resin. Reference numeral 8 is an outer lead protruding from the sealing resin 12.
【０００３】[0003]
【発明が解決しようとする課題】リードフレームはウエ
ットエッチング法により作成され、インナーリード間の
ピッチは２００μｍが加工限界、インナーリードの平坦
幅は９０μｍが加工限界である。それに対し、ＩＣチッ
プ２のパッド（電極）のピッチは１５０μｍ→１３０μ
ｍ→１２０μｍというように縮小されてきており、将来
はさらに縮小されて１００μｍ→８０μｍというように
縮小されていくといわれている。そのため、例えばＩＣ
チップのパッドのピッチが１００μｍで４００ピンのＩ
Ｃチップを図２の方式のリードフレームを用い、インナ
ーリードピッチが２００μｍのリードフレームに実装し
ようとすると、ＩＣチップとインナーリード先端部との
距離が長くなり、ワイヤ１０の長さが最大で７ｍｍにも
なる。そのように長いワイヤで接続すると、ワイヤボン
ディング過程においても、また樹脂封止過程においても
正常な組立て作業を行なうことができなくなる。本発明
はＩＣチップのパッドのピッチが小さくなった場合にも
正常に実装することのできる実装体を提供することを目
的とするものである。The lead frame is formed by the wet etching method, and the pitch between the inner leads is 200 μm, and the flat width of the inner leads is 90 μm. On the other hand, the pitch of the pads (electrodes) of the IC chip 2 is 150 μm → 130 μ
It has been reduced to m → 120 μm, and it is said that in the future, it will be further reduced to 100 μm → 80 μm. Therefore, for example, IC
400-pin I with 100 μm chip pad pitch
When the C chip is mounted on the lead frame having the inner lead pitch of 200 μm by using the lead frame of the method of FIG. 2, the distance between the IC chip and the inner lead tip becomes long, and the maximum length of the wire 10 is 7 mm. It also becomes. If such long wires are used for connection, normal assembly work cannot be performed in the wire bonding process and the resin sealing process. An object of the present invention is to provide a mounting body that can be mounted normally even when the pitch of the pads of the IC chip becomes small.
【０００４】[0004]
【課題を解決するための手段】本発明の実装体では、ア
イランドの中央部にＩＣチップがダイボンディングさ
れ、そのアイランドの周辺部には外側に向かって放射状
に延びる薄膜配線が形成され、ＩＣチップのパッドと前
記配線の内側の端部との間が接続され、前記配線の外側
の端部には外部リードの基端部が接続され、ＩＣチッ
プ、アイランド及び外部リード基端部が封止されてい
る。In the package of the present invention, an IC chip is die-bonded to the center of the island, and thin film wirings radially extending outward are formed in the periphery of the island. Pad and an inner end portion of the wiring are connected, an outer lead end portion is connected to an outer end portion of the wiring, and an IC chip, an island, and an outer lead base end portion are sealed. ing.
【０００５】好ましい態様では、アイランドは金属母材
表面が絶縁層で被われ、その絶縁層上に配線が形成さ
れ、その配線はボンディングパッド部分を除いて絶縁層
で被われている構造である。また、好ましくは、ＩＣチ
ップのパッドとアイランド上の配線の間がワイヤにより
接続され、その配線と外部リードとの間が外部リード基
端部に設けられたスルーホールを介して接続されている
構造をしている。In a preferred embodiment, the island has a structure in which the surface of the metal base material is covered with an insulating layer, wiring is formed on the insulating layer, and the wiring is covered with the insulating layer except for the bonding pad portion. In addition, preferably, the pad of the IC chip and the wiring on the island are connected by a wire, and the wiring and the external lead are connected through a through hole provided at a base end portion of the external lead. Are doing
【０００６】[0006]
【実施例】図１は一実施例を表わす。（Ａ）は一部切欠
き斜視図、（Ｂ）は（Ａ）のＢ−Ｂ’線位置での断面
図、（Ｃ）は（Ａ）のＣ−Ｃ’線位置での断面図であ
る。アイランド２０の中央部にはＩＣチップ２がダイボ
ンディングされており、アイランド２０上でＩＣチップ
２の周辺部にはインナーリード２２が薄膜パターンとし
て形成されている。インナーリード２２のＩＣチップ２
側のピッチはＩＣチップ２のパッドのピッチに対応した
ピッチに形成されている。インナーリード２２の外側の
先端部には外部リード２４の基端部がスルーホール２６
を介して接続されている。ＩＣチップ２、インナーリー
ド２０及び外部リード２４の基端部がエポキシ樹脂など
の封止樹脂１２で封止されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 shows an embodiment. (A) is a partially cutaway perspective view, (B) is a sectional view taken along line BB ′ of (A), and (C) is a sectional view taken along line CC ′ of (A). .. The IC chip 2 is die-bonded to the center of the island 20, and inner leads 22 are formed as a thin film pattern on the island 20 in the periphery of the IC chip 2. IC chip 2 of inner lead 22
The side pitch is formed to correspond to the pitch of the pads of the IC chip 2. At the outer tip of the inner lead 22, the base end of the outer lead 24 has a through hole 26.
Connected through. The base ends of the IC chip 2, the inner leads 20, and the outer leads 24 are sealed with a sealing resin 12 such as epoxy resin.
【０００７】アイランド２２は図１の（Ｂ），（Ｃ）に
示されるように、金属母材３０上に有機絶縁膜３２が例
えば１〜５μｍの厚さに形成され、その上にアルミニウ
ムなどの金属薄膜によるインナーリード２２が例えば５
０００〜１００００Åの厚さに形成され、インナーリー
ド２２のボンディングパッド部分（内側端でワイヤボン
ディングがなされる部分と、外側端で外部リードと接続
される部分）を除いて有機絶縁膜３４で被覆されてい
る。インナーリード２２と外部リード２４の基端部とを
接続するために、外部リード基端部のスルーホール２６
に金、銅、半田などのメッキが施され、（Ｃ）に示され
るように、そのスルーホールを介して半田３６による半
田付けや、ろう付けがなされている。As shown in FIGS. 1B and 1C, the island 22 has an organic insulating film 32 formed on a metal base material 30 with a thickness of, for example, 1 to 5 .mu.m, and aluminum or the like is formed thereon. The inner lead 22 made of a metal thin film is, for example, 5
000 to 10000Å, and is covered with the organic insulating film 34 except for the bonding pad portion of the inner lead 22 (the portion where the wire bonding is performed at the inner end and the portion where the outer lead is connected at the outer end). ing. In order to connect the inner leads 22 and the base ends of the outer leads 24, through holes 26 in the base ends of the outer leads are provided.
Is plated with gold, copper, solder or the like, and soldering or brazing with the solder 36 is performed through the through hole as shown in (C).
【０００８】次に、この実施例を製造する方法について
説明する。アイランドの母材金属板３０上に有機絶縁膜
を塗布し、焼成して厚さが１〜５μｍの絶縁膜３２を形
成する。その上に配線用の金属膜として例えばアルミニ
ウム膜をスパッタリング法により堆積し、その上にレジ
ストを塗布し、写真製版により露光して配線パターンを
転写する。その後、そのレジストパターンをマスクにし
てウエッチエッチング又はドライエッチングよりアルミ
ニウム膜をパターン化して配線２２を形成する。その
後、配線２２上に有機絶縁膜を再度塗布し、焼成した
後、写真製版とエッチングにより配線２２のうちＩＣチ
ップのパッドと接続する部分及び外部リードと接続する
部分の配線を露出させる。Next, a method of manufacturing this embodiment will be described. An organic insulating film is applied on the base metal plate 30 of the island and baked to form an insulating film 32 having a thickness of 1 to 5 μm. An aluminum film, for example, as a metal film for wiring is deposited thereon by a sputtering method, a resist is applied thereon, and the wiring pattern is transferred by exposure by photolithography. Then, using the resist pattern as a mask, the aluminum film is patterned by the wet etching or the dry etching to form the wiring 22. After that, an organic insulating film is applied again on the wiring 22, and after baking, the wiring of the portion of the wiring 22 connected to the pad of the IC chip and the portion connected to the external lead is exposed by photolithography and etching.
【０００９】その後、外部リードとアイランドを外部リ
ードに設けたスルーホールを介して半田付けやろう付け
により接続し、アイランドの中央部にＩＣチップをダイ
ボンディングし、ＩＣチップのパッドとインナーリード
２２のＩＣチップ側のボンディングパッドの間をワイン
ボンディング法により接続する。After that, the external lead and the island are connected by soldering or brazing through the through hole provided in the external lead, and the IC chip is die-bonded to the center of the island, and the pad of the IC chip and the inner lead 22 are formed. The bonding pads on the IC chip side are connected by the wine bonding method.
【００１０】ＩＣチップ２とインナーリード２２の間の
接続は実施例のワイヤボンディングに限らず、フリップ
フロップ法でもよく、またインナーリード２２と外部リ
ード２４の接続もスルーホールを介した実施例の接続方
法に限らない。The connection between the IC chip 2 and the inner lead 22 is not limited to the wire bonding in the embodiment, but may be a flip-flop method, and the connection between the inner lead 22 and the outer lead 24 is the connection in the embodiment through a through hole. Not limited to the method.
【００１１】[0011]
【発明の効果】本発明ではＩＣチップをダイボンディン
グするアイランド上にインナーリードとなる配線を薄膜
パターンにより形成することにより、インナーリードの
微細加工が可能となり、インナーリードピッチを１００
μｍ以下とすることもできる。これによりＩＣチップの
パッドのピッチが１００μｍ以下となっても従来のワイ
ヤボンディング方式を使用することができ、組立て歩留
まりが向上し、信頼性を向上させることができる。アイ
ランドの母材として金属材料を使用すれば、アイランド
の放熱特性がすぐれ、またアイランドの母材をグラウン
ドとして使用することができ、電気的ノイズに強いＩＣ
パッケージの製作が可能となる。外部リードの基端部に
スルーホールを設けることにより、アイランドの配線と
外部リードとの接続が容易になり、またＩＣ実装工程は
従来のプロセスをそのまま使用することができる。According to the present invention, the inner leads are finely processed by forming the wires serving as the inner leads with a thin film pattern on the island to which the IC chip is die-bonded, and the inner lead pitch is 100.
It can also be set to less than or equal to μm. As a result, the conventional wire bonding method can be used even when the pad pitch of the IC chip is 100 μm or less, the assembly yield is improved, and the reliability is improved. If a metal material is used as the base material of the island, the heat dissipation characteristics of the island will be excellent, and the base material of the island can be used as the ground, which is an IC resistant to electrical noise.
The package can be manufactured. By providing the through hole at the base end portion of the external lead, the wiring of the island and the external lead can be easily connected, and the conventional process can be used as it is for the IC mounting process.
【図１】一実施例を表わす図であり、（Ａ）は一部切欠
き斜視図、（Ｂ）は（Ａ）のＢ−Ｂ’線位置での断面
図、（Ｃ）は（Ａ）のＣ−Ｃ’線位置での断面図であ
る。FIG. 1 is a diagram showing an embodiment, (A) is a partially cutaway perspective view, (B) is a cross-sectional view taken along the line BB ′ of (A), and (C) is (A). FIG. 9 is a cross-sectional view taken along the line CC ′ of FIG.
【図２】従来のＩＣ実装体を示す一部切欠き斜視図であ
る。FIG. 2 is a partially cutaway perspective view showing a conventional IC mounting body.
２ ＩＣチップ ２０ アイランド ２２ 薄膜配線のインナーリード ２４ 外部リード ２６ スルーホー １２ 封止樹脂 ３０ アイランドの母材 ３２，３４ 有機絶縁膜 ３６ 半田 2 IC chip 20 Island 22 Inner lead of thin film wiring 24 External lead 26 Through-hole 12 Encapsulation resin 30 Island base material 32,34 Organic insulating film 36 Solder
Claims (3)
がダイボンディングされ、そのアイランドの周辺部には
外側に向かって放射状に延びる薄膜配線が形成され、前
記半導体装置チップのパッドと前記配線の内側の端部と
の間が接続され、前記配線の外側の端部には外部リード
の基端部が接続され、前記半導体装置チップ、アイラン
ド及び外部リード基端部が封止されている半導体装置の
実装体。1. A semiconductor device chip is die-bonded to a central portion of an island, and thin film wirings extending radially outward are formed in a peripheral portion of the island. Mounting of a semiconductor device in which the base end portion of the external lead is connected to the end portion outside the wiring, and the semiconductor device chip, the island, and the base end portion of the external lead are sealed. body.
で被われ、その絶縁層上に前記配線が形成され、その配
線はボンディングパッド部分を除いて絶縁層で被われて
いる請求項１に記載の半導体装置の実装体。2. The island according to claim 1, wherein the surface of the metal base material is covered with an insulating layer, the wiring is formed on the insulating layer, and the wiring is covered with the insulating layer except for the bonding pad portion. A packaged semiconductor device as described above.
線の間がワイヤにより接続され、前記配線と外部リード
との間が外部リード基端部に設けられたスルーホールを
介して接続されている請求項１又は２に記載の半導体装
置の実装体。3. The pad of the semiconductor device chip and the wiring are connected by a wire, and the wiring and the external lead are connected through a through hole provided at a base end portion of the external lead. Item 3. A semiconductor device package according to item 1 or 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278192A JPH05198726A (en) | 1992-01-22 | 1992-01-22 | Package of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278192A JPH05198726A (en) | 1992-01-22 | 1992-01-22 | Package of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198726A true JPH05198726A (en) | 1993-08-06 |
Family
ID=12368398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3278192A Pending JPH05198726A (en) | 1992-01-22 | 1992-01-22 | Package of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198726A (en) |
-
1992
- 1992-01-22 JP JP3278192A patent/JPH05198726A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (en) | Manufacturing method of semiconductor device | |
| JP3230348B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2988075B2 (en) | Semiconductor device | |
| US6586834B1 (en) | Die-up tape ball grid array package | |
| JP3947750B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
| US20020113323A1 (en) | Integrated semiconductor circuit | |
| JPH1168006A (en) | Lead frame, semiconductor device provided therewith, and manufacture of them | |
| JP2005317998A5 (en) | ||
| JPH1197573A (en) | Semiconductor package | |
| US20040262752A1 (en) | Semiconductor device | |
| JPS5998545A (en) | Semiconductor device | |
| JP3529915B2 (en) | Lead frame member and method of manufacturing the same | |
| JPH0719876B2 (en) | Semiconductor device | |
| JPH05198726A (en) | Package of semiconductor device | |
| JP2982703B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP2600898B2 (en) | Thin package device | |
| JP3003653B2 (en) | Ball grid array type semiconductor device | |
| JP2007150372A (en) | Semiconductor device and method of manufacturing same | |
| JP2917932B2 (en) | Semiconductor package | |
| JPH09246416A (en) | Semiconductor device | |
| JP2822446B2 (en) | Hybrid integrated circuit device | |
| JP3056166B2 (en) | BGA semiconductor device and manufacturing method thereof | |
| JP4817548B2 (en) | Semiconductor device and connection structure thereof | |
| JPH06196824A (en) | Manufacture of semiconductor element |