JPH05197523A - 累積平均回路 - Google Patents
累積平均回路Info
- Publication number
- JPH05197523A JPH05197523A JP4007227A JP722792A JPH05197523A JP H05197523 A JPH05197523 A JP H05197523A JP 4007227 A JP4007227 A JP 4007227A JP 722792 A JP722792 A JP 722792A JP H05197523 A JPH05197523 A JP H05197523A
- Authority
- JP
- Japan
- Prior art keywords
- cumulative
- average value
- full
- cumulative average
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明はデ−タの累積動作中にオ−バ−フロ
−が生じないようにすることができると共に、無限過去
のデ−タを現在の累積平均値に反映させることができる
累積平均回路を提供することを目的としている。 【構成】 本発明において、オーバーフロー防止回路４
はフルアダーＩＣ２から出力される累積平均値を監視
し、その絶対値が最大値になると、この累積平均値を１
／２にして、これをフルアダーＩＣ２の入力端子ｂに入
力させるようにして、フルアダーＩＣ２におけるオバー
フローの発生を防止している。又、記憶回路３は前回フ
ルアダーＩＣ２から得られた最終累積平均値を保持して
おき、今回、フルアダーＩＣ２が累積動作を開始する時
に、前記記憶回路３の前記最終累積平均値がこのフルア
ダーＩＣ２にプリセットされる構成を有している。
−が生じないようにすることができると共に、無限過去
のデ−タを現在の累積平均値に反映させることができる
累積平均回路を提供することを目的としている。 【構成】 本発明において、オーバーフロー防止回路４
はフルアダーＩＣ２から出力される累積平均値を監視
し、その絶対値が最大値になると、この累積平均値を１
／２にして、これをフルアダーＩＣ２の入力端子ｂに入
力させるようにして、フルアダーＩＣ２におけるオバー
フローの発生を防止している。又、記憶回路３は前回フ
ルアダーＩＣ２から得られた最終累積平均値を保持して
おき、今回、フルアダーＩＣ２が累積動作を開始する時
に、前記記憶回路３の前記最終累積平均値がこのフルア
ダーＩＣ２にプリセットされる構成を有している。
Description
【０００１】
【産業上の利用分野】本発明はｎビットのデータを加算
し、得られた加算値の平均値に更にｎビットのデータを
加算する動作を２N 回繰り返して、その累積平均値を得
る累積平均回路に関する。
し、得られた加算値の平均値に更にｎビットのデータを
加算する動作を２N 回繰り返して、その累積平均値を得
る累積平均回路に関する。
【０００２】
【従来の技術】従来この種の回路はｎビット＋ｎビット
のフルアダーＩＣをＮ個使用して構成される。図２は従
来の累積平均回路の一例であるが、簡単のためＮ＝１の
場合が示されている。但し、Ｎ及びｎは０でない整数と
する。外部入力端子１から入力されたｎビットのパラレ
ルデータはフルアダーＩＣ２の入力端子ａに与えられる
と同時に、このフルアダーＩＣ２の前回までの累積平均
値が出力端子ｃから出力されて、フルアダーＩＣ２のも
う一方の入力端子ｂに入力される。これにより、前回ま
での累積平均値に今回入力されたｎビットのパラレルデ
ータが加算される。このような累積動作が２N 回繰り返
された後、フルアダーＩＣ２の出力端子ｃからこれまで
の累積値の上位ｎビットが取り出され、２N 回の累積平
均値が得られる。ところが、累積動作中のフルアダーＩ
Ｃ２の出力端子ｃから出力される累積平均値の絶対値が
全て最大値であるような場合、フルアダーＩＣ２はオー
バーフローしてしまうので、正しい値を得ることができ
なくなってしまうという欠点があった。このオ−バ−フ
ロ−はフルアダ−ＩＣをＮ個（Ｎ≧２）用いても同様に
生じる。又、従来の累積平均回路における累積回数は２
N 回であり、即ち有限個のデータの累積値しか得られな
いため、無限過去におけるデータを現在の累積平均値に
反映させることができないという欠点があった。
のフルアダーＩＣをＮ個使用して構成される。図２は従
来の累積平均回路の一例であるが、簡単のためＮ＝１の
場合が示されている。但し、Ｎ及びｎは０でない整数と
する。外部入力端子１から入力されたｎビットのパラレ
ルデータはフルアダーＩＣ２の入力端子ａに与えられる
と同時に、このフルアダーＩＣ２の前回までの累積平均
値が出力端子ｃから出力されて、フルアダーＩＣ２のも
う一方の入力端子ｂに入力される。これにより、前回ま
での累積平均値に今回入力されたｎビットのパラレルデ
ータが加算される。このような累積動作が２N 回繰り返
された後、フルアダーＩＣ２の出力端子ｃからこれまで
の累積値の上位ｎビットが取り出され、２N 回の累積平
均値が得られる。ところが、累積動作中のフルアダーＩ
Ｃ２の出力端子ｃから出力される累積平均値の絶対値が
全て最大値であるような場合、フルアダーＩＣ２はオー
バーフローしてしまうので、正しい値を得ることができ
なくなってしまうという欠点があった。このオ−バ−フ
ロ−はフルアダ−ＩＣをＮ個（Ｎ≧２）用いても同様に
生じる。又、従来の累積平均回路における累積回数は２
N 回であり、即ち有限個のデータの累積値しか得られな
いため、無限過去におけるデータを現在の累積平均値に
反映させることができないという欠点があった。
【０００３】
【発明が解決しようとする課題】上記のような従来のＮ
個のフルアダ−ＩＣを使用して構成される累積平均回路
では、デ−タの値によってはオ−バ−フロ−が生じて正
しい累積平均値が得られないという欠点があると共に、
有限回の累積動作しか行われないため、無限過去におけ
るデ−タを現在の累積平均値に反映できないという欠点
があった。
個のフルアダ−ＩＣを使用して構成される累積平均回路
では、デ−タの値によってはオ−バ−フロ−が生じて正
しい累積平均値が得られないという欠点があると共に、
有限回の累積動作しか行われないため、無限過去におけ
るデ−タを現在の累積平均値に反映できないという欠点
があった。
【０００４】そこで本発明は上記の欠点を除去するもの
で、デ−タの累積動作中にオ−バ−フロ−が生じないよ
うにすることができると共に、無限過去のデ−タを現在
の累積平均値に反映させることができる累積平均回路を
提供することを目的としている。
で、デ−タの累積動作中にオ−バ−フロ−が生じないよ
うにすることができると共に、無限過去のデ−タを現在
の累積平均値に反映させることができる累積平均回路を
提供することを目的としている。
【０００５】
【課題を解決するための手段】本発明は前回までの累積
平均値に今回入力されたｎビットのデータを加算する累
積動作を複数回繰返して、最終的な累積平均値を得る累
積平均回路において、累積動作中に得られる累積平均値
の絶対値が最大になったことを検出する検出手段と、こ
の検出手段によって前記累積平均値の絶対値が最大にな
ったことが検出されると、当該累積平均値を半分にした
値を今回の累積平均値にする割算手段とを具備した構成
を有する。
平均値に今回入力されたｎビットのデータを加算する累
積動作を複数回繰返して、最終的な累積平均値を得る累
積平均回路において、累積動作中に得られる累積平均値
の絶対値が最大になったことを検出する検出手段と、こ
の検出手段によって前記累積平均値の絶対値が最大にな
ったことが検出されると、当該累積平均値を半分にした
値を今回の累積平均値にする割算手段とを具備した構成
を有する。
【０００６】上記構成とは別の構成として、前回までの
累積平均値に今回ｎビットのデータを加算する累積動作
を複数回繰返して、最終的な累積平均値を得る累積平均
回路において、前記最終的な累積平均値を記憶する記憶
手段と、累積動作を開始する際に、前記記憶手段から読
み出した前回までの最終的な累積平均値に今回入力され
る最初のデータを加算して累積動作を開始する制御手段
とを具備した構成を有する。
累積平均値に今回ｎビットのデータを加算する累積動作
を複数回繰返して、最終的な累積平均値を得る累積平均
回路において、前記最終的な累積平均値を記憶する記憶
手段と、累積動作を開始する際に、前記記憶手段から読
み出した前回までの最終的な累積平均値に今回入力され
る最初のデータを加算して累積動作を開始する制御手段
とを具備した構成を有する。
【０００７】
【作用】本発明の累積平均回路において、検出手段は累
積動作中に得られる累積平均値の絶対値が最大になった
ことを検出する。割算手段は前記検出手段によって前記
累積平均値の絶対値が最大になったことが検出される
と、当該累積平均値を半分にした値を今回の累積平均値
にする。
積動作中に得られる累積平均値の絶対値が最大になった
ことを検出する。割算手段は前記検出手段によって前記
累積平均値の絶対値が最大になったことが検出される
と、当該累積平均値を半分にした値を今回の累積平均値
にする。
【０００８】上記作用とは別の作用として、累積平均回
路において、記憶手段は最終的な累積平均値を記憶す
る。制御手段は累積動作を開始する際に、前記記憶手段
から読み出した前回までの最終的な累積平均値に今回入
力される最初のデータを加算して累積動作を開始する。
路において、記憶手段は最終的な累積平均値を記憶す
る。制御手段は累積動作を開始する際に、前記記憶手段
から読み出した前回までの最終的な累積平均値に今回入
力される最初のデータを加算して累積動作を開始する。
【０００９】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明の累積平均回路の一実施例を示し
たブロック図である。但し、本例では簡単のためフルア
ダ−ＩＣを１個用いた構成となっている。１はｎビット
のパラレルデ−タが入力される外部入力端子、２は入力
端子ａ、ｂに入力されるパラレルデ−タを加算して得ら
れる加算値の上位ｎビットを出力端子ｃから出力するフ
ルアダ−ＩＣ、３はフルアダ−ＩＣ２から出力される最
終的な累積平均値を記憶する記憶回路、４はフルアダ−
ＩＣ２の上位２ビットを監視してオバ−フロ−を防止す
る動作を行うオ−バ−フロ−防止回路、５はフルアダ−
ＩＣ２により算出された累積平均値を外部に出力する外
部出力端子である。
明する。図１は本発明の累積平均回路の一実施例を示し
たブロック図である。但し、本例では簡単のためフルア
ダ−ＩＣを１個用いた構成となっている。１はｎビット
のパラレルデ−タが入力される外部入力端子、２は入力
端子ａ、ｂに入力されるパラレルデ−タを加算して得ら
れる加算値の上位ｎビットを出力端子ｃから出力するフ
ルアダ−ＩＣ、３はフルアダ−ＩＣ２から出力される最
終的な累積平均値を記憶する記憶回路、４はフルアダ−
ＩＣ２の上位２ビットを監視してオバ−フロ−を防止す
る動作を行うオ−バ−フロ−防止回路、５はフルアダ−
ＩＣ２により算出された累積平均値を外部に出力する外
部出力端子である。
【００１０】次に本実施例の動作について説明する。フ
ルアダ−ＩＣ２による累積動作が始まる前に、前回まで
の最終的な累積平均値を記憶回路３から読み出して、こ
れをフルアダ−ＩＣ２の入力端子ｂにプリセットしてお
く、この状態で外部入力端子１から最初のｎビットのパ
ラレルデ−タが入力されると、前記最終的な累積平均値
に今回入力された前記ｎビットのパラレルデ−タが加算
され、その加算値の上位ｎビットがフルアダ−ＩＣ２の
出力端子ｃから出力されて入力端子ｂに与えられると共
に、次のｎビットのパラレルデ−タが外部入力端子１か
らフルアダ−ＩＣ２の入力端子ａに与えられ、前回まで
の累積平均値に今回のｎビットのパラレルデ−タが加算
される。以降、同様の動作が繰り返されて、フルアダ−
ＩＣ２は２N 回の累積動作を行う。
ルアダ−ＩＣ２による累積動作が始まる前に、前回まで
の最終的な累積平均値を記憶回路３から読み出して、こ
れをフルアダ−ＩＣ２の入力端子ｂにプリセットしてお
く、この状態で外部入力端子１から最初のｎビットのパ
ラレルデ−タが入力されると、前記最終的な累積平均値
に今回入力された前記ｎビットのパラレルデ−タが加算
され、その加算値の上位ｎビットがフルアダ−ＩＣ２の
出力端子ｃから出力されて入力端子ｂに与えられると共
に、次のｎビットのパラレルデ−タが外部入力端子１か
らフルアダ−ＩＣ２の入力端子ａに与えられ、前回まで
の累積平均値に今回のｎビットのパラレルデ−タが加算
される。以降、同様の動作が繰り返されて、フルアダ−
ＩＣ２は２N 回の累積動作を行う。
【００１１】この際、オ−バ−フロ−防止回路４はフル
アダ−ＩＣ２の出力端子ｃから出力される累積平均値の
上位２ビットを入力し、オ−バ−フロ−を検出していな
い時はこの２ビットをそのままフルアダ−ＩＣ２の入力
端子ｂに、又は記憶回路３に出力する。しかし、オ−バ
−フロ−防止回路４は前記入力されるフルアダ−ＩＣ２
の累積平均値の最上位ビットが“１”で、次のビットが
“０”（−側の最大値に対応）又は、最上位ビットが
“０”で、次のビットが“１”（＋側の最大値に対応）
となったことを検出すると、オ−バ−フロ−の発生を防
止するため、前記次のビットを最上位ビットと同じ値に
直して、これら２ビットをフルアダ−ＩＣ２の入力端子
ｂに出力する。即ち、オ−バ−フロ−防止回路４は入力
される前記上位２ビットの最上位ビットが“１”で、次
のビットが“０”であった場合、最上位ビットを
“１”、次のビットを“１”として出力することによ
り、フルアダ−ＩＣ２の出力端子ｃから出力された累積
平均値の絶対値を１／２として、これをフルアダ−ＩＣ
２の入力端子ｂに戻す動作を行う。このようにして、フ
ルアダ−ＩＣ２がオ−バ−フロ−することなく２N 回の
累積動作を終了すると、その累積値の上位ｎビット（累
積平均値）が外部出力端子５に出力されると共に、記憶
回路３に記憶される。記憶回路３に記憶された前記累積
平均値は次回の累積動作時開始時に入力端子ｂからフル
アダ−ＩＣ２にプリセットされる。
アダ−ＩＣ２の出力端子ｃから出力される累積平均値の
上位２ビットを入力し、オ−バ−フロ−を検出していな
い時はこの２ビットをそのままフルアダ−ＩＣ２の入力
端子ｂに、又は記憶回路３に出力する。しかし、オ−バ
−フロ−防止回路４は前記入力されるフルアダ−ＩＣ２
の累積平均値の最上位ビットが“１”で、次のビットが
“０”（−側の最大値に対応）又は、最上位ビットが
“０”で、次のビットが“１”（＋側の最大値に対応）
となったことを検出すると、オ−バ−フロ−の発生を防
止するため、前記次のビットを最上位ビットと同じ値に
直して、これら２ビットをフルアダ−ＩＣ２の入力端子
ｂに出力する。即ち、オ−バ−フロ−防止回路４は入力
される前記上位２ビットの最上位ビットが“１”で、次
のビットが“０”であった場合、最上位ビットを
“１”、次のビットを“１”として出力することによ
り、フルアダ−ＩＣ２の出力端子ｃから出力された累積
平均値の絶対値を１／２として、これをフルアダ−ＩＣ
２の入力端子ｂに戻す動作を行う。このようにして、フ
ルアダ−ＩＣ２がオ−バ−フロ−することなく２N 回の
累積動作を終了すると、その累積値の上位ｎビット（累
積平均値）が外部出力端子５に出力されると共に、記憶
回路３に記憶される。記憶回路３に記憶された前記累積
平均値は次回の累積動作時開始時に入力端子ｂからフル
アダ−ＩＣ２にプリセットされる。
【００１２】本実施例によれば、累積動作時にフルアダ
−ＩＣ２から出力される累積平均値の絶対値が最大値に
なると、これをオ−バ−フロ−防止回路４が検出して、
前記累積動作を１／２とし、これをフルアダ−ＩＣ２の
入力端子ｂに戻して前記累積動作を続行するため、フル
アダ−ＩＣ２がオ−バ−フロ−することを防止すること
ができ、且つほぼ正確な累積平均値を得ることができ
る。又、上記のようにして得られたフルアダ−ＩＣ２の
累積平均値を記憶回路３に保持しておき、次回の累積動
作時の最初に、この記憶回路３に保持しておいた前回ま
での累積平均値をフルアダ−ＩＣ２にプリセットするた
め、無限過去におけるデ−タを現在の累積平均値に反映
することができる。尚、上記実施例はフルアダ−ＩＣ２
を１個用いた例について述べたが、複数個用いる場合も
同様の構成にて同様の効果を得ることができる。又、異
なった種類のデ−タの累積平均動作をフルアダ−ＩＣ２
に行わせたい場合は、複数の記憶回路３に各種類のデー
タ毎に得られた最終的な累積平均値を記憶しておき、こ
れから累積するデ−タの種類に対応した前回までの累積
平均値を対応する記憶回路３から読み出して、これをフ
ルアダ−ＩＣ２にプリセットすることにより、過去のデ
−タを現在に反映させた異種類のデ−タの累積平均値を
１個の累積平均回路により得ることができる。
−ＩＣ２から出力される累積平均値の絶対値が最大値に
なると、これをオ−バ−フロ−防止回路４が検出して、
前記累積動作を１／２とし、これをフルアダ−ＩＣ２の
入力端子ｂに戻して前記累積動作を続行するため、フル
アダ−ＩＣ２がオ−バ−フロ−することを防止すること
ができ、且つほぼ正確な累積平均値を得ることができ
る。又、上記のようにして得られたフルアダ−ＩＣ２の
累積平均値を記憶回路３に保持しておき、次回の累積動
作時の最初に、この記憶回路３に保持しておいた前回ま
での累積平均値をフルアダ−ＩＣ２にプリセットするた
め、無限過去におけるデ−タを現在の累積平均値に反映
することができる。尚、上記実施例はフルアダ−ＩＣ２
を１個用いた例について述べたが、複数個用いる場合も
同様の構成にて同様の効果を得ることができる。又、異
なった種類のデ−タの累積平均動作をフルアダ−ＩＣ２
に行わせたい場合は、複数の記憶回路３に各種類のデー
タ毎に得られた最終的な累積平均値を記憶しておき、こ
れから累積するデ−タの種類に対応した前回までの累積
平均値を対応する記憶回路３から読み出して、これをフ
ルアダ−ＩＣ２にプリセットすることにより、過去のデ
−タを現在に反映させた異種類のデ−タの累積平均値を
１個の累積平均回路により得ることができる。
【００１３】
【発明の効果】以上記述した如く本発明の累積平均回路
によれば、デ−タの累積動作中にオ−バ−フロ−が生じ
ないようにすることができると共に、無限過去のデ−タ
を現在の累積平均値に反映させることができる。
によれば、デ−タの累積動作中にオ−バ−フロ−が生じ
ないようにすることができると共に、無限過去のデ−タ
を現在の累積平均値に反映させることができる。
【図１】本発明の累積平均回路の一実施例を示したブロ
ック図。
ック図。
【図２】従来の累積平均回路の一例を示したブロック
図。
図。
１…外部入力端子 ２…フルアダ−Ｉ
Ｃ ３…記憶回路 ４…オ−バ−フロ
−防止回路 ５…外部出力端子
Ｃ ３…記憶回路 ４…オ−バ−フロ
−防止回路 ５…外部出力端子
Claims (2)
- 【請求項１】 前回までの累積平均値に今回入力された
ｎビットのデータを加算する累積動作を複数回繰返し
て、最終的な累積平均値を得る累積平均回路において、
累積中の累積平均値の絶対値が最大になったことを検出
する検出手段と、この検出手段によって累積中の累積平
均値の絶対値が最大になったことが検出されると、当該
累積平均値を半分にした値を今回の累積平均値とする割
算手段とを具備したことを特徴とする累積平均回路。 - 【請求項２】 前回までの累積平均値に今回ｎビットの
データを加算する累積動作を複数回繰返して、最終的な
累積平均値を得る累積平均回路において、前記最終的な
累積平均値を記憶する記憶手段と、累積動作を開始する
際に、前記記憶手段から読み出した前回までの最終的な
累積平均値に今回入力される最初のデータを加算して累
積動作を開始する制御手段とを具備したことを特徴とす
る累積平均回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007227A JPH05197523A (ja) | 1992-01-20 | 1992-01-20 | 累積平均回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007227A JPH05197523A (ja) | 1992-01-20 | 1992-01-20 | 累積平均回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05197523A true JPH05197523A (ja) | 1993-08-06 |
Family
ID=11660111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007227A Withdrawn JPH05197523A (ja) | 1992-01-20 | 1992-01-20 | 累積平均回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05197523A (ja) |
-
1992
- 1992-01-20 JP JP4007227A patent/JPH05197523A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5535402A (en) | System for (N•M)-bit correlation using N M-bit correlators | |
| JP2929888B2 (ja) | パルス位相差符号化回路 | |
| JP2590741Y2 (ja) | 半導体試験装置用タイミング発生器 | |
| JPH05197523A (ja) | 累積平均回路 | |
| JPH0125444B2 (ja) | ||
| JPH0927749A (ja) | 電圧監視装置 | |
| JPS6211816B2 (ja) | ||
| US20190108150A1 (en) | Semiconductor device | |
| RU2233024C2 (ru) | Способ и устройство для сжатия сигналов в формате с фиксированной запятой без введения смещения | |
| EP0017479A1 (en) | Memory refresh control apparatus | |
| JPS62233932A (ja) | Ｂｃｈ符号の復号回路 | |
| JP2598547Y2 (ja) | 半導体試験装置用パターン発生器 | |
| JPH07301685A (ja) | クロック回路 | |
| KR101023697B1 (ko) | 프레임 생성 타이밍 발생 장치 및 방법 | |
| JP2569577B2 (ja) | 回線品質監視装置 | |
| JPH11177427A (ja) | 信号位相差検出回路及び信号位相差検出方法 | |
| JPS5868173A (ja) | 基準フアンクシヨン比較を用いたリアルタイム順序値フイルタ | |
| SU427481A1 (ru) | Устройство для динамическоговычитания двух последовательностейимпульсов | |
| JP3695598B2 (ja) | 累積加算方法およびその装置、並びに補間方法およびその装置 | |
| JPH0779340B2 (ja) | フレーム同期回路 | |
| KR970001369B1 (ko) | 어드레스 디코더 장치 | |
| JPH07119773B2 (ja) | トリガ回路 | |
| JP2020137043A (ja) | デジタルフィルタ | |
| JPS58170223A (ja) | パルス計数方式 | |
| JP2000082943A (ja) | クロック信号生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |