JPH05191995A - Rotor position detector for brushless motor - Google Patents
Rotor position detector for brushless motorInfo
- Publication number
- JPH05191995A JPH05191995A JP4021977A JP2197792A JPH05191995A JP H05191995 A JPH05191995 A JP H05191995A JP 4021977 A JP4021977 A JP 4021977A JP 2197792 A JP2197792 A JP 2197792A JP H05191995 A JPH05191995 A JP H05191995A
- Authority
- JP
- Japan
- Prior art keywords
- neutral point
- point voltage
- signal
- voltage
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ブラシレスモータが低
回転であっても磁気センサなしで確実にロータ位置検出
を行うことができるブラシレスモータのロータ位置検出
装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rotor position detecting device for a brushless motor capable of surely detecting the rotor position without a magnetic sensor even when the brushless motor rotates at a low speed.
【0002】[0002]
【従来の技術】従来のブラシレスモータの磁気センサな
し駆動方式は、該モータの三相コイル各相の誘起電圧を
積分器に通し、その位相を遅らせたものと、モータの中
性点電圧とを比較することによりそれをロータの位置検
出信号として用いて、モータ三相コイルへ電流を流すと
いう方式がある。この方式によれば、積分器を用いてい
るためブラシレスモータが低回転の時には誘起電圧が検
出できないという問題点がある。2. Description of the Related Art In a conventional brushless motor drive system without a magnetic sensor, an induced voltage of each phase of a three-phase coil of the motor is passed through an integrator to delay the phase and a neutral point voltage of the motor. By comparison, there is a method in which it is used as a rotor position detection signal and a current is passed through the motor three-phase coil. According to this method, since the integrator is used, the induced voltage cannot be detected when the brushless motor rotates at a low speed.
【0003】従来の磁気センサなし駆動方式として特開
昭57−160385を代表例として説明する。図9
は、この従来方式の構成を示す位置検出回路図であり、
三相コイルに接続される位置検出回路の各相の入力端子
a3,b3,c3に続いて、各相に対応するフィルター回
路a4,b4,c4がそれぞれ設けられており、各フィル
ター回路は抵抗7,8およびコンデンサ9,10による
一次の積分フィルターと一次の微分回路とをそれぞれ有
している。また、従来方式においては該フィルター回路
a4〜c4の全相の出力電圧を合成する中性点電圧合成回
路12,および該フィルター回路a4〜c4の出力電圧と
該中性点電圧合成回路12の出力電圧を比較する比較器
a5〜c5とからなる回転子位置検出回路を有している。
そして、比較器a5〜c5の出力電圧を論理処理回路6に
より処理して三相コイルを回転子位置に応じて通電する
ようにしている。As a conventional drive system without a magnetic sensor, Japanese Patent Application Laid-Open No. 57-160385 will be described as a representative example. Figure 9
Is a position detection circuit diagram showing the configuration of this conventional system,
Following the input terminals a 3 , b 3 , c 3 of each phase of the position detection circuit connected to the three-phase coil, filter circuits a 4 , b 4 , c 4 corresponding to each phase are respectively provided. Each filter circuit has a first-order integration filter with resistors 7 and 8 and capacitors 9 and 10 and a first-order differentiating circuit. Further, in the conventional method, the filter circuit a 4 neutral voltage combining circuit 12 synthesizes the output voltage of all phases of the to c 4, and the filter circuit a 4 to c 4 of the output voltage and neutral-point voltage synthesis It has a rotor position detection circuit composed of comparators a 5 to c 5 for comparing the output voltage of the circuit 12.
Then, the output voltages of the comparators a 5 to c 5 are processed by the logic processing circuit 6 so that the three-phase coil is energized according to the rotor position.
【0004】図10にこの方式を示すための各部信号電
圧の状態を示す。モータの各相端子電圧VU,VV,VW
を積分フィルターにてπ/2〔rad〕位相を遅らせ三
角波状になったものが■Vudt,■Vvdt,■Vwd
tである。この位相を遅らせた■Vudt,■Vvdt,
■Vwdtを合成した電圧nを作り、■Vudt,■Vv
dt,■Vwdtとnとを比較器a5〜c5によりそれぞ
れ比較したものがPU,PV,PWである。このPU,
PV,PWを論理処理回路6に入力し、モータ駆動のトラ
ンジスタのベース信号TUH〜TWLを得ている。ここで上
記した積分フィルターは図11を示す特性をもつ。この
時、端子電圧VU,VV,VWの周波数が最も小さい時、
即ち、モータの使用回転数が最小の時の周波数をωaと
することにより常に−π/2〔rad〕の位相遅れをも
つ■Vudt,■Vvdt,■Vwdtを得ることができ
るのである。しかし、このωaなる周波数時には積分フ
ィルターは数dB利得が低下することは既知である。こ
れは、特にブラシレスモータの回転数が非常に遅い場合
には、当然積分フィルターの端子電圧の値も小さいため
■Vudt,■Vvdt,■Vwdtが検出できないとい
う欠点がある。FIG. 10 shows the states of signal voltages at various parts to show this method. Motor phase voltage V U , V V , V W
Is a triangular wave with a π / 2 [rad] phase delayed by an integration filter. ■ V u dt, ■ V v dt, ■ V w d
t. This phase is delayed by ■ V u dt, ■ V v dt,
■ create a voltage n obtained by combining the V w dt, ■ V u dt , ■ V v
dt, compares each by the comparator a 5 to c 5 and ■ V w dt and n is P U, P V, P W . This P U ,
P V and P W are input to the logic processing circuit 6, and base signals T UH to T WL of the motor driving transistors are obtained. The integration filter described above has the characteristics shown in FIG. At this time, when the frequencies of the terminal voltages V U , V V , and V W are the smallest,
That is, by setting the frequency when the number of revolutions of the motor is the minimum to be ωa, it is possible to obtain (1) V u dt, (3) V v dt, and (5) V w dt which always have a phase delay of -π / 2 [rad]. You can do it. However, it is known that the gain of the integrating filter decreases by several dB at the frequency of ωa. This is disadvantageous in that when the rotation speed of the brushless motor is very slow, the value of the terminal voltage of the integration filter is naturally small, and therefore, ■ V u dt, ■ V v dt, and ■ V w dt cannot be detected.
【0005】[0005]
【発明が解決しようとする課題】そこで、本発明は、ブ
ラシレスモータが低回転であっても確実にロータ位置検
出を行い、ブラシレスモータを作動させることができる
ブラシレスモータのロータ位置検出装置を提供すること
を第1の課題とする。また第2の課題はブラシレスモー
タの回転数が高くなってもロータ位置を適確に検出し、
ブラシレスモータへの通電タイミングが遅れることのな
いロータ位置検出装置を提供することである。SUMMARY OF THE INVENTION Therefore, the present invention provides a rotor position detecting device for a brushless motor, which is capable of reliably detecting the rotor position even when the brushless motor is at a low speed and operating the brushless motor. This is the first issue. The second problem is that the rotor position is accurately detected even if the rotation speed of the brushless motor is high,
An object of the present invention is to provide a rotor position detection device in which the timing of energizing the brushless motor is not delayed.
【0006】[0006]
【課題を解決するための手段】本発明は、上記第1の課
題を解決するため、ブラシレスモータの中性点電圧を用
いてロータ位置を検出するブラシレスモータのロータ位
置検出装置であって、前記中性点電圧の周波数より高い
周波数のデューティ比50%のパルス出力を発生するパ
ルス発生手段と、そのパルス出力をクロック信号として
該クロック信号の立上り間および立下り間のパルス幅を
有するパルス幅信号を発生するパルス幅信号発生手段
と、その立下り間のパルス幅信号をデータとし前記パル
ス発生手段のパルス出力をクロック信号として1周期遅
れの立下り間パルス幅信号を発生する第1の論理回路
と、前記中性点電圧をアナログ入力信号とし前記パルス
幅信号発生手段の立上り間パルス幅信号をロジック信号
として該ロジック信号が“1”の時アナログ入力信号を
検出しロジック信号が“0”になると検出した時の電圧
値を保持するよう前記中性点電圧を段階的に変化してい
く形の段階変形中性点電圧を発生するサンプルアンドホ
ールド回路と、その段階変形中性点電圧と前記中性点電
圧を比較して前記サンプルアンドホールド回路の検出区
間では不定状態であり保持区間では“1”か“0”で安
定した不定安定パルス出力を発生する比較手段と、その
比較手段の不定安定パルス出力をデータとし前記第1の
論理回路により作られた1周期遅れの立下り間パルス幅
信号をクロック信号として前記中性点電圧の正負のピー
ク値近傍においてそれぞれ“0”と“1”とに変化する
立下りおよび立上りを有した方形波出力を発生する第2
の論理回路とを備えることを特徴とするブラシレスモー
タのロータ位置検出装置を提供する。ブラシレスモータ
が非常に低回転である時でも、中性点電圧は必す現れる
ため、そのピーク値が検出できる。In order to solve the above-mentioned first problem, the present invention provides a rotor position detecting device for a brushless motor, which detects the rotor position by using the neutral point voltage of the brushless motor. A pulse generating means for generating a pulse output having a duty ratio of 50% higher than the frequency of the neutral point voltage, and a pulse width signal having a pulse width between the rising edge and the falling edge of the clock signal using the pulse output as a clock signal. And a first logic circuit for generating a pulse width signal between falling edges delayed by one cycle using the pulse width signal between the falling edges thereof as data and the pulse output of the pulse generating means as a clock signal. And the neutral point voltage as an analog input signal and the pulse width signal between rising edges of the pulse width signal generating means as a logic signal When the analog input signal is "1" and the logic signal becomes "0", the neutral point voltage is gradually changed so as to hold the voltage value when the logic signal becomes "0". Comparing the neutral point voltage with the sample-and-hold circuit that generates the voltage, the neutral point voltage and the neutral point voltage are indefinite in the detection section of the sample-and-hold circuit, and is "1" or "0" in the holding section. Comparing means for generating a stable and unstable unstable pulse output, and using the unstable and stable pulse output of the comparing means as data, the pulse width signal between falling edges delayed by one cycle made by the first logic circuit is used as a clock signal. Second for generating a square wave output having a falling edge and a rising edge which change to "0" and "1" respectively near the positive and negative peak values of the sex point voltage
A rotor position detecting device for a brushless motor is provided. Even when the brushless motor rotates at a very low speed, the neutral point voltage is inevitable and its peak value can be detected.
【0007】また、本発明は第2の課題を解決するた
め、前記パルス発生手段に代えて、ブラシレスモータの
回転数変化により周波数および大きさが変化する中性点
電圧のピーク値を保持しつづけ前記モータの回転数に応
じた電圧出力を発生するピークホールド手段と、そのピ
ークホールド手段の電圧出力値に応じて変化する周波数
でデューティ比50%のパルス出力を発振する電圧制御
発振手段とを備える請求項1記載のブラシレスモータの
ロータ位置検出装置を提供する。そしてピークホールド
手段の出力電圧は常に中性点電圧のピーク値を保持した
ピーク値検出信号であるため、その出力信号と中性点電
圧のピーク値は、ずれを生じることがない。Further, in order to solve the second problem of the present invention, instead of the pulse generating means, the peak value of the neutral point voltage whose frequency and magnitude change due to the change in the rotation speed of the brushless motor is kept. Peak holding means for generating a voltage output according to the number of rotations of the motor, and voltage controlled oscillation means for oscillating a pulse output with a duty ratio of 50% at a frequency that changes according to the voltage output value of the peak holding means. A rotor position detection device for a brushless motor according to claim 1. Since the output voltage of the peak hold means is a peak value detection signal which always holds the peak value of the neutral point voltage, the output signal and the peak value of the neutral point voltage do not deviate.
【0008】[0008]
【第1実施例】図1の構成回路と図2および図3の動作
タイミングチャートを用いて第1実施例を説明する。図
1においてブラシレスモータの三相コイル9の中性点電
圧と、各三相コイル9に並列に接続された3個の検出抵
抗Rの中性点電圧との差分を検出した中性点電圧V
MN(以下単に中性点電圧と呼ぶ)によりモータ駆動用の
三相インバータ回路8の各トランジスタTUH〜TWH,T
UL〜TWLのベース信号を得ようとするものである。まず
三相コイル9には図2に示すEU,EV,EWなる誘起電
圧が発生する。このそれぞれの誘起電圧において、ブラ
シレスモータへの通電タイミングは、○印にて示す位置
である。この○印位置を検出する手段として、中性点電
圧VMNの正負のピーク値位置を検出する。この中性点電
圧VMNのピーク値位置を検出した方形波出力PSMNを三
相リングカウンタ回路と7の入力信号とすることで、三
相インバータ回路8の各トランジスタTUH〜TWLのベー
ス信号を作り出している。以下中性点電圧VMNの正負の
ピーク値位置を示す方形波出力PSMNの検出方式につい
て述べる。First Embodiment A first embodiment will be described with reference to the configuration circuit of FIG. 1 and the operation timing charts of FIGS. In FIG. 1, a neutral point voltage V obtained by detecting a difference between a neutral point voltage of the three-phase coil 9 of the brushless motor and a neutral point voltage of three detection resistors R connected in parallel to each three-phase coil 9.
Each of the transistors T UH to T WH , T of the three-phase inverter circuit 8 for driving the motor is controlled by MN (hereinafter simply referred to as a neutral point voltage).
It is intended to obtain a base signal of UL to T WL . E U First shown in FIG. 2 is the three-phase coils 9, E V, E W becomes an induced voltage is generated. In each of these induced voltages, the timing of energizing the brushless motor is at the position indicated by the circle. As a means for detecting the position of this mark, the positive / negative peak value position of the neutral point voltage V MN is detected. By using the square wave output P SMN detecting the peak value position of the neutral point voltage V MN as the input signal of the three-phase ring counter circuit and 7, the bases of the transistors T UH to T WL of the three-phase inverter circuit 8 are Producing a signal. The detection method of the square wave output P SMN indicating the positive / negative peak value position of the neutral point voltage V MN will be described below.
【0009】図3にその検出方法についての各部波形を
示す。無安定発振回路1からfoなるデューティ比50
%のパルス出力を発生している。このパルス出力foを
リングカウンタ回路2のクロック信号とし、そのクロッ
ク信号の立上り間パルス幅信号faおよび立下り間パル
ス幅信号fb1を得る。更に、このfb1をDフリップフロ
ップ4のD(データ)とし、前記パルス出力foをCK
(クロック)信号に加えfb2なる1周期遅れの立下り間
パルス幅信号を得る。以下これらのパルス信号fo,及
びパルス幅信号fa,fbi,fb2を基準としていく。FIG. 3 shows waveforms at various parts regarding the detection method. Duty ratio 50 comprising f o from the astable oscillator 1
% Pulse output is being generated. The pulse output f o as the clock signal of the ring counter circuit 2 to obtain a rise between the pulse width signals f a and falling between the pulse width signal f b1 of the clock signal. Further, this f b1 is used as D (data) of the D flip-flop 4, and the pulse output f o is CK
In addition to the (clock) signal, a pulse width signal between falling edges delayed by one cycle, which is f b2, is obtained. Following these pulse signals f o, and the pulse width signal f a, f bi, will with respect to the f b2.
【0010】まず図3の中性点電圧VMN信号を図1のサ
ンプルアンドホールド回路3のアナログ信号とし前記リ
ングカウンタ回路2の立上り間パルス幅信号faをロジ
ック信号とした時、サンプルアンドホールド回路3へロ
ジック信号として入力される立上り間パルス幅信号fa
が“1”(“High”)の時アナログ入力信号として
の中性点電圧VMNの電圧値をサンプル(検出)し、コン
デンサに蓄え、ロジック信号としての立上り間パルス幅
信号faが“0”(“Low”)になると、コンデンサ
に蓄えられた電荷を保持することで、サンプル(検出)
したときの電圧値をホールド(保持)する。First, when the neutral point voltage V MN signal of FIG. 3 is used as the analog signal of the sample and hold circuit 3 of FIG. 1 and the rising pulse width signal f a of the ring counter circuit 2 is a logic signal, the sample and hold The rising pulse width signal f a input to the circuit 3 as a logic signal
Is "1"("High"), the voltage value of the neutral point voltage V MN as an analog input signal is sampled (detected) and stored in a capacitor, and the rising pulse width signal fa as a logic signal is "0". When it becomes (“Low”), the sample (detection) is performed by holding the charge accumulated in the capacitor.
The voltage value at the time of holding is held.
【0011】さて、ここで得られた階段変形中性点電圧
VSMN信号と中性点電圧信号VMNをコンパレータ6にて
比較すると、図3の不定安定パルス出力PVSMNが得られ
る。不定安定パルス出力PVSMNはサンプルアンドホール
ド回路3のサンプル(検出)区間即ちリングカウンタ回
路2の立上り間パルス幅信号fa出力が“1”“(Hi
gh)”の時は、中性点電圧VMNとサンプルアンドホー
ルド回路3の段階変形中性点電圧VSMNは同値であるた
め、コンパレータ6の不定安定パルス出力PVSMNは不定
状態でありノイズ的に“1”“0”を繰り返す。しか
し、サンプルアンドホールド回路3のホールド(保持)
区間即ちリングカウンタ2の立上り間パルス幅信号fa
が“0”(“LOW”)の時は、サンプルアンドホール
ド回路の段階変形中性点電圧VSMNは、中性点電圧VMN
に対し、必ず大きいか小さい値を示すためコンパレータ
6の不定安定パルス出力PVSMNは“1”“0”で安定し
た出力を発生する。この安定した不定安定パルス出力P
VSMNが得られる範囲は前記リングカウンタ回路2の立下
り間パルス幅信号fb1の“1”(“High”)の区間
である。この立下り間パルス幅信号fb1をもとにDフリ
ップフロップ4にて作られた1周期遅れの立下り間パル
ス幅信号fb2は立下り間パルス幅信号fb1の“1”
(“High”)(fa信号の“0”(LOW)の中
心)にて立上るため、即ちコンパレータ6の不定安定パ
ルス出力PVSMNの“1”か“0”の安定した範囲内で1
周期遅れの立下り間パルス幅信号fb2は立上がることに
なる。Now, when the stepwise deformed neutral point voltage V SMN signal and the neutral point voltage signal V MN obtained here are compared by the comparator 6, the unsteady stable pulse output P VSMN of FIG. 3 is obtained. The indefinite stable pulse output P VSMN is the sampling (detection) period of the sample and hold circuit 3, that is, the rising pulse width signal f a of the ring counter circuit 2 is “1” (Hi
gh) ”, the neutral point voltage V MN and the step-deformed neutral point voltage V SMN of the sample-and-hold circuit 3 have the same value, so the indefinite stable pulse output P VSMN of the comparator 6 is in an indefinite state and may be noise-like. “1” and “0” are repeated at the same time, but the sample and hold circuit 3 holds (holds)
The pulse width signal f a between the rising edges of the section
Is “0” (“LOW”), the step-deformed neutral point voltage V SMN of the sample-and-hold circuit is the neutral point voltage V MN.
On the other hand, since it always shows a large or small value, the indefinite stable pulse output P VSMN of the comparator 6 is "1" or "0" and a stable output is generated. This stable unstable pulse output P
Range VSMN is obtained which is a period of "1" of falling between pulse width signal f b1 of the ring counter circuit 2 ( "High"). The falling pulse width signal f b2 delayed by one cycle generated by the D flip-flop 4 based on the falling pulse width signal f b1 is “1” of the falling pulse width signal f b1.
( "High") for standing climb at (f of a signal "0" (LOW) center), i.e. in a stable range of "1" or "0" of indefinite stable pulse output P VSMN of the comparator 61
The pulse width signal f b2 between the falling edges which are delayed by the cycle rises.
【0012】この時、コンパレータ6の不定安定パルス
出力PVSMNをDフリップフロップ5のD(データ)と
し、Dフリップフロップ4の1周期遅れの立下り間パル
ス幅出力fb2をDフリップフロップ5のCK(クロッ
ク)とし、その方形波出力PSMNを得る。この方形波出
力PSMNはコンパレータ6の不定安定パルス出力PVSMN
が安定した出力“1”か“0”かを判別することができ
る。即ちDフリップフロップ4の1周期遅れの立下り間
パルス幅信号fb2の立上り時、コンパレータ6の不定安
定パルス出力が安定した“1”であれば、Dフリップフ
ロップ5の方形波出力PSMNは“1”であり、Dフリッ
プフロップ4の1周期遅れの立下り間パルス幅信号fb2
の立上り時、コンパレータ6の不定安定パルス出力が安
定した“0”であればDフリップフロップの方形波出力
PSMNは“0”である。このDフリップフロップ5の方
形波出力PSMNが“1”か“0”に変化する立上り、立
下りは、中性点電圧VMNの正負のピーク値近傍(基準と
なる無安定発振回路のパルス出力foの周波数を高くす
る程中性点電圧VMNのピーク値に近づく)であり、これ
はまさにブラシレスモータへの通電タイミングを示して
いる。At this time, the indefinite stable pulse output P VSMN of the comparator 6 is used as D (data) of the D flip-flop 5, and the pulse width output f b2 between the falling edges of the D flip-flop 4 delayed by one cycle is output from the D flip-flop 5. CK (clock) and obtain its square wave output P SMN . This square wave output P SMN is the indefinite stable pulse output P VSMN of the comparator 6.
Can determine whether the output is stable "1" or "0". That is, when the pulse width signal f b2 between falling edges delayed by one cycle of the D flip-flop 4 rises, if the indefinite stable pulse output of the comparator 6 is stable "1", the square wave output P SMN of the D flip-flop 5 is It is “1”, and the pulse width signal f b2 between the falling edges of the D flip-flop 4 is delayed by one cycle.
When the unstable unstable pulse output of the comparator 6 is stable "0" at the rising edge of, the square wave output P SMN of the D flip-flop is "0". The rising and falling of the square wave output P SMN of the D flip-flop 5 changing to “1” or “0” is near the positive and negative peak values of the neutral point voltage V MN (the pulse of the reference astable oscillator circuit). The higher the frequency of the output f o , the closer to the peak value of the neutral point voltage V MN ), which indicates the timing of energization of the brushless motor.
【0013】第1実施例の効果としては、ブラシレスモ
ータへの負荷増大により電流が増え、中性点電圧波形が
電機子反作用により歪んだ場合でも、常に中性点電圧の
正負の高い所にてブラシレスモータへ電流が流せるた
め、モータ効率は常に最良であること、及びモータ回転
数が変動してもモータへの通電タイミングは中性点電圧
の正負の高い所において電流を流すためモータ効率が良
いことがあげられる。これは、ブラシレスモータが非常
に低回転で回っていた時でも、中性点電圧VMNは必ず現
れるためそのピーク値が検出できるものであり、従来技
術である積分フィルターを用いた場合の低回転時のロー
タ位置検出不可能という問題点を解決することになる。The effect of the first embodiment is that even if the current increases due to an increase in the load on the brushless motor and the neutral point voltage waveform is distorted by the armature reaction, the neutral point voltage is always positive and negative. Since the current can flow to the brushless motor, the motor efficiency is always the best, and even if the motor speed fluctuates, the motor energization timing is high because the current flows at a place where the neutral point voltage is positive or negative. Can be given. This is because the neutral point voltage V MN always appears even when the brushless motor is rotating at a very low rotation speed, so that its peak value can be detected, and the low rotation speed when the integration filter of the prior art is used. The problem that the rotor position cannot be detected at this time is solved.
【0014】[0014]
【第1実施例の問題点及び第2実施例の課題】第1実施
例のロータ位置検出装置は、ある固定された周波数を出
力する無安定発振回路のパルス出力foを分周し立上り
間パルス幅信号faを得て、この立上り間パルス幅信号
faにより中性点電圧VMNをサンプルアンドホールドし
て段階変形中性点電圧VSMNを発生し、中性点電圧との
大小関係を比較することにより、中性点電圧VMNのピー
ク値近傍において“1”と“0”に変化する方形波出力
PSMNを検出している。この時無安定発振回路のパルス
出力foの周波数は固定であるがため、中性点電圧VMN
のピーク値と方形波出力PSMNとは図3に示すように立
上り間パルス幅信号faの1周期のズレα°を生じる。
ブラシレスモータが高回転にて作動している時には中性
点電圧VMNの周波数f(NHS)は高く、ブラシレスモー
タが低回転にて作動している時には中性点電圧VMNの周
波数f(NLS)は低くなる。[Problems of the first embodiment and problems of the second embodiment] The rotor position detecting device of the first embodiment divides the pulse output f o of the astable oscillation circuit that outputs a certain fixed frequency, and rises it during rising. The pulse width signal f a is obtained, and the neutral point voltage V MN is sampled and held by this rising pulse width signal f a to generate the stepwise modified neutral point voltage V SMN , which has a magnitude relation with the neutral point voltage. The square wave output P SMN changing to “1” and “0” in the vicinity of the peak value of the neutral point voltage V MN is detected by comparing Although the frequency of the pulse output f o of this time the astable oscillating circuit is fixed for the neutral point voltage V MN
3 and the square wave output P SMN produce a deviation α ° of one period of the pulse width signal f a between rising edges, as shown in FIG.
Frequency f of the neutral point voltage V MN when the brushless motor is operating at a high rotational (N HS) is high, the neutral voltage V MN when the brushless motor is operating at low rotational frequency f ( N LS ) will be low.
【0015】図3において、中性点電圧VMNの周波数が
f(NHS)の時、サンプルアンドホールド回路に入力さ
れる立上り間パルス幅信号faが固定周波数であり、こ
の時の中性点電圧VMNのピーク値とピーク値検出のため
の方形波出力PSMNとのズレはα°HSである(α°HSは
中性点電圧VMNの1周期f(NHS)を電気角360°と
した場合の角度)。図3では中性点電圧VMNのピーク値
とピーク値検出のための方形波出力PSMNとのズレはα
°LSである(α°LSは中性点電圧VMNの1周期f
(NLS)を電気角360°とした場合の角度)。この
時、ブラシレスモータの回転が高い時でも低い時でも、
入力される立上り間パルス幅信号faの周波数は固定で
あるためα°HS,α°LSの時間tα°HS,tα°LSは同
じである。In FIG. 3, when the frequency of the neutral point voltage V MN is f (N HS ), the rising pulse width signal f a input to the sample-and-hold circuit has a fixed frequency. The difference between the peak value of the point voltage V MN and the square wave output P SMN for detecting the peak value is α ° HS (α ° HS is an electrical angle of one cycle f (N HS ) of the neutral point voltage V MN ). Angle at 360 °). In FIG. 3, the difference between the peak value of the neutral point voltage V MN and the square wave output P SMN for detecting the peak value is α.
° LS (α ° LS is one cycle f of the neutral point voltage V MN )
(An angle when (N LS ) is an electrical angle of 360 °). At this time, whether the rotation of the brushless motor is high or low,
Frequency of rise between pulse width signal f a to be inputted alpha ° HS for a fixed, alpha ° LS time t alpha ° HS, the t alpha ° LS is the same.
【0016】また、中性点電圧VMNの周波数はf
(NHS)〜f(NLS)まで変化し、この時間は1/f
(NHS)〜1/f(NLS)に変化する。即ち、このこと
から、tα°HS=tα°LS、tα°HS/(1/f
(NHS)〜1/f(NLS))となる。これらは1周期の
時間が短くなる(中性点電圧VMNの周波数が高い)こと
により中性点電圧VMNのピーク値とのズレの比率が高く
なることを表している。即ちブラシレスモータの回転数
が高くなればなる程、ブラシレスモータへの通電タイミ
ングが遅れるため、モータ効率は低下するという問題点
がある。第2実施例はこの問題点を解決することを課題
とする。The frequency of the neutral point voltage V MN is f
(N HS) ~f to (N LS) changes, the time 1 / f
It changes from (N HS ) to 1 / f (N LS ). That is, from this, tα ° HS = tα ° LS , tα ° HS / (1 / f
( NHS ) to 1 / f ( NLS )). These represent that the ratio of the deviation from the peak value of the neutral point voltage V MN becomes high as the time of one cycle becomes short (the frequency of the neutral point voltage V MN is high). That is, the higher the rotational speed of the brushless motor, the later the power supply timing to the brushless motor is delayed, so that there is a problem that the motor efficiency is reduced. The second embodiment aims to solve this problem.
【0017】[0017]
【第2実施例】第2実施例の構成を図4に示す。第2実
施例は、第1実施例に対し無安定発振回路から、ピーク
ホールド回路10、および電圧制御発振器11に代えた
ものである。本実施例のロータ位置検出装置としてブラ
シレスモータ三相コイル9の中性点電圧VMNのピーク値
を保持するためのピークホールド回路10、及びそのピ
ークホールド回路10の出力電圧VPHに応じた周波数の
パルス出力foを発振する電圧制御発振器11があり、
更にリングカウンタ回路2、サンプルアンドホールド回
路3、第1、第2のDフリップフロップ4,5,コンパ
レータ6,三相リングカウンタ7,及び三相インバータ
回路8を包含する。[Second Embodiment] FIG. 4 shows the configuration of the second embodiment. The second embodiment is different from the first embodiment in that the astable oscillation circuit is replaced with a peak hold circuit 10 and a voltage controlled oscillator 11. As the rotor position detecting device of the present embodiment, a peak hold circuit 10 for holding the peak value of the neutral point voltage V MN of the brushless motor three-phase coil 9, and a frequency corresponding to the output voltage V PH of the peak hold circuit 10. There is a voltage controlled oscillator 11 for oscillating a pulse output f o,
Further, it includes a ring counter circuit 2, a sample-and-hold circuit 3, first and second D flip-flops 4, 5, a comparator 6, a three-phase ring counter 7, and a three-phase inverter circuit 8.
【0018】第2実施例は、第1実施例と同様にブラシ
レスモータの低回転時に確実にロータ位置検出を行う作
用を示すが、ブラシレスモータ9の回転数が高くなる時
にも、そのブラシレスモータへの通電タイミングが遅れ
るとこがないという効果があげられたものである。第2
実施例の作用効果について次に示す。The second embodiment shows the function of surely detecting the rotor position when the brushless motor is rotating at a low speed as in the case of the first embodiment. The effect is that there is no delay when the energization timing is delayed. Second
The operation and effect of the embodiment will be described below.
【0019】図5にブラシレスモータが高回転している
時の各部波形を示し、図6にブラシレスモータが低回転
している時の各部波形を示す。また、図7に第2実施例
による中性点電圧VMNのピークホールド回路10の出力
電圧VPHの変化を示し、図8に第2実施例による前記電
圧VPHと電圧制御発振器11のパルス出力foの周波数
との関連を示す。FIG. 5 shows the waveform of each part when the brushless motor is rotating at high speed, and FIG. 6 shows the waveform of each part when the brushless motor is rotating at low speed. 7 shows changes in the output voltage V PH of the peak hold circuit 10 for the neutral point voltage V MN according to the second embodiment, and FIG. 8 shows the voltage V PH and the pulse of the voltage controlled oscillator 11 according to the second embodiment. The relationship between the frequency of the output f o is shown.
【0020】ブラシレスモータ三相コイル9の回転数の
変化により中性点電圧VMNの周波数が変化する。更に、
中性点電圧VMNの周波数が変化することにより、その中
性点電圧VMNの大きさも変化する。この時、中性点電圧
VMNのピーク値を保持しつづけれれば、ブラシレスモー
タの回転数に応じた出力電圧VPHを得ることができる。
このピークホールド回路10はF−Vコンバータの役目
を果たす(図7)。このブラシレスモータ回転数の変化
に対し変化する出力電圧VPHを電圧制御発振器11に入
力する。この電圧制御発振器11は出力電圧VPHに対す
るデューティ比50%なるパルス出力foを発振するも
のである(図8)。このパルス出力foをリングカウン
タ回路2に入力し、立上り間パルス幅信号fa、立下り
間パルス幅信号fb1、更に1周期遅れのパルス幅信号f
b2を作り、中性点電圧VMNをサンプルアンドホールド回
路3に入力し、そのサンプルアンドホールド回路3の段
階変形中性点電圧VSMNから第1実施例と同様に方形波
出力PSMNを得て、三相リングカウンタ回路7から三相
インバータ回路8のトランジスタTUH〜TWLのベースへ
信号を送る。The frequency of the neutral point voltage V MN changes according to the change in the rotation speed of the brushless motor three-phase coil 9. Furthermore,
By frequency neutral point voltage V MN varies, also changes the magnitude of the neutral point voltage V MN. At this time, if the peak value of the neutral point voltage V MN is maintained, the output voltage V PH corresponding to the rotation speed of the brushless motor can be obtained.
The peak hold circuit 10 functions as an FV converter (FIG. 7). The output voltage V PH that changes with the change in the rotation speed of the brushless motor is input to the voltage controlled oscillator 11. The voltage controlled oscillator 11 oscillates a pulse output f o having a duty ratio of 50% with respect to the output voltage V PH (FIG. 8). Enter the pulse output f o to the ring counter circuit 2, the rising between pulse width signal f a, falling between pulse width signal f b1, further one cycle delay of the pulse width signal f
b2 is created, the neutral point voltage V MN is input to the sample and hold circuit 3, and the stepwise modified neutral point voltage V SMN of the sample and hold circuit 3 is used to obtain a square wave output P SMN as in the first embodiment. Then, a signal is sent from the three-phase ring counter circuit 7 to the bases of the transistors T UH to T WL of the three-phase inverter circuit 8.
【0021】図5においてブラシレスモータ三相コイル
9が高回転で作動している時、リングカウンタ回路2の
立上り間パルス幅信号faの周波数は高く、図6におい
てブラシレスモータ三相コイル9が低回転で作動してい
る時、リングカウンタ回路2の立上り間パルス幅信号f
aのの周波数は低い。ブラシレスモータ三相コイル9が
高回転で作動している時は、中性点電圧VMNの周波数
(f(NHS))が高く、ブラシレスモータ三相コイル9
が低回転で作動している時は中性点電圧VMNの周波数
(f(NLS))も低い。即ち、中性点電圧VMNの周波数
が高い時にはサンプルアンドホールド回路3への入力で
ある立上り間パルス幅信号faの周波数を高くし、中性
点電圧VMNの周波数が低いときにはサンプルアンドホー
ルド回路3への入力である立上り間パルス幅信号faの
周波数を低くしてやる。この時、中性点電圧VMNのピー
ク値とピーク値検出信号である方形波出力PSMNとのズ
レ(図5α°HS,図6α°LS)が中性点電圧VMNの周波
数が変化しても常に1周期360°に対し同じ角度だけ
の遅れとなるよう電圧制御発振器11のパルス出力fo
を設定する。When the brushless motor three-phase coil 9 is operating at a high speed in FIG. 5, the frequency of the rising pulse width signal f a of the ring counter circuit 2 is high, and in FIG. 6, the brushless motor three-phase coil 9 is low. When operating by rotation, the pulse width signal f between rising edges of the ring counter circuit 2
Frequency of of a is low. When the brushless motor three-phase coil 9 is operating at a high rotation speed, the frequency (f (N HS )) of the neutral point voltage V MN is high, and the brushless motor three-phase coil 9 is
The frequency (f (N LS )) of the neutral point voltage V MN is also low when the engine is operating at low speed. That is, when the frequency of the neutral point voltage V MN is high, the frequency of the pulse width signal f a between rising edges which is the input to the sample and hold circuit 3 is increased, and when the frequency of the neutral point voltage V MN is low, the sample and hold is performed. The frequency of the rising pulse width signal f a , which is an input to the circuit 3, is lowered. At this time, the difference between the peak value of the neutral point voltage V MN and the square wave output P SMN which is the peak value detection signal (FIG. 5α ° HS , FIG. 6α ° LS ) changes the frequency of the neutral point voltage V MN. However, the pulse output f o of the voltage controlled oscillator 11 is always delayed by the same angle with respect to one cycle of 360 °.
To set.
【0022】以上の作用は本発明における従来技術の問
題点(ブラシレスモータ回転数が非常に低速であっても
中性点電圧VMNは必ず現れるため積分フィルターを用い
た場合のロータ位置検出不可能という問題点)を克服し
たものと同様な効果が得られ、更にブラシレスモータ回
転数が変動してもロータの位置に対してモータへの通電
位置が常に同位置にて行われることから、特にモータの
回転数の上昇による効率低下を無くすることができる。The above operation is a problem of the prior art in the present invention (the neutral position voltage V MN always appears even if the brushless motor speed is very low, so that the rotor position cannot be detected when the integral filter is used. However, even if the brushless motor speed fluctuates, the energization position to the motor is always at the same position as the rotor position. It is possible to eliminate a decrease in efficiency due to an increase in the number of rotations.
【0023】[0023]
【発明の効果】以上述べたように、第1発明は、ブラシ
レスモータの中性点電圧を用いてロータ位置を検出する
ブラシレスモータのロータ位置検出装置であって、前記
中性点電圧の周波数より高い周波数のデューティ比50
%のパルス出力を発生するパルス発生手段と、そのパル
ス出力をクロック信号として該クロック信号の立上り間
および立下り間のパルス幅を有するパルス幅信号を発生
するパルス幅信号発生手段と、その立下り間のパルス幅
信号をデータとし前記パルス発生手段のパルス出力をク
ロック信号として1周期遅れの立下り間パルス幅信号を
発生する第1の論理回路と、前記中性点電圧をアナログ
入力信号とし前記パルス幅信号発生手段の立上り間パル
ス幅信号をロジック信号として該ロジック信号が“1”
の時アナログ入力信号を検出しロジック信号が“0”に
なると検出した時の電圧値を保持するよう前記中性点電
圧を段階的に変化していく形の段階変形中性点電圧を発
生するサンプルアンドホールド回路と、その段階変形中
性点電圧と前記中性点電圧を比較して前記サンプルアン
ドホールド回路の検出区間では不定状態であり保持区間
では“1”か“0”で安定した不定安定パルス出力を発
生する比較手段と、その比較手段の不定安定パルス出力
をデータとし前記第1の論理回路により作られた1周期
遅れの立下り間パルス幅信号をクロック信号として前記
中性点電圧の正負のピーク値近傍においてそれぞれ
“0”と“1”とに変化する立下りおよび立上りを有し
た方形波出力を発生する第2の論理回路とを備えるか
ら、ブラシレスモータが低回転であっても確実にロータ
位置検出を行い、ブラシレスモータを作動させることが
できるという優れた効果がある。As described above, the first invention is a rotor position detecting device for a brushless motor which detects the rotor position by using the neutral point voltage of the brushless motor. High frequency duty ratio 50
% Pulse output means, a pulse width signal generation means for generating a pulse width signal having a pulse width between rising edges and falling edges of the clock signal using the pulse output as a clock signal, and its falling edge. A first logic circuit for generating a pulse width signal between falling edges delayed by one cycle using a pulse width signal between them as data and a pulse output of the pulse generating means as a clock signal, and the neutral point voltage as an analog input signal. The logic signal is "1" with the pulse width signal between rising edges of the pulse width signal generating means as a logic signal.
At this time, an analog input signal is detected, and when the logic signal becomes "0", a stepwise modified neutral point voltage is generated in which the neutral point voltage is changed stepwise so as to hold the voltage value at the time of detection. The sample-and-hold circuit is compared with the step-deformed neutral point voltage and the neutral point voltage, and the sample-and-hold circuit is in an indefinite state in the detection section and stable indefinite at "1" or "0" in the holding section. Comparing means for generating a stable pulse output, and the neutral point voltage using as a clock signal a pulse width signal between falling edges delayed by one cycle made by the first logic circuit using the indefinite stable pulse output of the comparing means as data. The brushless motor includes a second logic circuit that generates a square wave output having a falling edge and a rising edge that change to "0" and "1" in the vicinity of the positive and negative peak values, respectively. Even rotating perform reliably rotor position detection, there is an excellent effect that it is possible to operate the brushless motor.
【0024】また、第2発明は、前記パルス発生手段に
代えて、ブラシレスモータの回転数変化により周波数お
よび大きさが変化する中性点電圧のピーク値を保持しつ
づけ前記モータの回転数に応じた電圧出力を発生するピ
ークホールド手段と、そのピークホールド手段の電圧出
力値に応じて変化する周波数でデューティ比50%のパ
ルス出力を発振する電圧制御発振手段とを備えるからブ
ラシレスモータが低回転時に確実にロータ位置を検出を
することができると共に、更にブラシレスモータが高回
転になってもロータ位置を適確に検出し、ブラシレスモ
ータへの通電タイミングが遅れることがないという優れ
た効果がある。In the second aspect of the invention, instead of the pulse generating means, the peak value of the neutral point voltage whose frequency and magnitude change due to the change in the rotation speed of the brushless motor is maintained and is kept depending on the rotation speed of the motor. When the brushless motor rotates at a low speed, the peakless means for generating a voltage output and the voltage controlled oscillating means for oscillating a pulse output with a duty ratio of 50% at a frequency that changes according to the voltage output value of the peak hold means are provided. There is an excellent effect that the rotor position can be surely detected, and the rotor position is accurately detected even when the brushless motor is rotated at a high speed, so that the timing of energizing the brushless motor is not delayed.
【図1】本発明の第1実施例のロータ位置検出装置の構
成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a rotor position detecting device according to a first embodiment of the present invention.
【図2】第1実施例の動作原理を示すタイミングチャー
トである。FIG. 2 is a timing chart showing the operating principle of the first embodiment.
【図3】同第1実施例のの実際動作を示すタイミングチ
ャートであるFIG. 3 is a timing chart showing an actual operation of the first embodiment.
【図4】第2実施例のロータ位置検出装置の構成を示す
回路図である。FIG. 4 is a circuit diagram showing a configuration of a rotor position detecting device according to a second embodiment.
【図5】ブラシレスモータが高回転している時の第2実
施例装置の各部波形を示すタイミングチャートである。FIG. 5 is a timing chart showing waveforms of various parts of the device of the second embodiment when the brushless motor is rotating at high speed.
【図6】ブラシレスモータが低回転している時の第2実
施例装置の各部波形を示すタイミングチャートである。FIG. 6 is a timing chart showing waveforms of various parts of the device of the second embodiment when the brushless motor is rotating at a low speed.
【図7】第2実施例による中性点電圧のピークホールド
回路の出力電圧の変化を示す波形図である。FIG. 7 is a waveform diagram showing changes in the output voltage of the neutral point voltage peak hold circuit according to the second embodiment.
【図8】第2実施例によるピークホールド回路の出力電
圧と電圧制御発振器のパルス出力の周波数との関連を示
す特性図である。FIG. 8 is a characteristic diagram showing the relationship between the output voltage of the peak hold circuit and the pulse output frequency of the voltage controlled oscillator according to the second embodiment.
【図9】従来方式のロータ位置検出装置の構成を示す回
路図である。FIG. 9 is a circuit diagram showing a configuration of a conventional rotor position detecting device.
【図10】従来方式の各部信号電圧の状態を示すタイミ
ングチャートである。FIG. 10 is a timing chart showing states of signal voltages of respective parts in the conventional method.
【図11】従来方式に用いる積分フィルターの特性を示
す特性図である。FIG. 11 is a characteristic diagram showing characteristics of an integration filter used in a conventional method.
1...無安定発振回路、 2...リングカウンタ回路、
3...サンプルアンドホールド回路、 4,5...Dフリ
ップフロップ、 6...コンパレータ、 7...三相リン
グカウンタ回路、 8...三相インバータ回路、 9...
ブラシレスモータ三相コイル、 10...ピークホール
ド回路、 11...電圧制御発振器、12...コンパレー
タ。 fo...パルス出力、 fa...立上り間パルス幅信
号、 fb1...立下り間パルス幅信号、 fb2...1周期
遅れの立下り間パルス幅信号、VSMN...段階変形中性点
電圧、 PVSMN...不定安定パルス出力、 PSMN...方
形波出力、 VMN...中性点電圧、R...検出抵抗。1 ... Astable oscillator circuit, 2 ... Ring counter circuit,
3 ... Sample and hold circuit, 4, 5 ... D flip-flop, 6 ... Comparator, 7 ... Three-phase ring counter circuit, 8 ... Three-phase inverter circuit, 9 ...
Brushless motor three-phase coil, 10 ... peak hold circuit, 11 ... voltage controlled oscillator, 12 ... comparator. f o ... Pulse output, f a ... rising between pulse width signal, f b1 ... falling between pulse width signal, falling between the pulse width signal f b2 ... 1 cycle delay, V SMN. .. Step deformation Neutral point voltage, P VSMN ... Unstable pulse output, P SMN ... Square wave output, V MN ... Neutral point voltage, R ... Detection resistor.
Claims (2)
ロータ位置を検出するブラシレスモータのロータ位置検
出装置であって、 前記中性点電圧の周波数より高い周波数のデューティ比
50%のパルス出力を発生するパルス発生手段と、 そのパルス出力をクロック信号として該クロック信号の
立上り間および立下り間のパルス幅を有するパルス幅信
号を発生するパルス幅信号発生手段と、 その立下り間のパルス幅信号をデータとし前記パルス発
生手段のパルス出力をクロック信号として1周期遅れの
立下り間パルス幅信号を発生する第1の論理回路と、 前記中性点電圧をアナログ入力信号とし前記パルス幅信
号発生手段の立上り間パルス幅信号をロジック信号とし
て該ロジック信号が“1”の時アナログ入力信号を検出
しロジック信号が“0”になると検出した時の電圧値を
保持するよう前記中性点電圧を段階的に変化していく形
の段階変形中性点電圧を発生するサンプルアンドホール
ド回路と、 その段階変形中性点電圧と前記中性点電圧を比較して前
記サンプルアンドホールド回路の検出区間では不定状態
であり保持区間では“1”か“0”で安定した不定安定
パルス出力を発生する比較手段と、 その比較手段の不定安定パルス出力をデータとし前記第
1の論理回路により作られた1周期遅れの立下り間パル
ス幅信号をクロック信号として前記中性点電圧の正負の
ピーク値近傍においてそれぞれ“0”と“1”とに変化
する立下りおよび立上りを有した方形波出力を発生する
第2の論理回路とを備えることを特徴とするブラシレス
モータのロータ位置検出装置。1. A rotor position detecting device for a brushless motor for detecting a rotor position by using a neutral point voltage of the brushless motor, wherein a pulse output having a duty ratio of 50% having a frequency higher than the frequency of the neutral point voltage is provided. A pulse generating means for generating, a pulse width signal generating means for generating a pulse width signal having a pulse width between rising edges and falling edges of the clock signal using the pulse output as a clock signal, and a pulse width signal between the falling edges. Is used as data and a pulse output of the pulse generating means is used as a clock signal to generate a pulse width signal between falling edges delayed by one cycle, and the neutral point voltage is used as an analog input signal to generate the pulse width signal generating means. The rising edge pulse width signal is used as a logic signal, and when the logic signal is "1", the analog input signal is detected and the logic signal is " When it becomes ", the sample-and-hold circuit that generates the step-deformed neutral point voltage in a form of gradually changing the neutral point voltage so as to hold the detected voltage value, and the step-deformed neutral point voltage And a neutral point voltage, and a comparator means for generating a stable and unstable pulse output at "1" or "0" in an undefined state in the detection section of the sample-and-hold circuit and a comparison section. Is used as the data, and the pulse width signal between the falling edges delayed by one cycle generated by the first logic circuit is used as the clock signal, which are "0" and "" respectively near the positive and negative peak values of the neutral point voltage. And a second logic circuit that generates a square wave output having a falling edge and a rising edge that change to "1".
スモータの回転数変化により周波数および大きさが変化
する中性点電圧のピーク値を保持しつづけ前記モータの
回転数に応じた電圧出力を発生するピークホールド手段
と、 そのピークホールド手段の電圧出力値に応じて変化する
周波数でデューティ比50%のパルス出力を発振する電
圧制御発振手段とを備える請求項1記載のブラシレスモ
ータのロータ位置検出装置。2. In place of the pulse generating means, the peak value of the neutral point voltage whose frequency and magnitude change due to a change in the rotation speed of the brushless motor is maintained and a voltage output according to the rotation speed of the motor is generated. 2. A rotor position detecting device for a brushless motor according to claim 1, further comprising: peak-holding means for activating the voltage, and voltage-controlled oscillating means for oscillating a pulse output with a duty ratio of 50% at a frequency that changes according to the voltage output value of the peak-holding means. ..
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02197792A JP3228775B2 (en) | 1992-01-10 | 1992-01-10 | Device for detecting rotor position of brushless motor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02197792A JP3228775B2 (en) | 1992-01-10 | 1992-01-10 | Device for detecting rotor position of brushless motor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05191995A true JPH05191995A (en) | 1993-07-30 |
JP3228775B2 JP3228775B2 (en) | 2001-11-12 |
Family
ID=12070089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02197792A Expired - Fee Related JP3228775B2 (en) | 1992-01-10 | 1992-01-10 | Device for detecting rotor position of brushless motor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3228775B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102601154B1 (en) | 2021-03-29 | 2023-11-09 | 홍순민 | Underpants for man |
-
1992
- 1992-01-10 JP JP02197792A patent/JP3228775B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3228775B2 (en) | 2001-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8531145B2 (en) | Sensorless technology, estimation of sampled back EMF voltage values and/or the sampled inductance values based on the pulse width modulation periods | |
JP2875529B2 (en) | Drive device for sensorless brushless motor | |
US5886486A (en) | Sensorless brushless DC motor | |
JP4959460B2 (en) | Motor starting device and motor starting method | |
JP3250599B2 (en) | Brushless motor | |
JP4295620B2 (en) | Stepper motor control device | |
US7122985B2 (en) | Sensorless brushless motor | |
US5231343A (en) | Driving apparatus for stepping motor capable of restraining motor noise | |
JP3085884B2 (en) | Speed detector for brushless motor | |
JPH05191995A (en) | Rotor position detector for brushless motor | |
JP3308680B2 (en) | Drive device for brushless motor | |
JP3766162B2 (en) | Brushless motor drive device | |
JP2897210B2 (en) | Sensorless drive for brushless motor | |
JP3427251B2 (en) | Device and method for detecting rotor position of sensorless motor | |
US10784873B1 (en) | Square wave-to-sine wave converter | |
US6066929A (en) | Frequency generator circuit for a brushless DC motor control system | |
JPH02179295A (en) | Driving gear of brushless motor | |
JP2001275388A (en) | Brushless motor drive circuit | |
JPS62460B2 (en) | ||
JP2009106009A (en) | Motor drive circuit | |
JP3362982B2 (en) | Drive control circuit for brushless motor | |
JP3544864B2 (en) | Drive control device for brushless motor | |
JPS60171827A (en) | Pulse width modulation circuit | |
JPH11206172A (en) | Driving controller of brushless motor | |
JPH0993979A (en) | Controller of brushless motor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |