JPH05191465A - バースト信号の位相検波回路 - Google Patents
バースト信号の位相検波回路Info
- Publication number
- JPH05191465A JPH05191465A JP4020687A JP2068792A JPH05191465A JP H05191465 A JPH05191465 A JP H05191465A JP 4020687 A JP4020687 A JP 4020687A JP 2068792 A JP2068792 A JP 2068792A JP H05191465 A JPH05191465 A JP H05191465A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- circuit
- phase
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】Ｎ相ＰＳＫ変調されたバースト信号を受信して
復調出力を得る位相検波回路における周波数オフセット
の影響を取り除き、かつ、小形化，ＩＣ化，低消費電力
化を図る。 【構成】入力キャリア信号の局部発振出力に対する位相
検出を行う位相検出回路２と、その出力と遅延回路３に
よって１シンボル長遅延させた出力との位相差分Δθを
出力する位相差分回路４と、Δθに最も近い標準位相差
分を仮判定してΔθから減算し位相差分誤差を出力する
加算器６と、その出力を平均化してレジスタ８に記憶保
持するとともに、Δθからその平均値を減算して得られ
た推定値に最も近い標準位相差分を判定復調出力とする
判定回路１０とにより構成した。
復調出力を得る位相検波回路における周波数オフセット
の影響を取り除き、かつ、小形化，ＩＣ化，低消費電力
化を図る。 【構成】入力キャリア信号の局部発振出力に対する位相
検出を行う位相検出回路２と、その出力と遅延回路３に
よって１シンボル長遅延させた出力との位相差分Δθを
出力する位相差分回路４と、Δθに最も近い標準位相差
分を仮判定してΔθから減算し位相差分誤差を出力する
加算器６と、その出力を平均化してレジスタ８に記憶保
持するとともに、Δθからその平均値を減算して得られ
た推定値に最も近い標準位相差分を判定復調出力とする
判定回路１０とにより構成した。
Description
【０００１】
【産業上の利用分野】本発明は、ＢＰＳＫ，ＱＰＳＫ
等、一般にＮ相（Ｎ≧２）のキャリア位相をＮ個の変調
シンボルに割り当てるＮ相ＰＳＫ（Ｐhase Ｓhift Ｋ
eying)を変調方式として用いるディジタル変調信号を受
信，復調するにあたって、上記ディジタル変調信号が周
期的にバースト状で伝送される場合に供せられる位相検
波回路に関する。
等、一般にＮ相（Ｎ≧２）のキャリア位相をＮ個の変調
シンボルに割り当てるＮ相ＰＳＫ（Ｐhase Ｓhift Ｋ
eying)を変調方式として用いるディジタル変調信号を受
信，復調するにあたって、上記ディジタル変調信号が周
期的にバースト状で伝送される場合に供せられる位相検
波回路に関する。
【０００２】
【従来の技術】Ｎ相ＰＳＫによるディジタル変調信号を
受信復調する位相検波回路に用いられる検波方式とし
て、従来から、同期検波方式及び遅延検波方式が知られ
いてる。両者のうち、同期検波方式では、受信信号から
得られる復調器への入力キャリア信号に位相同期した再
生キャリア信号を生成し、該再生キャリア信号を基準信
号として入力キャリア信号の位相を検出し、その位相変
化から変調情報を判定する。一方、遅延検波方式では上
記入力キャリア信号を１シンボル長だけ遅延させた信号
を基準信号として入力キャリア信号の位相を検出し、そ
の位相変化から変調情報を判定する。
受信復調する位相検波回路に用いられる検波方式とし
て、従来から、同期検波方式及び遅延検波方式が知られ
いてる。両者のうち、同期検波方式では、受信信号から
得られる復調器への入力キャリア信号に位相同期した再
生キャリア信号を生成し、該再生キャリア信号を基準信
号として入力キャリア信号の位相を検出し、その位相変
化から変調情報を判定する。一方、遅延検波方式では上
記入力キャリア信号を１シンボル長だけ遅延させた信号
を基準信号として入力キャリア信号の位相を検出し、そ
の位相変化から変調情報を判定する。
【０００３】
【発明が解決しようとする課題】前記従来の方式のう
ち、同期検波方式は入力キャリア信号の周波数オフセッ
トをキャリア同期によりある程度吸収できるとともに、
基準信号に含まれる雑音が抑圧できるので、周波数オフ
セットや熱雑音に対する検波性能が遅延検波方式より優
れている。しかしながら同期検波方式ではキャリア信号
に対する位相同期ループにより応答速度が限られるた
め、ＴＤＭＡ方式における周期的バースト伝送のよう
に、各バースト毎に高速で検波処理を達成する必要のあ
る場合には適していない。一方、遅延検波方式は入力キ
ャリア信号への位相同期が不必要であるため、バースト
伝送に一般に適している。しかしながら、遅延検波方式
では、入力キャリア信号に周波数オフセットがある場
合、位相同期による周波数オフセット吸収能力を備えて
いないので伝送品質の劣化が著しく大きくなるという欠
点がある。
ち、同期検波方式は入力キャリア信号の周波数オフセッ
トをキャリア同期によりある程度吸収できるとともに、
基準信号に含まれる雑音が抑圧できるので、周波数オフ
セットや熱雑音に対する検波性能が遅延検波方式より優
れている。しかしながら同期検波方式ではキャリア信号
に対する位相同期ループにより応答速度が限られるた
め、ＴＤＭＡ方式における周期的バースト伝送のよう
に、各バースト毎に高速で検波処理を達成する必要のあ
る場合には適していない。一方、遅延検波方式は入力キ
ャリア信号への位相同期が不必要であるため、バースト
伝送に一般に適している。しかしながら、遅延検波方式
では、入力キャリア信号に周波数オフセットがある場
合、位相同期による周波数オフセット吸収能力を備えて
いないので伝送品質の劣化が著しく大きくなるという欠
点がある。
【０００４】一般に周波数オフセットを補償するには、
入力キャリア信号から受信周波数オフセット量を検出
し、局部発振器の周波数制御端子に負帰還することによ
り周波数オフセットを検波前で抑制するＡＦＣ（Ａutom
atic Ｆrequency Ｃontrol）構成が有効である。上記
受信周波数オフセット量の検出には、入力キャリア信号
の周波数をカウンタにより直接測定する方法や、周波数
弁別器により周波数を電圧に置換して測定する方法等が
公知である。しかしながら、このＡＦＣ構成も内部に負
帰還ループを形成しているので応答速度に制限があり、
バースト伝送には適さないという問題がある。本発明の
目的は、ＴＤＭＡ方式などのような周期的バースト伝送
において、前記従来の技術で問題となる入力キャリア信
号の周波数オフセットの影響を取り除くことができ、か
つ、これを実現する上で回路の小形化，ＩＣ化，低消費
電力化が容易な位相検波回路を提供することにある。
入力キャリア信号から受信周波数オフセット量を検出
し、局部発振器の周波数制御端子に負帰還することによ
り周波数オフセットを検波前で抑制するＡＦＣ（Ａutom
atic Ｆrequency Ｃontrol）構成が有効である。上記
受信周波数オフセット量の検出には、入力キャリア信号
の周波数をカウンタにより直接測定する方法や、周波数
弁別器により周波数を電圧に置換して測定する方法等が
公知である。しかしながら、このＡＦＣ構成も内部に負
帰還ループを形成しているので応答速度に制限があり、
バースト伝送には適さないという問題がある。本発明の
目的は、ＴＤＭＡ方式などのような周期的バースト伝送
において、前記従来の技術で問題となる入力キャリア信
号の周波数オフセットの影響を取り除くことができ、か
つ、これを実現する上で回路の小形化，ＩＣ化，低消費
電力化が容易な位相検波回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の位相検波回路
は、Ｎ相ＰＳＫ（Ｎ≧２）によるディジタル変調信号で
形成されたバースト信号を受信して復調出力を得るため
に、入力キャリア信号の中心周波数とほぼ同一の発振周
波数を有する局部発振回路と、該局部発振回路の発振出
力を入力し、該発振出力を基準とした前記入力キャリア
信号の位相検出出力を得る位相検出回路と、該位相検出
出力を１シンボル長の時間だけ遅延させる遅延回路と、
前記位相検出出力と該遅延回路の出力の位相差分を算出
して出力する位相差分回路と、該位相差分を入力し、当
該のＮ相ＰＳＫで定められるＮ個の標準位相差分値のう
ち前記位相差分に最も近い標準位相差分を仮判定値とし
て出力する仮判定回路と、該仮判定値を前記位相差分か
ら減算した位相差分誤差を算出して出力する第１の加算
器と、該位相差分誤差の所定の個数の標本値から該位相
差分誤差の平均値を求めて出力する平均化回路と、外部
から与えられるサンプリングクロックに従って、該位相
差分誤差の平均値を記憶保持するとともに、複数の異な
る送信局からの互いに時間的に重なりのない前記バース
ト信号を受信したとき各送信局に対応する前記位相差分
誤差の平均値の記憶保持値を個別に格納するレジスタ回
路と、該レジスタ回路から与えられる該位相差分誤差の
平均値の記憶保持値を前記位相差分回路から出力される
位相差分から減算して位相差分の推定値を出力する第２
の加算器と、該位相差分の推定値を入力し、該推定値に
最も近い標準位相差分を判定し前記復調出力として出力
する判定回路と、を備えたことを特徴とするものであ
る。
は、Ｎ相ＰＳＫ（Ｎ≧２）によるディジタル変調信号で
形成されたバースト信号を受信して復調出力を得るため
に、入力キャリア信号の中心周波数とほぼ同一の発振周
波数を有する局部発振回路と、該局部発振回路の発振出
力を入力し、該発振出力を基準とした前記入力キャリア
信号の位相検出出力を得る位相検出回路と、該位相検出
出力を１シンボル長の時間だけ遅延させる遅延回路と、
前記位相検出出力と該遅延回路の出力の位相差分を算出
して出力する位相差分回路と、該位相差分を入力し、当
該のＮ相ＰＳＫで定められるＮ個の標準位相差分値のう
ち前記位相差分に最も近い標準位相差分を仮判定値とし
て出力する仮判定回路と、該仮判定値を前記位相差分か
ら減算した位相差分誤差を算出して出力する第１の加算
器と、該位相差分誤差の所定の個数の標本値から該位相
差分誤差の平均値を求めて出力する平均化回路と、外部
から与えられるサンプリングクロックに従って、該位相
差分誤差の平均値を記憶保持するとともに、複数の異な
る送信局からの互いに時間的に重なりのない前記バース
ト信号を受信したとき各送信局に対応する前記位相差分
誤差の平均値の記憶保持値を個別に格納するレジスタ回
路と、該レジスタ回路から与えられる該位相差分誤差の
平均値の記憶保持値を前記位相差分回路から出力される
位相差分から減算して位相差分の推定値を出力する第２
の加算器と、該位相差分の推定値を入力し、該推定値に
最も近い標準位相差分を判定し前記復調出力として出力
する判定回路と、を備えたことを特徴とするものであ
る。
【０００６】
【実施例】図１は本発明によるバーストの信号の位相検
波回路の一構成例図である。図中１は局部発振回路であ
り、受信信号から得られる復調器への入力キャリア信号
（ＤＥＭ−ＩＮ）の中心周波数とほぼ同一の周波数を有
する局部発振出力ＬＯを出力する。２は位相検出回路
で、上記入力キャリア信号ＤＥＭ−ＩＮと局部発振出力
ＬＯを入力し、局部発振出力ＬＯを基準としたＤＥＭ−
ＩＮの位相検出出力θを出力する。図２は図１の位相検
出回路２の詳細回路例図である。この回路は種々考えら
れるが、その中の一構成例を示す。図２において、２１
は入力キャリア信号ＤＥＭ−ＩＮを２値方形波に整形す
るコンパレータ、２２，２３はいずれも該コンパレータ
２１の出力と局部発振出力ＬＯとを入力し、位相比較を
行う用途に用いられるそれぞれ排他的論理和ゲート、及
びＤタイプフリップフロップである。２４は低域ろ波器
（ＬＰＦ）であり、排他的論理和ゲート２２の出力に含
まれる高調波成分を除去して位相比較出力ａを出力す
る。本構成例では該出力ａと、Ｄタイプフリップフロッ
プ２３による位相比較出力ｂとを用いて位相検出を行
う。２５はＬＰＦ２４の出力をディジタル数値に変換す
るＡ／Ｄコンバータ、２６はＡ／Ｄコンバータ２５の出
力値を上記ｂの２値の極性に従って補数切替する補数切
替回路であり、その出力は位相検出出力θとなる。
波回路の一構成例図である。図中１は局部発振回路であ
り、受信信号から得られる復調器への入力キャリア信号
（ＤＥＭ−ＩＮ）の中心周波数とほぼ同一の周波数を有
する局部発振出力ＬＯを出力する。２は位相検出回路
で、上記入力キャリア信号ＤＥＭ−ＩＮと局部発振出力
ＬＯを入力し、局部発振出力ＬＯを基準としたＤＥＭ−
ＩＮの位相検出出力θを出力する。図２は図１の位相検
出回路２の詳細回路例図である。この回路は種々考えら
れるが、その中の一構成例を示す。図２において、２１
は入力キャリア信号ＤＥＭ−ＩＮを２値方形波に整形す
るコンパレータ、２２，２３はいずれも該コンパレータ
２１の出力と局部発振出力ＬＯとを入力し、位相比較を
行う用途に用いられるそれぞれ排他的論理和ゲート、及
びＤタイプフリップフロップである。２４は低域ろ波器
（ＬＰＦ）であり、排他的論理和ゲート２２の出力に含
まれる高調波成分を除去して位相比較出力ａを出力す
る。本構成例では該出力ａと、Ｄタイプフリップフロッ
プ２３による位相比較出力ｂとを用いて位相検出を行
う。２５はＬＰＦ２４の出力をディジタル数値に変換す
るＡ／Ｄコンバータ、２６はＡ／Ｄコンバータ２５の出
力値を上記ｂの２値の極性に従って補数切替する補数切
替回路であり、その出力は位相検出出力θとなる。
【０００７】図３は上記の構成における排他的論理和に
基づく位相比較出力ａ（破線）と、Ｄタイプフリップフ
ロップに基づく位相比較出力ｂ（太い実線）の特性例図
である。図３の横軸は前記ＤＥＭ−ＩＮとＬＯの入力位
相差を示し、縦軸は位相比較出力を示しており、図示し
た様に、入力位相差が−π〜０ラジアン及び０〜πラジ
アンでａはそれぞれ直線状に上昇及び下降する三角特性
であり、ｂはそれぞれ“０”及び“１”の２値となる段
階特性である。従って、図２の補数切替回路２６によ
り、ｂの極性に従って、ａのディジタル数値に補数切替
を施すことにより、図３に一点鎖線で示したように−π
〜πラジアンの入力位相差で直線上に変化する位相検出
出力θを得ることは明らかである。
基づく位相比較出力ａ（破線）と、Ｄタイプフリップフ
ロップに基づく位相比較出力ｂ（太い実線）の特性例図
である。図３の横軸は前記ＤＥＭ−ＩＮとＬＯの入力位
相差を示し、縦軸は位相比較出力を示しており、図示し
た様に、入力位相差が−π〜０ラジアン及び０〜πラジ
アンでａはそれぞれ直線状に上昇及び下降する三角特性
であり、ｂはそれぞれ“０”及び“１”の２値となる段
階特性である。従って、図２の補数切替回路２６によ
り、ｂの極性に従って、ａのディジタル数値に補数切替
を施すことにより、図３に一点鎖線で示したように−π
〜πラジアンの入力位相差で直線上に変化する位相検出
出力θを得ることは明らかである。
【０００８】図１にもどって、３は位相検出出力θを１
シンボル長の時間だけ遅延させる遅延回路でありシフト
レジスタ等で構成される。４はθと遅延回路３によるθ
の１シンボル長遅延出力θ′との値の位相差分Δθを算
出する位相差分回路であって、加算器等を用いて構成さ
れる。なお、４は図３に示した位相検出出力θの特性に
より、θ，θ′の値が±πラジアンを通過するときに出
現する±２πラジアン相当の見かけ上の位相ジャンプを
加算器のオーバーフローを利用した２πラジアンを法と
する換算により吸収する機能も有するものとする。５は
仮判定回路であって、位相差分回路４から得られる位相
差分Δθを入力し、当該のディジタル位相変調方式（Ｎ
相ＰＳＫとする）のＮ個の標準の位相差分値Δθ1 ，Δ
θ2 ，…，ΔθN （以下、標準位相差分という）のう
ち、上記Δθに最も近い標準位相差分Δθi （ｉ∈
｛１，２，…，Ｎ｝）を仮判定値として出力する。
シンボル長の時間だけ遅延させる遅延回路でありシフト
レジスタ等で構成される。４はθと遅延回路３によるθ
の１シンボル長遅延出力θ′との値の位相差分Δθを算
出する位相差分回路であって、加算器等を用いて構成さ
れる。なお、４は図３に示した位相検出出力θの特性に
より、θ，θ′の値が±πラジアンを通過するときに出
現する±２πラジアン相当の見かけ上の位相ジャンプを
加算器のオーバーフローを利用した２πラジアンを法と
する換算により吸収する機能も有するものとする。５は
仮判定回路であって、位相差分回路４から得られる位相
差分Δθを入力し、当該のディジタル位相変調方式（Ｎ
相ＰＳＫとする）のＮ個の標準の位相差分値Δθ1 ，Δ
θ2 ，…，ΔθN （以下、標準位相差分という）のう
ち、上記Δθに最も近い標準位相差分Δθi （ｉ∈
｛１，２，…，Ｎ｝）を仮判定値として出力する。
【０００９】図４は上記仮判定動作の説明図であり、一
例として、ＱＰＳＫ（Ｎ＝４）の場合の例を示したもの
である。この図４は位相差分Δθを円周上の点で表現し
た図であって、ＱＰＳＫの場合その４個の標準位相差分
Δθ1 ，Δθ2 ，Δθ3 ，Δθ4 の配列の一例は図中○
印で示したそれぞれπ／４，３π／４，−３π／４，−
π／４（ラジアン）の点である。なお、図示した例はπ
／４ラジアンの奇数倍の点を標準位相差分とする例であ
るが、π／２ラジアンの整数倍（０，π／２，π，−π
／２）の配列とする例（図示は省略した）もある。今、
図４において、仮判定回路５に入力される位相差分Δθ
が図中●印に示した値となった場合、仮判定回路５はΔ
θに最も近い標準位相差分Δθ1 を仮判定値とし出力す
る。このときΔθ1 とΔθとの位相差分誤差Δθe は｜
Δθe ｜＜π／４となる。即ち、図４の例では、Δθ＝
０，π／２，±π，−π／２をしきい値として、標準位
相差分Δθ1 ，Δθ2 ，Δθ3 ，Δθ4 を仮判定値とす
るΔθの領域をそれぞれ０＜Δθ＜π／２，π／２＜Δ
θ＜π，−π＜Δθ＜−π／２，−π／２＜Δθ＜０と
定めれば良いことがわかる。上記の判定機能は加算器や
ディジタル数値比較器、あるいはテーブルＲＯＭ（Ｒea
d Ｏnly Ｍemory)等の手段を用いて容易に実現できる。
例として、ＱＰＳＫ（Ｎ＝４）の場合の例を示したもの
である。この図４は位相差分Δθを円周上の点で表現し
た図であって、ＱＰＳＫの場合その４個の標準位相差分
Δθ1 ，Δθ2 ，Δθ3 ，Δθ4 の配列の一例は図中○
印で示したそれぞれπ／４，３π／４，−３π／４，−
π／４（ラジアン）の点である。なお、図示した例はπ
／４ラジアンの奇数倍の点を標準位相差分とする例であ
るが、π／２ラジアンの整数倍（０，π／２，π，−π
／２）の配列とする例（図示は省略した）もある。今、
図４において、仮判定回路５に入力される位相差分Δθ
が図中●印に示した値となった場合、仮判定回路５はΔ
θに最も近い標準位相差分Δθ1 を仮判定値とし出力す
る。このときΔθ1 とΔθとの位相差分誤差Δθe は｜
Δθe ｜＜π／４となる。即ち、図４の例では、Δθ＝
０，π／２，±π，−π／２をしきい値として、標準位
相差分Δθ1 ，Δθ2 ，Δθ3 ，Δθ4 を仮判定値とす
るΔθの領域をそれぞれ０＜Δθ＜π／２，π／２＜Δ
θ＜π，−π＜Δθ＜−π／２，−π／２＜Δθ＜０と
定めれば良いことがわかる。上記の判定機能は加算器や
ディジタル数値比較器、あるいはテーブルＲＯＭ（Ｒea
d Ｏnly Ｍemory)等の手段を用いて容易に実現できる。
【００１０】再び図１にもどって、６はΔθと仮判定回
路５の仮判定値Δθi の位相差分誤差；Δθe ＝Δθ−
Δθi を算出する加算器、７は所定の個数のΔθe の標
本値からΔθe の平均値＜Δθe ＞を求める平均回路で
あって、平均の方法は単純平均、忘却係数付の重み付け
平均等種々のディジタルフィルタリング手法が適用でき
る。８はレジスタ回路であって、外部から与えられるサ
ンプリングクロック（ＳＣＬ）に従って上記平均値＜Δ
θe ＞を入力し、記憶保持値を更新する。なお、このレ
ジスタ回路は複数の異なる送信局からの互いに時間的に
重なりのないバースト信号を受信する場合、各送信局の
バースト信号毎に上記＜Δθe ＞の記憶保持値の格納場
所を個別に設けるものとする。９はレジスタ８から得ら
れる＜Δθe ＞の記憶値をΔθから減算することによ
り、周波数オフセットの影響を除去したΔθの推定値＜
Δθ＞を求めるための加算器である。１０は上記＜Δθ
＞を入力し、仮判定回路５と同一の規約に従って＜Δθ
＞に最も近い標準位相差分を判定し、復調出力ＤＥＭ−
ＯＵＴとして外部へ出力する判定回路である。
路５の仮判定値Δθi の位相差分誤差；Δθe ＝Δθ−
Δθi を算出する加算器、７は所定の個数のΔθe の標
本値からΔθe の平均値＜Δθe ＞を求める平均回路で
あって、平均の方法は単純平均、忘却係数付の重み付け
平均等種々のディジタルフィルタリング手法が適用でき
る。８はレジスタ回路であって、外部から与えられるサ
ンプリングクロック（ＳＣＬ）に従って上記平均値＜Δ
θe ＞を入力し、記憶保持値を更新する。なお、このレ
ジスタ回路は複数の異なる送信局からの互いに時間的に
重なりのないバースト信号を受信する場合、各送信局の
バースト信号毎に上記＜Δθe ＞の記憶保持値の格納場
所を個別に設けるものとする。９はレジスタ８から得ら
れる＜Δθe ＞の記憶値をΔθから減算することによ
り、周波数オフセットの影響を除去したΔθの推定値＜
Δθ＞を求めるための加算器である。１０は上記＜Δθ
＞を入力し、仮判定回路５と同一の規約に従って＜Δθ
＞に最も近い標準位相差分を判定し、復調出力ＤＥＭ−
ＯＵＴとして外部へ出力する判定回路である。
【００１１】
【作用】図１の構成例に基づく本発明の作用を次に説明
する。図１の構成において、局部発振回路１及び位相検
出回路２によって検出された位相検出出力θには、変調
位相成分θm の他、入力キャリア信号ＤＥＭ−ＩＮと局
部発振出力ＬＯの間の初期位相誤差成分θ0 、及び周波
数オフセットによる位相誤差成分θe 、更に雑音による
位相誤差成分θn が含まれている。即ち、次の（１）で
示される。
する。図１の構成において、局部発振回路１及び位相検
出回路２によって検出された位相検出出力θには、変調
位相成分θm の他、入力キャリア信号ＤＥＭ−ＩＮと局
部発振出力ＬＯの間の初期位相誤差成分θ0 、及び周波
数オフセットによる位相誤差成分θe 、更に雑音による
位相誤差成分θn が含まれている。即ち、次の（１）で
示される。
【数１】 θ＝θm ＋θ0 ＋θe ＋θn （ラジアン） ……………（１） （１）式右辺のうち、変調位相成分θm は次式（２）で
与えられる。
与えられる。
【数１】
【外１】 Δθi はｉ番目に選択された標準位相差分を示す。ま
た、周波数オフセットによる位相誤差成分θe は周波数
オフセットをΔｆ（Ｈｚ），１シンボル長をＴとおくと
次の（３）式となる。
た、周波数オフセットによる位相誤差成分θe は周波数
オフセットをΔｆ（Ｈｚ），１シンボル長をＴとおくと
次の（３）式となる。
【数３】 以上から図１の遅延回路３及び位相差分回路４によって
算出される１シンボル長の位相差分Δθは、上記（１）
〜（３）式より次の（４）式となる。
算出される１シンボル長の位相差分Δθは、上記（１）
〜（３）式より次の（４）式となる。
【数４】 Δθ＝Δθi ＋２πΔｆＴ＋Δθn ……………（４） 但し、Δθn は雑音による位相誤差成分の１シンボル長
差分値である。なお、初期位相誤差成分θ0 は１シンボ
ル長の差分処理により消失してしまうので（４）式には
含まれることはなく、従って、周波数オフセットΔｆの
影響を除外すれば上記位相差分Δθからの変調成分Δθ
i の判定という遅延検波動作を行うことがわかる。
差分値である。なお、初期位相誤差成分θ0 は１シンボ
ル長の差分処理により消失してしまうので（４）式には
含まれることはなく、従って、周波数オフセットΔｆの
影響を除外すれば上記位相差分Δθからの変調成分Δθ
i の判定という遅延検波動作を行うことがわかる。
【００１２】さて、図１の仮判定回路５では、周波数オ
フセットΔｆの影響を含めた形でΔθからΔθi の仮判
定が行われるので、今、仮判定値Δθi にほとんど誤り
がないと仮定すると、加算器６から得られる位相差分誤
差Δθe は（４）式より次の（５）式となる。
フセットΔｆの影響を含めた形でΔθからΔθi の仮判
定が行われるので、今、仮判定値Δθi にほとんど誤り
がないと仮定すると、加算器６から得られる位相差分誤
差Δθe は（４）式より次の（５）式となる。
【数５】 Δθe ＝Δθ−Δθi ≒２πΔｆＴ＋Δθn ……………（５） （５）式において、雑音による位相誤差成分θn の差分
値Δθn にバイアスは含まれないものとし、その平均値
を０ラジアンと仮定すると、平均化回路７によるΔθe
の平均値＜Δθe ＞として次の（６）式を得る。
値Δθn にバイアスは含まれないものとし、その平均値
を０ラジアンと仮定すると、平均化回路７によるΔθe
の平均値＜Δθe ＞として次の（６）式を得る。
【数６】 ＜Δθe ＞≒＜２πΔｆＴ＋Δθn ＞＝２πΔｆＴ …………（６） （但し、＜・＞は平均化処理） （６）式の＜Δθe ＞はレジスタ回路８によってサンプ
リングクロック（ＳＣＬ）のタイミングに従って記憶保
持され、この記憶保持値が、位相差分回路４より得られ
る位相差分値Δθから加算器９によって減算されるの
で、（４）式及び（６）式から加算器９の出力＜Δθ＞
は、次の（７）式で与えられる。
リングクロック（ＳＣＬ）のタイミングに従って記憶保
持され、この記憶保持値が、位相差分回路４より得られ
る位相差分値Δθから加算器９によって減算されるの
で、（４）式及び（６）式から加算器９の出力＜Δθ＞
は、次の（７）式で与えられる。
【数７】 ＜Δθ＞＝Δθ−＜Δθe ＞≒Δθi ＋Δθn …………（７） 従って、周波数オフセットΔｆの影響値を除去した位相
差分の推定値＜Δθ＞が加算器９の出力で得られること
が明らかであり、判定回路１０によってのこ推定値＜Δ
θ＞に最も近い標準位相差分を判定し、復調出力とする
ことにより、周波数オフセットの影響を除去した位相検
波動作が行われることがわかる。
差分の推定値＜Δθ＞が加算器９の出力で得られること
が明らかであり、判定回路１０によってのこ推定値＜Δ
θ＞に最も近い標準位相差分を判定し、復調出力とする
ことにより、周波数オフセットの影響を除去した位相検
波動作が行われることがわかる。
【００１３】ここで、ＴＤＭＡ方式などのような周期的
バースト信号の受信・復調に本発明を応用する場合の動
作例と効果を図５，図６を用いてそれぞれ説明する。図
５はＴＤＭＡ方式における周期的バースト信号を受信す
る場合のレジスタ回路８の動作例を示すタイムチャート
であって、（Ａ）はＴＤＭＡフレーム中の任意の１スロ
ットを使用したＰoint−to−Ｐoint通信の場合を示す。
（Ａ）の最上段は周波数オフセットΔｆを有する１スロ
ット／フレームの周期的バースト信号を模式的に表して
いる。中段はレジスタ回路８に供給されるサンプリング
クロック（ＳＣＬ）であって、図示した例では２サンプ
ル／バーストの頻度で、バースト信号の区間内に同信号
に同期して与えられている。また、下段はレジスタ回路
８から加算器９に供給される＜Δθe ＞の記憶保持値の
変化を示している。図示したようにレジスタ回路８は、
サンプリングクロック（ＳＣＬ）のパルスＡ，Ｂ，Ｃ，
Ｄに対応して、各々のパルスの直前で平均化回路７から
与えられる＜Δθe ＞の値，＜Δθe ＞A ，＜Δθe ＞
B ，＜Δθe ＞C ，＜Δθe ＞D を逐次記憶保持すると
ともに、パルスＢで得られた平均値＜Δθe ＞B は次の
フレームの当該スロットにおいて平均値＜Δθe ＞C に
更新されるまで記憶保持され加算器９に供給されるの
で、上記次のフレームでの該当スロットではバースト先
頭部分から周波数オフセットの影響を除去した復調が可
能となることがわかる。
バースト信号の受信・復調に本発明を応用する場合の動
作例と効果を図５，図６を用いてそれぞれ説明する。図
５はＴＤＭＡ方式における周期的バースト信号を受信す
る場合のレジスタ回路８の動作例を示すタイムチャート
であって、（Ａ）はＴＤＭＡフレーム中の任意の１スロ
ットを使用したＰoint−to−Ｐoint通信の場合を示す。
（Ａ）の最上段は周波数オフセットΔｆを有する１スロ
ット／フレームの周期的バースト信号を模式的に表して
いる。中段はレジスタ回路８に供給されるサンプリング
クロック（ＳＣＬ）であって、図示した例では２サンプ
ル／バーストの頻度で、バースト信号の区間内に同信号
に同期して与えられている。また、下段はレジスタ回路
８から加算器９に供給される＜Δθe ＞の記憶保持値の
変化を示している。図示したようにレジスタ回路８は、
サンプリングクロック（ＳＣＬ）のパルスＡ，Ｂ，Ｃ，
Ｄに対応して、各々のパルスの直前で平均化回路７から
与えられる＜Δθe ＞の値，＜Δθe ＞A ，＜Δθe ＞
B ，＜Δθe ＞C ，＜Δθe ＞D を逐次記憶保持すると
ともに、パルスＢで得られた平均値＜Δθe ＞B は次の
フレームの当該スロットにおいて平均値＜Δθe ＞C に
更新されるまで記憶保持され加算器９に供給されるの
で、上記次のフレームでの該当スロットではバースト先
頭部分から周波数オフセットの影響を除去した復調が可
能となることがわかる。
【００１４】次に、図５（Ｂ）はＴＤＭＡフレーム中の
複数のフレームを使用したＰoint−to−multipoint通信
の場合であって、複数の異なる送信局（子局）からのバ
ースト信号を順次受信復調する１台の受信局（親局）で
の例を示す。（Ｂ）の最上段は、複数スロット／フレー
ムの周期的バースト信号を模式的に表しており、第Ｓス
ロット，第Ｓ＋１スロット……を割り当てられた子局か
らのバースト信号はそれぞれ周波数オフセットΔｆs ，
Δｆs+1 ，……を有するものとする。２段目は、（Ａ）
と同様のサンプリングクロック（ＳＣＬ）を示してい
る。３段目及び４段目は、第Ｓスロット及び第Ｓ＋１ス
ロットを割り当てられた各送信局のバースト信号毎のレ
ジスタ回路８による＜Δθe ＞の記憶保持値＜Δθe ＞
(s) 及び＜Δθe ＞(s+1) の変化をそれぞれ示してい
る。図からも明らかな通り、レジスタ回路８は各バース
ト信号毎にサンプリングクロックＳＣＬのパルスＡ，
Ｂ，Ｃ，Ｄ及びＥ，Ｆ，Ｇ，Ｈに対応して、各々のパル
スの直前で平均化回路７から与えられるそれぞれ＜Δθ
e ＞(s) 及び＜Δθe ＞(s+1) の値、即ち、＜Δθe ＞
A (s) ，＜Δθe ＞B (s) ，＜Δθe ＞C (s) ，＜Δθ
e ＞D (s) ，及び＜Δθe ＞E (s+1) ，＜Δθe ＞F
(s+1) ，＜Δθe ＞G (s+1) ，＜Δθe ＞H (s+1) をそ
れぞれ逐次記憶保持する。
複数のフレームを使用したＰoint−to−multipoint通信
の場合であって、複数の異なる送信局（子局）からのバ
ースト信号を順次受信復調する１台の受信局（親局）で
の例を示す。（Ｂ）の最上段は、複数スロット／フレー
ムの周期的バースト信号を模式的に表しており、第Ｓス
ロット，第Ｓ＋１スロット……を割り当てられた子局か
らのバースト信号はそれぞれ周波数オフセットΔｆs ，
Δｆs+1 ，……を有するものとする。２段目は、（Ａ）
と同様のサンプリングクロック（ＳＣＬ）を示してい
る。３段目及び４段目は、第Ｓスロット及び第Ｓ＋１ス
ロットを割り当てられた各送信局のバースト信号毎のレ
ジスタ回路８による＜Δθe ＞の記憶保持値＜Δθe ＞
(s) 及び＜Δθe ＞(s+1) の変化をそれぞれ示してい
る。図からも明らかな通り、レジスタ回路８は各バース
ト信号毎にサンプリングクロックＳＣＬのパルスＡ，
Ｂ，Ｃ，Ｄ及びＥ，Ｆ，Ｇ，Ｈに対応して、各々のパル
スの直前で平均化回路７から与えられるそれぞれ＜Δθ
e ＞(s) 及び＜Δθe ＞(s+1) の値、即ち、＜Δθe ＞
A (s) ，＜Δθe ＞B (s) ，＜Δθe ＞C (s) ，＜Δθ
e ＞D (s) ，及び＜Δθe ＞E (s+1) ，＜Δθe ＞F
(s+1) ，＜Δθe ＞G (s+1) ，＜Δθe ＞H (s+1) をそ
れぞれ逐次記憶保持する。
【００１５】上記の動作においてパルスＢ，及びパルス
Ｆで得られた各々のスロット位置でのバースト信号にお
ける平均値＜Δθe ＞B (s) ，及び＜Δθe ＞F (s+1)
は、次のフレームでの各々の当該スロットにおいて、平
均値＜Δθe ＞C (s) ，及び＜Δθe ＞G (s+1) にそれ
ぞれ更新されるまで記憶保持され、当該のスロット位置
で各々加算器９に順次供給されるので、（Ａ）の場合と
同様、各スロット位置毎に次の当該スロットのバースト
先頭部から対応する子局毎の周波数オフセットの影響を
除去した復調が可能となることがわかる。
Ｆで得られた各々のスロット位置でのバースト信号にお
ける平均値＜Δθe ＞B (s) ，及び＜Δθe ＞F (s+1)
は、次のフレームでの各々の当該スロットにおいて、平
均値＜Δθe ＞C (s) ，及び＜Δθe ＞G (s+1) にそれ
ぞれ更新されるまで記憶保持され、当該のスロット位置
で各々加算器９に順次供給されるので、（Ａ）の場合と
同様、各スロット位置毎に次の当該スロットのバースト
先頭部から対応する子局毎の周波数オフセットの影響を
除去した復調が可能となることがわかる。
【００１６】次に図６は本発明の構成に基づく位相検波
回路、並びに従来の位相検波回路の性能を比較した実測
例である。本実測例の変調方式はπ／４シフトＱＰＳＫ
であって、送信側１００％ナイキストフィタリング，ロ
ーオフ率０．５，伝送速度３８４ｋｂｐｓとし、復調系
への入力キャリア信号の周波数は１０．７ＭＨｚを用い
ている。また、通信形態は図５（Ａ）で説明したＰoint
−to−Ｐoint通信としている。ＴＤＭＡの構成は８スロ
ット／フレーム、２２４ビット／バーストとし、各バー
ストは同期用ユニークワード１６ビット、情報１９６ビ
ット、その他プリアンブルを含むオーバーヘッド１２ビ
ットで構成されている。図６の横軸は入力キャリア信号
の中心周波数１０．７ＭＨｚに対するオフセット周波数
Δｆ（ｋＨｚ）で、縦軸は入力キャリア信号の電力を一
定としたときの情報部分（１９６ビット／バースト）の
ビット誤り率（ＢＥＲ）を示す。なお、本発明の構成に
基づく位相検波回路でのレジスタ回路８に供給するサン
プリングクロック（ＳＣＬ）のパルス周期は１６ビット
に設定している。同図より周波数オフセットΔｆの絶対
値が１０ｋＨｚ前後のとき従来の位相検波回路ではＢＥ
Ｒが１桁の劣化を生ずるのに対し、本発明の構成による
位相検波回路ではほとんど劣化していないことがわか
る。なお本発明の構成では、仮判定回路５の仮判定値Δ
θi にほとんど誤りが含まれないことを前提としている
ので、（６）式に現れている１シンボル毎の周波数オフ
セットによる位相誤差２πΔｆＴが図４に示したＱＰＳ
Ｋの場合の標準位相差分の絶対値の最小値π／４ラジア
ン（図６の場合Δｆ＝±２４ｋＨｚ）に近づくにつれ、
仮判定値Δθi の誤りが増大し、平均値＜Δθe ＞に大
きな誤差が生ずることによる復調限界の効果も図より確
認できる。
回路、並びに従来の位相検波回路の性能を比較した実測
例である。本実測例の変調方式はπ／４シフトＱＰＳＫ
であって、送信側１００％ナイキストフィタリング，ロ
ーオフ率０．５，伝送速度３８４ｋｂｐｓとし、復調系
への入力キャリア信号の周波数は１０．７ＭＨｚを用い
ている。また、通信形態は図５（Ａ）で説明したＰoint
−to−Ｐoint通信としている。ＴＤＭＡの構成は８スロ
ット／フレーム、２２４ビット／バーストとし、各バー
ストは同期用ユニークワード１６ビット、情報１９６ビ
ット、その他プリアンブルを含むオーバーヘッド１２ビ
ットで構成されている。図６の横軸は入力キャリア信号
の中心周波数１０．７ＭＨｚに対するオフセット周波数
Δｆ（ｋＨｚ）で、縦軸は入力キャリア信号の電力を一
定としたときの情報部分（１９６ビット／バースト）の
ビット誤り率（ＢＥＲ）を示す。なお、本発明の構成に
基づく位相検波回路でのレジスタ回路８に供給するサン
プリングクロック（ＳＣＬ）のパルス周期は１６ビット
に設定している。同図より周波数オフセットΔｆの絶対
値が１０ｋＨｚ前後のとき従来の位相検波回路ではＢＥ
Ｒが１桁の劣化を生ずるのに対し、本発明の構成による
位相検波回路ではほとんど劣化していないことがわか
る。なお本発明の構成では、仮判定回路５の仮判定値Δ
θi にほとんど誤りが含まれないことを前提としている
ので、（６）式に現れている１シンボル毎の周波数オフ
セットによる位相誤差２πΔｆＴが図４に示したＱＰＳ
Ｋの場合の標準位相差分の絶対値の最小値π／４ラジア
ン（図６の場合Δｆ＝±２４ｋＨｚ）に近づくにつれ、
仮判定値Δθi の誤りが増大し、平均値＜Δθe ＞に大
きな誤差が生ずることによる復調限界の効果も図より確
認できる。
【００１７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ＴＤＭＡ方式における周期的バースト伝送のよう
な高速の復調動作を要求される場合においても周波数オ
フセットの影響を取り除くことができ、かつその性能は
複数の互いに周波数オフセットが異なる送信局に対応す
る場合にも有効である。また、本発明の構成に含まれる
処理のほとんどが乗算器を含まない簡易なディジタル回
路で実現できるので、アナログ回路を用いたＡＦＣ回路
構成に比べ、回路の小形化，ＩＣ化，低消費電力化が極
めて容易である。
れば、ＴＤＭＡ方式における周期的バースト伝送のよう
な高速の復調動作を要求される場合においても周波数オ
フセットの影響を取り除くことができ、かつその性能は
複数の互いに周波数オフセットが異なる送信局に対応す
る場合にも有効である。また、本発明の構成に含まれる
処理のほとんどが乗算器を含まない簡易なディジタル回
路で実現できるので、アナログ回路を用いたＡＦＣ回路
構成に比べ、回路の小形化，ＩＣ化，低消費電力化が極
めて容易である。
【図１】本発明によるバースト信号の位相検波回路の一
構成例図である。
構成例図である。
【図２】図１の位相検出回路２の構成例図である。
【図３】排他的論理和とＤタイプフリップフロップの位
相比較特性図である。
相比較特性図である。
【図４】位相差分Δθを円周上の点で表現した説明図で
ある。
ある。
【図５】ＴＤＭＡ方式における周期的バースト信号を受
信する場合のレジスタ回路８の動作例を示すタイムチャ
ートである。
信する場合のレジスタ回路８の動作例を示すタイムチャ
ートである。
【図６】本発明の位相検波回路と従来の位相検波回路の
性能を比較した実測図である。
性能を比較した実測図である。
１ 局部発振回路 ２ 位相検出回路 ３ 遅延回路 ４ 位相差分回路 ５ 仮判定回路 ６ 加算器 ７ 平均化回路 ８ レジスタ回路 ９ 加算器 １０ 判定回路 ２１ コンパレータ ２２ 排他的論理和ゲート ２３ Ｄタイプフリップフロップ ２４ 低域ろ波器 ２５ Ａ／Ｄコンバータ ２６ 補数切替回路
Claims (1)
- 【請求項１】 Ｎ相ＰＳＫ（Ｎ≧２）によるディジタル
変調信号で形成されたバースト信号を受信して復調出力
を得るために、 入力キャリア信号の中心周波数とほぼ同一の発振周波数
を有する局部発振回路と、 該局部発振回路の発振出力を入力し、該発振出力を基準
とした前記入力キャリア信号の位相検出出力を得る位相
検出回路と、 該位相検出出力を１シンボル長の時間だけ遅延させる遅
延回路と、 前記位相検出出力と該遅延回路の出力の位相差分を算出
して出力する位相差分回路と、 該位相差分を入力し、当該のＮ相ＰＳＫで定められるＮ
個の標準位相差分値のうち前記位相差分に最も近い標準
位相差分を仮判定値として出力する仮判定回路と、 該仮判定値を前記位相差分から減算した位相差分誤差を
算出して出力する第１の加算器と、 該位相差分誤差の所定の個数の標本値から該位相差分誤
差の平均値を求めて出力する平均化回路と、 外部から与えられるサンプリングクロックに従って、該
位相差分誤差の平均値を記憶保持するとともに、複数の
異なる送信局からの互いに時間的に重なりのない前記バ
ースト信号を受信したとき各送信局に対応する前記位相
差分誤差の平均値の記憶保持値を個別に格納するレジス
タ回路と、 該レジスタ回路から与えられる該位相差分誤差の平均値
の記憶保持値を前記位相差分回路から出力される位相差
分から減算して位相差分の推定値を出力する第２の加算
器と、 該位相差分の推定値を入力し、該推定値に最も近い標準
位相差分を判定し前記復調出力として出力する判定回路
と、 を備えたバースト信号の位相検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020687A JP2785165B2 (ja) | 1992-01-10 | 1992-01-10 | バースト信号の位相検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020687A JP2785165B2 (ja) | 1992-01-10 | 1992-01-10 | バースト信号の位相検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191465A true JPH05191465A (ja) | 1993-07-30 |
| JP2785165B2 JP2785165B2 (ja) | 1998-08-13 |
Family
ID=12034078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4020687A Expired - Lifetime JP2785165B2 (ja) | 1992-01-10 | 1992-01-10 | バースト信号の位相検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785165B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169448B1 (en) | 1995-11-28 | 2001-01-02 | Sanyo Electric Co., Ltd. | Digital demodulator |
| JP2002090400A (ja) * | 2000-07-11 | 2002-03-27 | Rohde & Schwarz Gmbh & Co Kg | ディジタル信号の周波数を評価するための方法およびデバイス |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3399003B2 (ja) | 1993-03-04 | 2003-04-21 | 株式会社デンソー | ディジタル携帯電話における復調装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263937A (ja) * | 1990-03-14 | 1991-11-25 | Kokusai Electric Co Ltd | 時分割多重通信用自動周波数制御回路 |
| JPH03274844A (ja) * | 1990-03-24 | 1991-12-05 | Japan Radio Co Ltd | Ｐｓｋ変調信号の遅延検波回路 |
-
1992
- 1992-01-10 JP JP4020687A patent/JP2785165B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263937A (ja) * | 1990-03-14 | 1991-11-25 | Kokusai Electric Co Ltd | 時分割多重通信用自動周波数制御回路 |
| JPH03274844A (ja) * | 1990-03-24 | 1991-12-05 | Japan Radio Co Ltd | Ｐｓｋ変調信号の遅延検波回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169448B1 (en) | 1995-11-28 | 2001-01-02 | Sanyo Electric Co., Ltd. | Digital demodulator |
| US6204726B1 (en) | 1995-11-28 | 2001-03-20 | Sanyo Electric Co., Ltd. | Digital demodulator |
| USRE38932E1 (en) * | 1995-11-28 | 2006-01-10 | Sanyo Electric Co., Ltd. | Digital demodulator |
| JP2002090400A (ja) * | 2000-07-11 | 2002-03-27 | Rohde & Schwarz Gmbh & Co Kg | ディジタル信号の周波数を評価するための方法およびデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2785165B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5400366A (en) | Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same | |
| US6490010B1 (en) | AFC circuit, carrier recovery circuit and receiver device capable of regenerating a carrier reliably even at the time of low C/N ratio | |
| US5343497A (en) | Method and device for the synchronization between a base radio station and a mobile radio station in a digital radiomobile system | |
| EP0812079B1 (en) | Synchronizing apparatus | |
| EP2309692B1 (en) | Fast and accurate frame synchronization in FSK based receivers | |
| US5235622A (en) | Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop | |
| JPH08223236A (ja) | 受信装置及び送受信装置 | |
| US5475705A (en) | Demodulator for Manchester-coded FM signals | |
| JP3743629B2 (ja) | 正確にバーストの位置を特定できかつ再生搬送波の周波数誤差の小さな無線通信端末 | |
| JPH08251243A (ja) | 復調方法及び復調装置 | |
| EP0102662A2 (en) | Non-PLL concurrent carrier and clock synchronization | |
| JPH05191465A (ja) | バースト信号の位相検波回路 | |
| US6366574B1 (en) | Method and device for recovering synchronization on a signal transmitted to a mobile-telephone receiver | |
| US5832039A (en) | Data processing circuit | |
| JP3783853B2 (ja) | Ｆｓｋ復調信号の中心レベル検出補正回路 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| US11310027B2 (en) | Method of date-stamping telemetry signals | |
| EP0594246B1 (en) | Data processing circuit | |
| JPH118659A (ja) | クロックタイミング再生方法および回路 | |
| JP3669790B2 (ja) | ４値ｆｓｋ復調回路 | |
| JP3086144B2 (ja) | バースト復調器 | |
| KR100212065B1 (ko) | 에이엠피에스시스템에서의 에프엠 디지털 데이터 복조를 위한 심볼동기회로 | |
| JP2003229920A (ja) | Ｆｓｋ復調信号の中心レベル検出補正回路 | |
| JPH1041994A (ja) | 同期判定回路 | |
| JP2977456B2 (ja) | 多相ｐｓｋ信号復号装置 |