JPH05189370A - マルチポートメモリ - Google Patents
マルチポートメモリInfo
- Publication number
- JPH05189370A JPH05189370A JP4003666A JP366692A JPH05189370A JP H05189370 A JPH05189370 A JP H05189370A JP 4003666 A JP4003666 A JP 4003666A JP 366692 A JP366692 A JP 366692A JP H05189370 A JPH05189370 A JP H05189370A
- Authority
- JP
- Japan
- Prior art keywords
- serial
- data transfer
- access memory
- sam
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】大量のシーケンシャルなデータのアクセスを行
う際に、外部にＳＡＭ部のポインタの位置の認識手段
（例えばカウンタ）を設けること無く、マルチポートメ
モリ内で自動的にシリアルデータ転送を行う。 【構成】ＲＡＭ部とＳＡＭ部を複数有するマルチポート
メモリにおいて、シリアルアスセスポート部のポインタ
がＳＡＭ部の最後のデータを指しているときのシリアル
アクセス後、ＲＡＭ部からＳＡＭ部、あるいはＳＡＭ部
からＲＡＭ部へのシリアルデータ転送を外部から命令を
与えること無く内部で自動的に行う手段を設け、マルチ
ポートメモリが自動データ転送中であることを外部に知
らせる手段を設ける。
う際に、外部にＳＡＭ部のポインタの位置の認識手段
（例えばカウンタ）を設けること無く、マルチポートメ
モリ内で自動的にシリアルデータ転送を行う。 【構成】ＲＡＭ部とＳＡＭ部を複数有するマルチポート
メモリにおいて、シリアルアスセスポート部のポインタ
がＳＡＭ部の最後のデータを指しているときのシリアル
アクセス後、ＲＡＭ部からＳＡＭ部、あるいはＳＡＭ部
からＲＡＭ部へのシリアルデータ転送を外部から命令を
与えること無く内部で自動的に行う手段を設け、マルチ
ポートメモリが自動データ転送中であることを外部に知
らせる手段を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、マルチポートメモリに
おける、シリアルアクセスメモリ部（以下ＳＡＭ部と記
す）、ランダムアクセスメモリ部（以下ＲＡＭ部と記
す）間のシリアルデータ転送方法に関する。
おける、シリアルアクセスメモリ部（以下ＳＡＭ部と記
す）、ランダムアクセスメモリ部（以下ＲＡＭ部と記
す）間のシリアルデータ転送方法に関する。
【０００２】
【従来の技術】従来のマルチポートメモリでは、例え
ば、図２のようにＲＡＭ部、ＳＡＭ部が有り、相互にデ
ータを転送することができるようになっている。一般に
マルチポートメモリを、表示メモリあるいは通信用メモ
リに用いた場合、表示への読み出しや通信のデータ転送
時にはシーケンシャルなアクセスが行われる。そのた
め、シーケンシャルなアクセスを行うときに、データ
を、ＳＡＭ部に転送してアクセスすることにより、ＲＡ
Ｍ部、ＳＡＭ部間のシリアルデータ転送に要する時間以
外の残りの機関は全てマルチポートのＲＡＭ部へのアク
セスに用いることができる。特に表示メモリ、通信メモ
リに用いた場合には、ＳＡＭ部からデータの読み出しを
行い、ＲＡＭ部へＣＰＵなどの上位プロセサなどからデ
ータを書き込むことができ、表示系、通信系の高速化が
図れる。
ば、図２のようにＲＡＭ部、ＳＡＭ部が有り、相互にデ
ータを転送することができるようになっている。一般に
マルチポートメモリを、表示メモリあるいは通信用メモ
リに用いた場合、表示への読み出しや通信のデータ転送
時にはシーケンシャルなアクセスが行われる。そのた
め、シーケンシャルなアクセスを行うときに、データ
を、ＳＡＭ部に転送してアクセスすることにより、ＲＡ
Ｍ部、ＳＡＭ部間のシリアルデータ転送に要する時間以
外の残りの機関は全てマルチポートのＲＡＭ部へのアク
セスに用いることができる。特に表示メモリ、通信メモ
リに用いた場合には、ＳＡＭ部からデータの読み出しを
行い、ＲＡＭ部へＣＰＵなどの上位プロセサなどからデ
ータを書き込むことができ、表示系、通信系の高速化が
図れる。
【０００３】図２において、２０１はＲＡＭ部、２０２
はＳＡＭ部である。ＲＡＭ部…２０１は２のｍ乗（ｍは
自然数）本のロウ…２０３と各ロウ…２０３について２
のｎ乗（ｎは自然数）ビットのカラム…２０４によって
構成され、計２の（ｍ＋ｎ）乗個のメモリセルから成
る。（ただし、通常はｍ＝ｎである。）ＳＡＭ部…２０
２は１つのロウ…２０３分ビット数（カラム…２０４の
ビット数＝２のｎ乗ビット）を収容できる容量を持つ。
シリアルデータ転送とはＲＡＭ部…２０１の特定のロウ
…２０３のデータをＳＡＭ部…２０２へ、あるいはＳＡ
Ｍ部…２０２のデータをＲＡＭ部…２０１の特定のロウ
…２０３へ転送することをいう。
はＳＡＭ部である。ＲＡＭ部…２０１は２のｍ乗（ｍは
自然数）本のロウ…２０３と各ロウ…２０３について２
のｎ乗（ｎは自然数）ビットのカラム…２０４によって
構成され、計２の（ｍ＋ｎ）乗個のメモリセルから成
る。（ただし、通常はｍ＝ｎである。）ＳＡＭ部…２０
２は１つのロウ…２０３分ビット数（カラム…２０４の
ビット数＝２のｎ乗ビット）を収容できる容量を持つ。
シリアルデータ転送とはＲＡＭ部…２０１の特定のロウ
…２０３のデータをＳＡＭ部…２０２へ、あるいはＳＡ
Ｍ部…２０２のデータをＲＡＭ部…２０１の特定のロウ
…２０３へ転送することをいう。
【０００４】具体的には、例えばＳＡＭ部…２０２から
シーケンシャルに読み出しを行う場合、マルチポートメ
モリに読み出し位置を与えるため、アドレス線…２１１
により、特定のロウ…２０５（ｉ番目）を指定し、次に
シーケンシャルな読みだしを始めるカラム位置…２０６
を指定し、アクセス制御信号（ＡＣＳ）…２０８により
データ転送のタイミングを与えると、ｉ番目のロウ…２
０５の内容が図中の矢印…２０７のように全てＳＡＭ部
…２０２に転送され、その後シリアルリードクロック
（ＳＲＣＫ）…２１２でクロックパルスを与えてやるこ
とによりｊ番目のカラム位置からシーケンシャルにデー
タが読み出し、読み出しデータパス…２０９に出力され
る。
シーケンシャルに読み出しを行う場合、マルチポートメ
モリに読み出し位置を与えるため、アドレス線…２１１
により、特定のロウ…２０５（ｉ番目）を指定し、次に
シーケンシャルな読みだしを始めるカラム位置…２０６
を指定し、アクセス制御信号（ＡＣＳ）…２０８により
データ転送のタイミングを与えると、ｉ番目のロウ…２
０５の内容が図中の矢印…２０７のように全てＳＡＭ部
…２０２に転送され、その後シリアルリードクロック
（ＳＲＣＫ）…２１２でクロックパルスを与えてやるこ
とによりｊ番目のカラム位置からシーケンシャルにデー
タが読み出し、読み出しデータパス…２０９に出力され
る。
【０００５】逆に書き込みを行う場合には、マルチポー
トメモリに書き込み位置を与えるため、アドレス線…２
１１により、特定のロウ…２０５（ｉ番目）を指定し、
次にシーケンシャルな書き込みを始めるカラム位置…２
０６を指定し、アクセス制御信号（ＡＣＳ）…２０８に
よりデータ転送のタイミングを与えると、ｉ番目のロウ
…２０５の内容が図中の矢印…２０７のように全てＳＡ
Ｍ部…２０２に転送され、その後シリアルリードクロッ
ク（ＳＲＣＫ）…２１２でクロックパルスを与えてや
り、データパス…２０９からデータを与えることによ
り、ｊ番目のカラム位置からシーケンシャルにデータが
書き込みができ、書き込み終了、あるいはＳＡＭ部が満
杯に成った場合に、アドレス線…２１１により、特定の
ロウ…２０５（ｉ番目）を指定し、アクセス制御信号
（ＡＣＳ）…２０８によりデータ転送のタイミングを与
え、ＳＡＭ部…２０２からｉ番目のロウ…２０５へデー
タを転送し格納する。
トメモリに書き込み位置を与えるため、アドレス線…２
１１により、特定のロウ…２０５（ｉ番目）を指定し、
次にシーケンシャルな書き込みを始めるカラム位置…２
０６を指定し、アクセス制御信号（ＡＣＳ）…２０８に
よりデータ転送のタイミングを与えると、ｉ番目のロウ
…２０５の内容が図中の矢印…２０７のように全てＳＡ
Ｍ部…２０２に転送され、その後シリアルリードクロッ
ク（ＳＲＣＫ）…２１２でクロックパルスを与えてや
り、データパス…２０９からデータを与えることによ
り、ｊ番目のカラム位置からシーケンシャルにデータが
書き込みができ、書き込み終了、あるいはＳＡＭ部が満
杯に成った場合に、アドレス線…２１１により、特定の
ロウ…２０５（ｉ番目）を指定し、アクセス制御信号
（ＡＣＳ）…２０８によりデータ転送のタイミングを与
え、ＳＡＭ部…２０２からｉ番目のロウ…２０５へデー
タを転送し格納する。
【０００６】また、ＳＡＭ部のポインタを移動するに
は、再度シリアルデータ転送を行う必要があった。
は、再度シリアルデータ転送を行う必要があった。
【０００７】
【発明が解決しようとする課題】上記従来技術では大量
のシーケンシャルなデータのアクセスに関する配慮がさ
れておらず、マルチポートメモリのＳＡＭ部内のポイン
タが最後尾に達したことを認識する手段（例えば、カウ
ンタ）を外部回路に設ける必要があった。
のシーケンシャルなデータのアクセスに関する配慮がさ
れておらず、マルチポートメモリのＳＡＭ部内のポイン
タが最後尾に達したことを認識する手段（例えば、カウ
ンタ）を外部回路に設ける必要があった。
【０００８】また、上記従来技術では、シリアルリード
／ライトアクセスに比べシリアルデータ転送に要する時
間が長いにも係わらず、通信系のメモリに用いた場合の
再送要求などのポインタを逆方向に移動することに関す
る配慮がされておらないため、ＳＡＭ部に目的のロウの
データがある場合でも、シリアルデータ転送を行う必要
があった。
／ライトアクセスに比べシリアルデータ転送に要する時
間が長いにも係わらず、通信系のメモリに用いた場合の
再送要求などのポインタを逆方向に移動することに関す
る配慮がされておらないため、ＳＡＭ部に目的のロウの
データがある場合でも、シリアルデータ転送を行う必要
があった。
【０００９】本発明の目的は、外部にＳＡＭ部のポイン
タの位置の認識手段（例えばカウンタ）を設けること無
く、マルチポートメモリ内で自動的にシリアルデータ転
送を行うことにある。
タの位置の認識手段（例えばカウンタ）を設けること無
く、マルチポートメモリ内で自動的にシリアルデータ転
送を行うことにある。
【００１０】また、本発明の別の目的は、短時間でＳＡ
Ｍ部のポインタの移動を行うことにある。
Ｍ部のポインタの移動を行うことにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、ＲＡＭ部とＳＡＭ部を有するマルチポートメモリに
おいて、シリアルアスセスポート部のポインタがＳＡＭ
部の最後のデータを指しているときのシリアルアクセス
後、ＲＡＭ部からＳＡＭ部、あるいはＳＡＭ部からＲＡ
Ｍ部へのシリアルデータ転送を外部から命令を与えるこ
と無く内部で自動的に行う手段を設ける。
に、ＲＡＭ部とＳＡＭ部を有するマルチポートメモリに
おいて、シリアルアスセスポート部のポインタがＳＡＭ
部の最後のデータを指しているときのシリアルアクセス
後、ＲＡＭ部からＳＡＭ部、あるいはＳＡＭ部からＲＡ
Ｍ部へのシリアルデータ転送を外部から命令を与えるこ
と無く内部で自動的に行う手段を設ける。
【００１２】また、上記目的を達成するために、１また
は複数のＲＡＭ部と１または複数のＳＡＭ部を有するマ
ルチポートメモリにおいて、上記ＲＡＭ部からＳＡＭ
部、あるいはＳＡＭ部からＲＡＭ部への自動シリアルデ
ータ転送を行う際に、どのＲＡＭ部からどのＳＡＭ部
へ、あるいはどのＳＡＭ部からどのＲＡＭ部へのシリア
ルデータ転送を行うかを設定する自動データ転送方法設
定手段を設ける。
は複数のＲＡＭ部と１または複数のＳＡＭ部を有するマ
ルチポートメモリにおいて、上記ＲＡＭ部からＳＡＭ
部、あるいはＳＡＭ部からＲＡＭ部への自動シリアルデ
ータ転送を行う際に、どのＲＡＭ部からどのＳＡＭ部
へ、あるいはどのＳＡＭ部からどのＲＡＭ部へのシリア
ルデータ転送を行うかを設定する自動データ転送方法設
定手段を設ける。
【００１３】また、上記目的を達成するために、マルチ
ポートメモリが自動データ転送中であることを外部に知
らせる手段を設ける。
ポートメモリが自動データ転送中であることを外部に知
らせる手段を設ける。
【００１４】また、上記目的を達成するために、マルチ
ポートメモリがシリアルデータ転送を行わないで、ＳＡ
Ｍ部のポインタを移動する手段を設ける。
ポートメモリがシリアルデータ転送を行わないで、ＳＡ
Ｍ部のポインタを移動する手段を設ける。
【００１５】
【作用】上記ＲＡＭ部とＳＡＭ部を複数有するマルチポ
ートメモリにおいて、シリアルアスセスポート部のポイ
ンタがＳＡＭ部の最後のデータを指しているときのシリ
アルアクセス後、ＲＡＭ部からＳＡＭ部、あるいはＳＡ
Ｍ部からＲＡＭ部へのシリアルデータ転送を外部から命
令を与えること無く内部で自動的に行う手段は、従来の
マルチポートメモリアクセス制御信号によるシリアルデ
ータ転送とは別に、マルチポートメモリのＳＡＭ部ポイ
ンタの位置を常に監視し、ＳＡＭ部内のポインタが最後
尾に達した場合に、マルチポートメモリ内のシリアルデ
ータ転送シーケンス回路を起動し、ＳＡＭ部、ＲＡＭ部
間の転送を行う。
ートメモリにおいて、シリアルアスセスポート部のポイ
ンタがＳＡＭ部の最後のデータを指しているときのシリ
アルアクセス後、ＲＡＭ部からＳＡＭ部、あるいはＳＡ
Ｍ部からＲＡＭ部へのシリアルデータ転送を外部から命
令を与えること無く内部で自動的に行う手段は、従来の
マルチポートメモリアクセス制御信号によるシリアルデ
ータ転送とは別に、マルチポートメモリのＳＡＭ部ポイ
ンタの位置を常に監視し、ＳＡＭ部内のポインタが最後
尾に達した場合に、マルチポートメモリ内のシリアルデ
ータ転送シーケンス回路を起動し、ＳＡＭ部、ＲＡＭ部
間の転送を行う。
【００１６】また、上記目的を達成するために、自動デ
ータ転送方法設定手段は、１つのマルチポートメモリ内
の１または複数のプレーンの各々において、上記ＲＡＭ
部からＳＡＭ部、あるいはＳＡＭ部からＲＡＭ部への自
動シリアルデータ転送を行う際に、どのＲＡＭ部からど
のＳＡＭ部へ、あるいはどのＳＡＭ部からどのＲＡＭ部
へのシリアルデータ転送を行うかを設定するようにす
る。
ータ転送方法設定手段は、１つのマルチポートメモリ内
の１または複数のプレーンの各々において、上記ＲＡＭ
部からＳＡＭ部、あるいはＳＡＭ部からＲＡＭ部への自
動シリアルデータ転送を行う際に、どのＲＡＭ部からど
のＳＡＭ部へ、あるいはどのＳＡＭ部からどのＲＡＭ部
へのシリアルデータ転送を行うかを設定するようにす
る。
【００１７】また、上記マルチポートメモリが自動デー
タ転送中であることを外部に知らせる手段は、マルチポ
ートメモリ内の自動データ転送と、外部からＲＡＭ部、
ＳＡＭ部へのリード／ライトアクセスをウェイトするよ
う報告する。
タ転送中であることを外部に知らせる手段は、マルチポ
ートメモリ内の自動データ転送と、外部からＲＡＭ部、
ＳＡＭ部へのリード／ライトアクセスをウェイトするよ
う報告する。
【００１８】また、上記マルチポートメモリがシリアル
データ転送を行わないで、ＳＡＭ部のポインタを移動す
る手段は、通常のシリアル転送より短時間でＳＡＭ部の
ポインタの移動を行い、マルチポートメモリのアクセス
効率を上げる。
データ転送を行わないで、ＳＡＭ部のポインタを移動す
る手段は、通常のシリアル転送より短時間でＳＡＭ部の
ポインタの移動を行い、マルチポートメモリのアクセス
効率を上げる。
【００１９】
【実施例】図１に本発明の簡単な１実施例を示す。
【００２０】クロックジェネレータ…１０１は、ＲＡ
Ｓ、ＣＡＳの入力により、内部クロックの生成を行う。
リフレッシュカウンタ…１０２は次にリフレッシュ動作
を行うロウアドレスを記憶している。ライトコントロー
ル…１０８、転送コントロール…１０９は、ＭＥ／Ｗ
Ｅ、ＴＲ／ＯＥ信号により制御する。アドレスバッファ
…１０３、入出力バッファ…１０６、シリアル入出力バ
ッファ…１０７はアドレス、データなどの外部からの入
出力信号をバッファリングする。メモリはＲＡＭ部…１
０４、ＳＡＭ部…１０５に別れている。本マルチポート
メモリは１プレーン上でＲＡＭ部…１０４、ＳＡＭ部…
１０５が１つずつ１対１対応している４プレーン構成の
マルチポートメモリである。よってここで行われるデー
タ転送は１プレーン上のＲＡＭ部…１０４、ＳＡＭ部…
１０５間で行われるシリアルリード転送かまたはシリア
ルライト転送である。
Ｓ、ＣＡＳの入力により、内部クロックの生成を行う。
リフレッシュカウンタ…１０２は次にリフレッシュ動作
を行うロウアドレスを記憶している。ライトコントロー
ル…１０８、転送コントロール…１０９は、ＭＥ／Ｗ
Ｅ、ＴＲ／ＯＥ信号により制御する。アドレスバッファ
…１０３、入出力バッファ…１０６、シリアル入出力バ
ッファ…１０７はアドレス、データなどの外部からの入
出力信号をバッファリングする。メモリはＲＡＭ部…１
０４、ＳＡＭ部…１０５に別れている。本マルチポート
メモリは１プレーン上でＲＡＭ部…１０４、ＳＡＭ部…
１０５が１つずつ１対１対応している４プレーン構成の
マルチポートメモリである。よってここで行われるデー
タ転送は１プレーン上のＲＡＭ部…１０４、ＳＡＭ部…
１０５間で行われるシリアルリード転送かまたはシリア
ルライト転送である。
【００２１】ここで、従来例で説明した通常のデータ転
送を行うときには、ＲＡＳ、ＣＡＳ、ＴＲ／ＯＥ信号及
び、アドレス信号により、転送コントロール…１０９を
起動する。具体的には、図４で示すようなタイミングに
より転送コントロール…１０９を起動する。Ｔ０ステー
ジでロウアドレスをアサートする。Ｔ１ステージでＴＲ
／ＯＥ信号をアサートする。Ｔ２ステージでＲＡＳ信号
をアサートする。Ｔ３ステージでアドレスをロウアドレ
スからカラムアドレスに切り換える。Ｔ４ステージでＣ
ＡＳ信号をアサートする。Ｔ５ステージでデータ転送を
行う。Ｔ６ステージで各信号をニゲートする。外部から
転送コントロール…１０９を起動するには常にＳＡＭ部
…１０５内のポインタを記憶して監視する必要がある。
上記データ転送を自動で行うためにポインタチェック…
１１１を新たに設ける。ポインタチェック…１１１にお
いてポインタがＳＡＭ部の最後まで達したことを検知す
るとロウアドレス記憶手段、インクリメンタ…１１０の
アドレス値を用いて転送コントロール…１０９を起動す
る。ロウアドレス記憶手段、インクリメンタ…１１０に
は、次にデータ転送すべきアドレスが記憶されており、
データ転送が終了後ただちにインクリメントされる。従
来例で説明した通常のデータ転送を行うときには、ロウ
アドレスが転送するアドレス、カラムアドレスがポイン
タの位置となるが上記自動データ転送のときは上記ロウ
アドレス記憶手段、インクリメンタ…１１０のアドレス
値が転送するアドレスとなり、ポインタの位置は０とな
る。又、自動データ転送中は外部からのリードライトア
クセスができないので、転送コントロール…１０９より
ＢＵＳＹ信号を出力する。
送を行うときには、ＲＡＳ、ＣＡＳ、ＴＲ／ＯＥ信号及
び、アドレス信号により、転送コントロール…１０９を
起動する。具体的には、図４で示すようなタイミングに
より転送コントロール…１０９を起動する。Ｔ０ステー
ジでロウアドレスをアサートする。Ｔ１ステージでＴＲ
／ＯＥ信号をアサートする。Ｔ２ステージでＲＡＳ信号
をアサートする。Ｔ３ステージでアドレスをロウアドレ
スからカラムアドレスに切り換える。Ｔ４ステージでＣ
ＡＳ信号をアサートする。Ｔ５ステージでデータ転送を
行う。Ｔ６ステージで各信号をニゲートする。外部から
転送コントロール…１０９を起動するには常にＳＡＭ部
…１０５内のポインタを記憶して監視する必要がある。
上記データ転送を自動で行うためにポインタチェック…
１１１を新たに設ける。ポインタチェック…１１１にお
いてポインタがＳＡＭ部の最後まで達したことを検知す
るとロウアドレス記憶手段、インクリメンタ…１１０の
アドレス値を用いて転送コントロール…１０９を起動す
る。ロウアドレス記憶手段、インクリメンタ…１１０に
は、次にデータ転送すべきアドレスが記憶されており、
データ転送が終了後ただちにインクリメントされる。従
来例で説明した通常のデータ転送を行うときには、ロウ
アドレスが転送するアドレス、カラムアドレスがポイン
タの位置となるが上記自動データ転送のときは上記ロウ
アドレス記憶手段、インクリメンタ…１１０のアドレス
値が転送するアドレスとなり、ポインタの位置は０とな
る。又、自動データ転送中は外部からのリードライトア
クセスができないので、転送コントロール…１０９より
ＢＵＳＹ信号を出力する。
【００２２】ここで自動データ転送方法設定手段とし
て、前述のようにシリアルリードデータ転送か、シリア
ルライトデータ転送かの２種類のデータ転送が考えら
れ、どちらを行うか設定するために、転送コントロール
…１０９にＲ／Ｗ信号を設け、シリアルリードデータ転
送か、シリアルライトデータ転送かを判定する。上記の
ように自動データ転送をリード転送したいのかライト転
送したいのか予め設定する必要がある。
て、前述のようにシリアルリードデータ転送か、シリア
ルライトデータ転送かの２種類のデータ転送が考えら
れ、どちらを行うか設定するために、転送コントロール
…１０９にＲ／Ｗ信号を設け、シリアルリードデータ転
送か、シリアルライトデータ転送かを判定する。上記の
ように自動データ転送をリード転送したいのかライト転
送したいのか予め設定する必要がある。
【００２３】また、本実施例では、自動データ転送方法
設定手段としてＲ／Ｗ信号を設けることによって行った
が１プレーン上にＲＡＭ部…１０４が１または複数、Ｓ
ＡＭ部…１０５が１または複数存在する構成の場合、一
般にデータ転送の種類が上記シリアルリードデータ転送
か、シリアルライトデータ転送の２種類より多くなる。
図６のようにＲＡＭ部…１０４が１つ、ＳＡＭ部…１０
５が２つ存在する場合は、シリアルリードデータ転送、
シリアルライトデータ転送が２種類ずつ、計４種類のデ
ータ転送が存在する。この場合は、データ転送に番号を
付け、転送コントロール…１０９にＲ／Ｗ信号の代わり
に２本の入力信号を設け２進数で０から３の区別を付け
どのデータ転送を行うか設定できるようにしてもよい。
また、１プレーン上にＲＡＭ部…１０４、ＳＡＭ部…１
０５がより多数存在し、データ転送の種類が多い場合
は、上記のように、入力ピンによりデータ転送の種類を
設定するのではなく、転送コントロール…１０９にデー
タ転送の種類を記憶する手段（メモリ、あるいはレジス
タ）を設け、上記自動データ転送方法設定記憶手段にデ
ータ転送の種類を設定してもよい。
設定手段としてＲ／Ｗ信号を設けることによって行った
が１プレーン上にＲＡＭ部…１０４が１または複数、Ｓ
ＡＭ部…１０５が１または複数存在する構成の場合、一
般にデータ転送の種類が上記シリアルリードデータ転送
か、シリアルライトデータ転送の２種類より多くなる。
図６のようにＲＡＭ部…１０４が１つ、ＳＡＭ部…１０
５が２つ存在する場合は、シリアルリードデータ転送、
シリアルライトデータ転送が２種類ずつ、計４種類のデ
ータ転送が存在する。この場合は、データ転送に番号を
付け、転送コントロール…１０９にＲ／Ｗ信号の代わり
に２本の入力信号を設け２進数で０から３の区別を付け
どのデータ転送を行うか設定できるようにしてもよい。
また、１プレーン上にＲＡＭ部…１０４、ＳＡＭ部…１
０５がより多数存在し、データ転送の種類が多い場合
は、上記のように、入力ピンによりデータ転送の種類を
設定するのではなく、転送コントロール…１０９にデー
タ転送の種類を記憶する手段（メモリ、あるいはレジス
タ）を設け、上記自動データ転送方法設定記憶手段にデ
ータ転送の種類を設定してもよい。
【００２４】本実施例によれば、メモリ内にポインタチ
ェック機能を設けたことにより外部にマルチポートメモ
リのポインタを監視する手段を持つ必要がなくなり、転
送コントロールにＲ／Ｗ信号を設けたことにより自動的
にシリアルリードデータ転送か、シリアルライトデータ
転送かを行なうという効果がある。
ェック機能を設けたことにより外部にマルチポートメモ
リのポインタを監視する手段を持つ必要がなくなり、転
送コントロールにＲ／Ｗ信号を設けたことにより自動的
にシリアルリードデータ転送か、シリアルライトデータ
転送かを行なうという効果がある。
【００２５】第３図に本発明の別の実施例を示す。
【００２６】クロックジェネレータ…１０１、リフレッ
シュカウンタ…１０２、ライトコントロール…１０８、
転送コントロール…１０９、アドレスバッファ…１０
３、入出力バッファ…１０６、シリアル入出力バッファ
…１０７、ＲＡＭ部…１０４、ＳＡＭ部…１０５、ポイ
ンタチェック…１１１、ロウアドレス記憶手段、インク
リメンタ…１１０は上記実施例と同様に動作する。
シュカウンタ…１０２、ライトコントロール…１０８、
転送コントロール…１０９、アドレスバッファ…１０
３、入出力バッファ…１０６、シリアル入出力バッファ
…１０７、ＲＡＭ部…１０４、ＳＡＭ部…１０５、ポイ
ンタチェック…１１１、ロウアドレス記憶手段、インク
リメンタ…１１０は上記実施例と同様に動作する。
【００２７】ここでＳＡＭ部内のポインタを前後させる
ために、新たにポインタ制御手段…１１２を設ける。外
部からの制御信号とアドレスの入力によりＳＡＭ部…１
０５内のポインタを移動することができる。この時のア
ドレスはポインタの位置を示すだけでよいので、カラム
アドレスだけ入力することで実現できる。従来の技術で
は再びデータ転送をする必要があり、図４に示すように
ロウアドレス、カラムアドレスを入力する必要があった
が、本発明によりカラムアドレスだけ入力することで実
現でき、短い時間でポインタを移動することができる。
具体的には、図５で示すようなタイミングにより転送コ
ントロール…１０９を起動する。Ｔ０ステージでカラム
アドレスをアサートする。Ｔ１ステージでポインタコン
トロール信号をアサートする。Ｔ２ステージでＣＡＳ信
号をアサートする。Ｔ３ステージでポインタの移動を行
う。Ｔ４ステージで各信号をニゲートする。
ために、新たにポインタ制御手段…１１２を設ける。外
部からの制御信号とアドレスの入力によりＳＡＭ部…１
０５内のポインタを移動することができる。この時のア
ドレスはポインタの位置を示すだけでよいので、カラム
アドレスだけ入力することで実現できる。従来の技術で
は再びデータ転送をする必要があり、図４に示すように
ロウアドレス、カラムアドレスを入力する必要があった
が、本発明によりカラムアドレスだけ入力することで実
現でき、短い時間でポインタを移動することができる。
具体的には、図５で示すようなタイミングにより転送コ
ントロール…１０９を起動する。Ｔ０ステージでカラム
アドレスをアサートする。Ｔ１ステージでポインタコン
トロール信号をアサートする。Ｔ２ステージでＣＡＳ信
号をアサートする。Ｔ３ステージでポインタの移動を行
う。Ｔ４ステージで各信号をニゲートする。
【００２８】本実施例によればシリアルポート内でポイ
ンタを移動する際に、通常のデータ転送を行なうより高
速にポインタの移動を行なうことができるという効果が
ある。
ンタを移動する際に、通常のデータ転送を行なうより高
速にポインタの移動を行なうことができるという効果が
ある。
【００２９】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下の効果を奏する。
ているので、以下の効果を奏する。
【００３０】ポインタチェック機能を設けたことにより
外部にマルチポートメモリのポインタを監視する手段を
持つ必要がなく、ロウアドレス記憶手段、インクリメン
ト機能を設けたことにより外部にマルチポートメモリの
ＳＡＭ部に転送されているロウアドレス値を記憶してお
く手段を持つ必要がないという効果がある。
外部にマルチポートメモリのポインタを監視する手段を
持つ必要がなく、ロウアドレス記憶手段、インクリメン
ト機能を設けたことにより外部にマルチポートメモリの
ＳＡＭ部に転送されているロウアドレス値を記憶してお
く手段を持つ必要がないという効果がある。
【００３１】自動データ転送方法設定手段を設けたこと
により、１つのマルチポートメモリ内の１または複数の
プレーンの各々において、上記ＲＡＭ部からＳＡＭ部、
あるいはＳＡＭ部からＲＡＭ部への自動シリアルデータ
転送を行う際に、どのＲＡＭ部からどのＳＡＭ部へ、あ
るいはどのＳＡＭ部からどのＲＡＭ部へのシリアルデー
タ転送を行うかを設定することができるという効果があ
る。
により、１つのマルチポートメモリ内の１または複数の
プレーンの各々において、上記ＲＡＭ部からＳＡＭ部、
あるいはＳＡＭ部からＲＡＭ部への自動シリアルデータ
転送を行う際に、どのＲＡＭ部からどのＳＡＭ部へ、あ
るいはどのＳＡＭ部からどのＲＡＭ部へのシリアルデー
タ転送を行うかを設定することができるという効果があ
る。
【００３２】ポインタ制御手段を設けたことにより外部
からの制御信号とアドレスの入力によりＳＡＭ部内のポ
ンイタを移動することができるという効果がある。
からの制御信号とアドレスの入力によりＳＡＭ部内のポ
ンイタを移動することができるという効果がある。
【図１】実施例の概略図である。
【図２】従来技術の概略図である。
【図３】その他の実施例の概略図である。
【図４】データ転送のタイミング図である。
【図５】ポインタ移動のタイミング図である。
【図６】ＳＡＭ部複数時の実施例の概略図である。
１０１…クロックジェネレータ、 １０２…リフレッシュカウンタ、 １０３…アドレスバッファ、 １０４…ＲＡＭ部、 １０５…ＳＡＭ部、 １０６…入出力バッファ、 １０７…シリアル入出力バッファ、 １０８…ライトコントロール、 １０９…転送コントロール、 １１０…ロウアドレス記憶手段、インクリメンタ、 １１１…ポインタチェック、 １１２…ポインタ制御手段、 ２０１…ＲＡＭ部、 ２０２…ＳＡＭ部、 ２０３…ロウ、 ２０４…カラム、 ２０５…特定のロウ、 ２０６…シーケンシャルな読みだしを始めるカラム位
置、 ２０７…矢印、 ２０８…アクセス制御信号（ＡＣＳ）、 ２０９…シリアルデータバス、 ２１０…データバス、 ２１１…アドレス線、 ２１２…シリアルリードクロック（ＳＲＣＫ）。
置、 ２０７…矢印、 ２０８…アクセス制御信号（ＡＣＳ）、 ２０９…シリアルデータバス、 ２１０…データバス、 ２１１…アドレス線、 ２１２…シリアルリードクロック（ＳＲＣＫ）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大西 勝善 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 渡部 謙 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 平畑 健児 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内
Claims (7)
- 【請求項１】ランダムアクセスメモリ部とシリアルアク
セスメモリ部を有するマルチポートメモリにおいて、シ
リアルアクセスポート部のポインタがシリアルアクセス
メモリ部の最後のデータを指しているときのシリアルア
クセス後、ランダムアクセスメモリ部からシリアルアク
セスメモリ部、あるいはシリアルアクセスメモリ部から
ランダムアクセスメモリ部へのシリアルデータ転送を外
部から命令を与えること無く内部で自動的に行うことを
特徴とするマルチポートメモリ。 - 【請求項２】請求項１のマルチポートメモリにおいて、
１つのランダムアクセスメモリ部と１つのシリアルアク
セスメモリ部の組み合わせが１対１に対応しており、上
記組み合わせを１または複数のプレーン分有することを
特徴とするマルチポートメモリ。 - 【請求項３】請求項１のマルチポートメモリにおいて、
１つのランダムアクセスメモリ部と複数のシリアルアク
セスメモリ部の組み合わせが１対多に対応しており、上
記組み合わせを１または複数のプレーン分有し、自動デ
ータ転送を行うランダムアクセスメモリ部とシリアルア
クセスメモリ部間の対応を設定する手段を有することを
特徴とするマルチポートメモリ。 - 【請求項４】請求項１のマルチポートメモリにおいて、
複数のランダムアクセスメモリ部と１つのシリアルアク
セスメモリ部の組み合わせが多対１に対応しており、上
記組み合わせを１または複数のプレーン分有し、自動デ
ータ転送を行うランダムアクセスメモリ部とシリアルア
クセスメモリ部間の対応を設定する手段を有することを
特徴とするマルチポートメモリ。 - 【請求項５】請求項１のマルチポートメモリにおいて、
複数のランダムアクセスメモリ部と複数のシリアルアク
セスメモリ部の組み合わせが多対多に対応しており、上
記組み合わせを１または複数のプレーン分有し、自動デ
ータ転送を行うランダムアクセスメモリ部とシリアルア
クセスメモリ部間の対応を設定する手段を有することを
特徴とするマルチポートメモリ。 - 【請求項６】請求項１のマルチポートメモリにおいて、
自動データ転送中であることを外部に知らせる手段を有
することを特徴とするマルチポートメモリ。 - 【請求項７】請求項６のマルチポートメモリにおいて、
シリアルデータ転送を行わないで、シリアルアクセスメ
モリ部のポインタを移動する手段を有することを特徴と
するマルチポートメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003666A JPH05189370A (ja) | 1992-01-13 | 1992-01-13 | マルチポートメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003666A JPH05189370A (ja) | 1992-01-13 | 1992-01-13 | マルチポートメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05189370A true JPH05189370A (ja) | 1993-07-30 |
Family
ID=11563765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4003666A Pending JPH05189370A (ja) | 1992-01-13 | 1992-01-13 | マルチポートメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05189370A (ja) |
-
1992
- 1992-01-13 JP JP4003666A patent/JPH05189370A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100494201B1 (ko) | 메모리시스템,i/o서브시스템장치,및메모리장치를동작시키는방법 | |
| EP1665058B1 (en) | Memory module and method having on-board data search capabilites and processor-based system using such memory modules | |
| US7418526B2 (en) | Memory hub and method for providing memory sequencing hints | |
| US6504785B1 (en) | Multiprocessor system with integrated memory | |
| TWI453760B (zh) | 菊鍊串接架構識別技術 | |
| JP2021168203A (ja) | 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 | |
| JPH01146187A (ja) | キヤッシュメモリ内蔵半導体記憶装置 | |
| KR100254752B1 (ko) | 메모리 확장을 위한 로직을 갖는 동기식 sram | |
| KR930024012A (ko) | 반도체 기억장치 | |
| KR20200123260A (ko) | 캐시 및 다중 독립 어레이를 갖는 메모리용 인터페이스 | |
| US20200125506A1 (en) | Superscalar Memory IC, Bus And System For Use Therein | |
| US6385691B2 (en) | Memory device with command buffer that allows internal command buffer jumps | |
| US5949734A (en) | Semiconductor memory device | |
| US6091667A (en) | Semiconductor memory device and a data reading method and a data writing method therefor | |
| US6650586B1 (en) | Circuit and system for DRAM refresh with scoreboard methodology | |
| JPH02120960A (ja) | データを転送するためのおよびデータ転送周期の期間を減少させるための方法 | |
| KR940026949A (ko) | 카네바 메모리를 구현하기 위한 디바이스, 시스템 및 메모리 | |
| JPS6145272B2 (ja) | ||
| JPH07191901A (ja) | データ情報保持装置 | |
| JPH05189370A (ja) | マルチポートメモリ | |
| JPH03165399A (ja) | マルチプレーンランダムアクセスメモリ装置 | |
| WO2012115744A1 (en) | Improved write bandwidth in a memory characterized by a variable write time | |
| JP4116801B2 (ja) | 半導体記憶装置 | |
| JP3028932B2 (ja) | 入出力バッファメモリ回路 | |
| JPH0916468A (ja) | メモリアクセス方式 |