JPH05183587A - 通信制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 無駄な送信信号の送出を防止することがで
き、送信装置の消費電流を抑える。 【構成】 ＦＳＫ変調器５０は、送信データを書込まな
ければ自動的に終わりを検知して送信信号をＯＦＦにす
る送信信号制御回路５１を設け、１バイト目のデータの
書込みを行なうと送信信号の受付を開始し、任意の時間
内にデータの書込みを行わなければ最後のデータを送信
後自動的に送信信号をＯＦＦする（ロウレベルに固定す
る）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信制御装置に係り、
詳細には、赤外線通信用ＦＳＫ（frequencyshift keyin
g：周波数偏移変調）変調器の送信信号制御を行なう通
信制御装置に関する。

【０００２】

【従来の技術】赤外線は、オーディオ機器やＴＶのほか
エアコン等の家電製品のリモコンに採用されている。赤
外線リモコンは、確実な動作、他のシステムへの影響が
ない、低価格、低消費電力等の特徴があるため超音波、
無線等の方式に代わって主流となりつつある。赤外線を
用いて通信を行なう装置として図６に示す赤外線通信装
置が考えられる。図６において、赤外線通信装置１０は
データを赤外線に変換して送信する送信装置１１と、送
信装置１１からの赤外線を受信しデコードしてデータと
して取出す受信装置１２により構成されている。上記送
信装置１１は、送信装置の各種の動作を制御するＣＰＵ
２１、データ処理手順をプログラム及び固定データの形
で格納するＲＯＭ２２、演算に使用するデータや演算結
果などを一時的に記憶するＲＡＭ２３、各種データ入力
及び機能キーを備えたキーボードからなる入力装置２
４、赤外線を発光する発光装置２５、受信装置１２から
の赤外線を受光する受光装置２６、及び発光装置２５及
び受光装置２６を制御する制御装置２７により構成され
る。また、上記受信装置２１は、受信装置の各種の動作
を制御するＣＰＵ３１、データ処理手順をプログラム及
び固定データの形で格納するＲＯＭ３２、演算に使用す
るデータや演算結果などを一時的に記憶するＲＡＭ３
３、各種データ入力及び機能キーを備えたキーボードか
らなる入力装置３４、赤外線を発光する発光装置３５、
送信装置１１からの赤外線を受光する受光装置３６、送
信信号により動作するＴＶ、エアコン等の動作装置３
７、及び発光装置３５、受光装置３６及び動作装置３７
を制御する制御装置３８により構成される。

【０００３】図７は上記発光装置２５，３５及び受光装
置２６，３６の回路図である。この図に示すように発光
装置２５，３５は赤外線発光ＬＥＤ、駆動用トランジス
タＴｒ及び抵抗Ｒ1，Ｒ2により構成され、受光装置２
６，３６は赤外線信号を受信するピン・フォト・ダイオ
ードＤ、コンデンサＣ、抵抗Ｒ3及び増幅器３８により
構成される。また、上記送信装置１１及び受信装置１２
の発光装置２５，３５を制御する制御装置２７，３８の
内部には、ＣＰＵ２１，３１から送られてくる送信デー
タをパラレル／シリアル変換し、データビットの［０］
［１］によって送信信号の周波数を変化させるＦＳＫ変
調器４０（図８参照）が含まれている。

【０００４】図９は上記ＦＳＫ変調器４０のブロック構
成図であり、図１０はこのＦＳＫ変調器４０の送信信号
周波数を示すタイミングチャート、図１１はＦＳＫ変調
器４０の各部の動作タイミングを示すタイミングチャー
トである。図９において、ＦＳＫ変調器４０は、ＣＰＵ
２１，３１からのデータ書込み信号により８bit分の送
信データを次のデータ書込みを行なうまで保持するデー
タ保持回路４１と、変則カウンタ４３（後述）の出力信
号、８進カウンタ４４（後述）の出力信号及び動作クロ
ックＣＬＫによりデータ保持回路４１から出力された送
信データの［０］出力中はロウレベル、［１］出力中は
ハイレベルとなるビット信号（図１０参照）を出力する
パラレル／シリアル変換回路４２と、パラレル／シリア
ル変換回路４２から送られるビット信号［０］［１］に
応じてカウンタ値が４進または３進に変化する変則カウ
ンタ４３と、変則カウンタ４３から出力されるイネーブ
ル信号（図１１参照）がハイレベルのときに動作クロッ
クＣＬＫに同期してビット毎にカウントアップする８進
カウンタ４４と、上記書込み信号と８進カウンタ４４の
出力信号により書込みを許可する書込み許可フラグを出
力するフラグ発生回路４５とにより構成されている。

【０００５】上記ＦＳＫ変調器４０は、図１０に示すよ
うに入力データを８bit、データビット［０］の時の送
信信号周波数を図１０ａ、［１］の時の送信信号周波数
を図１０ｂとし、データ書込み信号のアクティブとなる
時間は図１０ｃで示されるものとする。上記データ保持
回路４１は、ＣＰＵからのデータ書込み信号により８bi
t分の送信データを次のデータ書込みが行われるまで保
持する。上記パラレル／シリアル変換回路４２は、変則
カウンタ４３の出力信号の８進カウンタ４４の出力信号
及び動作クロックＣＬＫにより送信データの［０］出力
中はロウレベル、［１］出力中はハイレベルとなるビッ
ト信号を変則カウンタ４３に出力する。また、パラレル
／シリアル変換回路４２のＳＬ入力はＳＨＩＦＴとＬＯ
ＡＤの切り換え入力であり、入力がハイレベルのときに
はＳＨＩＦＴ、ロウレベルのときはＬＯＡＤとして共に
クロック同期で動作する。また、ＣＫＩ入力はＣＬＯＣ
Ｋ ＩＮＨＩＢＩＴでありロウレベルでクロックが無効
となる。上記変則カウンタ４３は、パラレル／シリアル
変換回路４２から送られてくるビット信号が［０］の場
合（ロウレベルの場合）は４進カウンタに、［１］の場
合（ハイレベルの場合）は３進カウンタになり送信信号
（図１０ａ，ｂ）を作り出す。また、変則カウンタ４３
はパラレル／シリアル変換回路４２にＣＬＯＣＫＩＮＨ
ＩＢＩＴ信号を、８進カウンタ４４にイネーブル信号
［Ｃ］を出力し、パラレル／シリアル変換回路４２はこ
の信号によりハイレベル／ロウレベルの期間を変える。

【０００６】上記８進カウンタ４４は、変則カウンタ４
３から出力されるイネーブル信号がハイレベルのときに
動作クロックＣＬＫに同期してカウントアップする。ま
た、カウント値が“７”の時にロウレベルとなる信号を
出力する。上記フラグ発生回路４５は、書込み信号と８
進カウンタ４４の出力信号により書込み許可フラグを出
力する。この書込み許可フラグはロウレベルで書込み許
可、ハイレベルで書込み禁止を意味する。また、上記各
回路に供給される内部リセットＲＳＴはソフト制御可能
なリセットであり、送信時にソフトによって解除し、送
信終了後に再び有効にする。上記ＦＳＫ変調器４０の各
部の動作は図１１で示される。

【０００７】次に、図１２及び図１３に示す動作タイミ
ングを参照しながらＦＳＫ変調器４０の動作を説明す
る。ここでは、図１２及び図１３に示すように、２バイ
トのデータ（５５Ｈ，ＣＣＨ）を送信する手順を例とし
て述べる。システムリセット解除後は内部リセット（Ｒ
ＳＴ）が有効になっているのでＦＳＫ変調器４０は停止
しており、送信信号はロウレベル（無信号状態）に落ち
ている。ここで、送信を開始するために先ず内部リセッ
ト（ＲＳＴ）を解除する。解除後、変則カウンタ４３及
び８進カウンタ４４がカウントを開始する。続いて１バ
イト目のデータ（５５Ｈ）のデータ保持回路４１への書
込みを行なう。この書込みと同時にフラグ発生回路４５
から出力される書込み許可フラグはハイレベル（書込み
禁止）となり、このデータがパラレル／シリアル変換回
路４２にロードされるまで（図１３のＰｏｉｎｔまで）
この状態が保持される。また、パラレル／シリアル変換
回路４２は、イネーブル信号がハイレベル、キャリー信
号がロウレベルの時にクロックＣＬＫの立ち上がりでロ
ードされる。このとき同時に８進カウンタ４４がカウン
トアップされるためキャリー信号はハイレベルとなりパ
ラレル／シリアル変換回路４２はシリアル出力モードと
なり、まず５５Ｈのbit０の［１］が出力される（すな
わち、ビット信号がハイレベルとなる）。そして、これ
を受けた変則カウンタ４３は３進カウンタとなりイネー
ブル信号を出力する（図１２及び図１３の変則カウンタ
４３のカウント値参照）。

【０００８】次にイネーブル信号がハイレベルになる
と、ＣＬＫの立ち上がりに同期してパラレル／シリアル
変換回路４２はbit１の［０］を出力し、８進カウンタ
４４もカウントアップされる。また、これを受けた変則
カウンタ４３は４進カウンタとなる。同様の制御を繰り
返して５５Ｈのデータを送信信号として出力する。ここ
で、引続き２バイト目のデータであるＣＣＨを送信する
ためには、５５Ｈの送信が終了するまでに（すなわち、
キャリー信号が次にロウレベルとなり、ＣＬＫが立ち上
がるまでに）ＣＣＨをデータ保持回路４１に書込む必要
がある。これはソフトで制御され、１バイト目のデータ
を書き込んだ後フラグ発生回路４５からのフラグが書込
み許可になったときに行なう。

【０００９】データ保持回路４１に書込み終了後は１バ
イト目と同じ回路動作を繰り返しＣＣＨのデータを送信
する。最後に、送信終了後に内部リセット（ＲＳＴ）を
有効にし、送信信号をロウレベルに固定する。このとき
の内部リセットもソフト制御され、最終データ（ここで
はＣＣＨ）が書き込まれてから送信が終了するまでの最
大所要時間を計算し、送信信号を途中で打ち切ってしま
わないようにする。このようにして２バイトのデータを
送信信号として出力する。

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の赤外線通信用ＦＳＫ変調器制御装置にあって
は、ソフト制御によりリセットをかけ送信を止める構成
となっていたため、例えば上記ＦＳＫ変調器においてソ
フト制御により内部リセット（ＲＳＴ）を操作し送信信
号を制御した場合、開始時には図１２の＃に示すように
無駄な１バイト分のデータ（００Ｈ）が出力されること
になり、また終了時には図１３の＃に示すような助長デ
ータが発生することになる。従って、かかる無駄な送信
を防止しようとするとソフト制御の手間がかかるうえに
送信装置のＬＥＤの消費電流が余分にかかるという不具
合が生じる。してみれば、ソフト・リセットによる送信
信号の停止に代えて、ハード的構成により所定時間に送
信データを書き込まなければ自動的に送信信号をＯＦＦ
するようにすれば、無駄な送信信号の送出を防止するこ
とができ、送信装置の消費電流を抑えることができるこ
とは明らかである。本発明の課題は、送信信号のＯＮ／
ＯＦＦを制御する回路を実現することである。

【００１１】

【課題を解決するための手段】本発明の手段は次の通り
である。送信データを所定の送信信号に変調して送信す
る送信装置１（図１のブロック図を参照、以下同じ）
と、送信装置１から送信された送信信号を受信する受信
装置２を有する通信制御装置。例えば、送信装置１は赤
外線通信用ＦＳＫ変調器により送信データを送信信号に
変調するものであってもよい。送信装置１は、送信デー
タの書込みの有無により送信信号のオン／オフを制御す
る制御手段３を具備する。この場合、制御手段３はデー
タの書込みを行なうと送信信号の受付を開始し、所定時
間内にデータの書込みが行わなければ最後のデータを送
信後送信信号をオフする送信信号制御回路であってもよ
い。

【００１２】

【作用】本発明の手段の作用は次の通りである。送信装
置１に、送信データの書込みの有無により送信信号のオ
ン／オフを制御する制御手段３が設けられる。そして、
データの書込みが行われると制御手段３により送信信号
の受付が開始され、所定時間内にデータの書込みが行わ
なければ最後のデータを送信後に送信信号がオフされる
ように制御される。従って、無駄な送信信号が送られる
ことがなくなり、送信装置の消費電流が抑えられる。

【００１３】

【実施例】以下、図２〜図５を参照して実施例を説明す
る。図２〜図５は通信制御装置の一実施例を示す図であ
る。先ず、構成を説明する。図２はＦＳＫ変調器５０の
ブロック構成図である。基本的な考え方としては図９で
示した従来のＦＳＫ変調器４０に、送信データを書き込
まなければ自動的に終わりを検知して送信信号をＯＦＦ
しにする送信信号制御回路５１を設けるようにする。具
体的には、ＦＳＫ変調器５０は、ＣＰＵ２１，３１から
のデータ書込み信号により８bit分の送信データを次の
データ書込みを行なうまで保持するデータ保持回路４１
と、変則カウンタ４３の出力信号、８進カウンタ４４の
出力信号及び動作クロックＣＬＫによりデータ保持回路
４１から出力された送信データの［０］出力中はロウレ
ベル、［１］出力中はハイレベルとなるビット信号を出
力するパラレル／シリアル変換回路４２と、パラレル／
シリアル変換回路４２から送られるビット信号［０］
［１］に応じてカウンタ値が４進または３進に変化する
変則カウンタ４３と、変則カウンタ４３から出力される
イネーブル信号がハイレベルのときに動作クロックＣＬ
Ｋに同期してビット毎にカウントアップする８進カウン
タ４４と、上記書込み信号と８進カウンタ４４の出力信
号により書込みを許可する書込み許可フラグを出力する
フラグ発生回路４５と、書込み許可フラグ、変則カウン
タ４３からのイネーブル信号、８進カウンタ４４からの
キャリー信号及び動作クロックＣＬＫにより変則カウン
タ４３から出力される送信信号をマスク／マスク解除す
るように制御する送信信号制御回路５１とにより構成さ
れている。

【００１４】上記送信信号制御回路５１は、上記書込み
許可フラグ、イネーブル信号、キャリー信号及びＣＬＫ
に従って１バイト目のデータの書込みを行なうと自動的
に送信信号の受付を開始し、任意の時間内にデータの書
込みを行わなければ最後のデータを送信後自動的に送信
信号をＯＦＦする（ロウレベルに固定する）ようにする
回路である。これを実現するため、変則カウンタ４３か
らのＴＸ出力をそのまま送信信号として出力するのでは
なく、この送信信号を一度上記送信信号制御回路５１に
入力し所定のタイミングでマスクして出力する。なお、
図２に示すリセット（ＲＳＴ）は内部リセットではなく
システムリセットとする。

【００１５】図３は上記送信信号制御回路５１の回路構
成図である。この図において、送信信号制御回路５１
は、８進カウンタ４４からのキャリー信号を反転してア
ンドゲート６２に入力するインバータ６１、キャリー信
号の反転信号と変則カウンタ４３からのイネーブル信号
との論理積をとりキャリー信号がロウレベルでイネーブ
ル信号がハイレベルのときのみハイレベルとなる信号
（図４及び図５参照、以下同様）を出力するアンドゲー
ト６２、フラグ発生回路４５からの書込み許可フラグを
反転して出力するインバータ６３、書込み許可フラグが
ハイレベルで上記信号がハイレベルのときのみロウレ
ベルとなる信号を出力するナンドゲート６４、上記信
号あるいは後述するＤ型フリップフロップ６８からの
信号のどちらかがロウレベルのときにロウレベルとな
る信号を出力するアンドゲート６５、インバータ６３
を介して入力された書込み許可フラグがロウレベルで上
記信号がハイレベルのときのみハイレベルとなる信号
を出力するアンドゲート６６、上記信号が上記信号
のどちらかがハイレベルのときにロウレベルとなる信
号を出力するノアゲート６７、上記信号をデータ入
力として動作クロックＣＬＫの立ち上がりに同期させて
信号を出力するＤ型フリップフロップ６８、上記信号
の反転信号をデータ入力として動作クロックＣＬＫの
立ち上がりに同期させて信号を出力するＤ型フリップ
フロップ６９及び上記信号がハイレベルのときは変則
カウンタ４３からの送信信号出力ＴＸがスルーとなりロ
ウレベルのときはロウレベル固定となる送信信号を出力
するアンドゲート７０により構成されている。

【００１６】次に、本実施例の動作を説明する。図４及
び図５は送信信号制御回路５１を含むＦＳＫ変調器５０
の動作を示すタイミングチャートであり、前記図１２及
び図１３に対応している。なお、図面の大きさの都合
上、図５は図４の動作タイミングの続きを表わしてお
り、図４のＰｏｉｎｔ以降の動作タイミングと図５のＰ
ｏｉｎｔ以前の動作タイミングは重複して示されてい
る。

【００１７】本実施例の動作の説明にあたり、前記図１
２及び図１３に示す従来例と同様に２バイトのデータ
（５５Ｈ，ＣＣＨ）を続けて送信する動作を例にとる。
ここで、本ＦＳＫ変調器５０と従来のＦＳＫ変調器４０
との相違点は、上述したようにリセット（ＲＳＴ）がソ
フト制御される内部リセットではなくシステムリセット
であることと、変則カウンタ４３の出力ＴＸが直接送信
信号とならずに一度送信信号制御回路５１に取り込まれ
て出力されることにある。

【００１８】先ず、システムリセット解除後の動作説明
を行なう。リセット解除後はフリップフロップ６８から
の出力信号はハイレベルに、またフリップフロップ６
９からの出力信号はロウレベルに固定される。回路構
成からこの状態は信号がハイレベルになるまで保持さ
れる。ここで信号がハイレベルになる条件とは信号
、信号ともにロウレベルになることであり、信号
は書込み許可フラグが書込み許可の状態で信号がハイ
レベルとなった時（すなわち、データの書込みを行わず
に８進カウンタ４４がオーバーフローした時）のみハイ
レベルとなる信号であるので従来例で示した書込み条件
を満たしている限りロウレベルとなっている。よって、
状態の解除信号がロウレベルになる時、すなわち信号
がロウレベルとなる時（書込み許可フラグが書込み不
可状態で信号がハイレベルとなる時）であるから、図
４に示すタイミングで信号はロウレベルとなり、続い
て信号がハイレベルとなり変則カウンタ４３からの出
力ＴＸが送信信号として出力されるようになる。

【００１９】ここで、信号がロウレベルで固定される
とこの状態を解除するためにはシステムリセットをかけ
るか信号をロウレベルにしなければならない。信号
はロウレベルに固定されているため信号がハイレベル
になることがこの条件となるが、上述したように書込み
条件を満たしている限り信号はハイレベルにならな
い。よって、２バイト目のデータ（ＣＣＨ）は従来例と
同様に書込みを行なうことによって出力される。

【００２０】送信はデータ書込みを行わないことによっ
て終了する。これは上記信号がデータの書込みを行わ
ない時に図５で示すタイミングでハイレベルになるため
である。これによって信号がロウレベルになって送信
信号をロウレベルで固定する。また、送信終了後はシス
テムリセット解除後と同じ状態になり、データの書込み
待ちになる。

【００２１】このようにして、データの書込みだけで従
来のように余分な信号を送出してしまうことなく送信が
可能となる。

【００２２】以上説明したように、本実施例のＦＳＫ変
調器５０は、送信データを書込まなければ自動的に終わ
りを検知して送信信号をＯＦＦにする送信信号制御回路
５１を設け、１バイト目のデータの書込みを行なうと送
信信号の受付を開始し、任意の時間内にデータの書込み
を行わなければ最後のデータを送信後自動的に送信信号
をＯＦＦする（ロウレベルに固定する）ようにしている
ので、ＦＳＫ変調器５０のハード自体が送信データがな
くなると自動的に送信信号をロウレベルに固定するよう
にし、また、送信開始とともに自動的に送信信号を受付
けるようになり、従来装置のように送信信号の受付をソ
フトで制御する必要がなくなる。また、図４及び図５に
示すように無駄な送信信号を送らずに済ますことがで
き、送信装置のＬＥＤ消費電流を極力抑えることができ
る。

【００２３】なお、本実施例では赤外線通信装置用ＦＳ
Ｋ変調器に適用しているが、送信データを所定の送信信
号に変調して送信するものであれば赤外線通信に限ら
ず、またＦＳＫ変調器には限定されないことは言うまで
もない。また、送信信号制御回路５１はＦＳＫ変調器内
に設けているが、外付けする態様でもよいことは勿論で
ある。

【００２４】また、本実施例では２バイトのデータを送
信する例を示したが、これは単なる例示であってどのよ
うな形態の送信データでもよい。

【００２５】また、本実施例で示した回路の数、種類等
は上記実施例のものに限定されないことは言うまでもな
い。

【００２６】

【発明の効果】本発明によれば、送信装置が、送信デー
タの書込みの有無により送信信号のオン／オフを制御す
る制御手段を具備しているので、無駄な送信信号が送ら
れることを防止することができ、送信装置の消費電流を
抑えることができる。

【図面の簡単な説明】

【図１】本発明の機能ブロック図である。

【図２】通信制御装置のＦＳＫ変調器のブロック構成図
である。

【図３】通信制御装置の送信信号制御回路の回路構成図
である。

【図４】通信制御装置のＦＳＫ変調器の動作を示すタイ
ミングチャートである。

【図５】通信制御装置のＦＳＫ変調器の動作を示すタイ
ミングチャートである。

【図６】赤外線通信装置のブロック図構成図である。

【図７】赤外線通信装置の発光装置及び受光装置の回路
図である。

【図８】従来のＦＳＫ変調器の構成図である。

【図９】従来のＦＳＫ変調器のブロック構成図である。

【図１０】従来のＦＳＫ変調器の送信信号周波数を示す
タイミングチャートである。

【図１１】従来のＦＳＫ変調器の動作を示すタイミング
チャートである。

【図１２】従来のＦＳＫ変調器の動作を示すタイミング
チャートである。

【図１３】従来のＦＳＫ変調器の動作を示すタイミング
チャートである。

【符号の説明】

１０ 赤外線通信装置 １１ 送信装置 １２ 受信装置 ４１ データ保持回数 ４２ パラレル／シリアル変換回路 ４３ 変則カウンタ ４４ ８進カウンタ ４５ フラグ発生回数 ５０ ＦＳＫ変調器 ５１ 送信信号制御回路 ６１，６３ インバータ ６２，６５，６６，７０ アンドゲート ６４ ナンドゲート ６７ ノアゲート ６８，６９ Ｄ型フリップフロップ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 送信データを所定の送信信号に変調して
   送信する送信装置と、該送信装置から送信された送信信
   号を受信する受信装置を有する通信制御装置において、 前記送信装置は、送信データの書込みの有無により送信
   信号のオン／オフを制御する制御手段を具備したことを
   特徴とする通信制御装置。
2. 【請求項２】 送信データを所定の送信信号に変調して
   送信する送信装置と、該送信装置から送信された送信信
   号を受信する受信装置を有する通信制御装置において、 前記送信装置は、データの書込みを行なうと送信信号の
   受付を開始し、所定時間内にデータの書込みが行わなけ
   れば最後のデータを送信後送信信号をオフする制御手段
   を具備したことを特徴とする通信制御装置。
3. 【請求項３】 前記送信装置及び前記受信装置の通信
   が、赤外線を媒体とした信号により行われることを特徴
   とする請求項１または２記載の通信制御装置。
4. 【請求項４】 前記送信装置が、送信データを周波数偏
   移変調（ＦＳＫ）方式により変調して送信信号として出
   力するＦＳＫ変調器を含んで構成されたことを特徴とす
   る請求項１または２記載の通信制御装置。