JPH05183099A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH05183099A
JPH05183099A JP3347283A JP34728391A JPH05183099A JP H05183099 A JPH05183099 A JP H05183099A JP 3347283 A JP3347283 A JP 3347283A JP 34728391 A JP34728391 A JP 34728391A JP H05183099 A JPH05183099 A JP H05183099A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
stage
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3347283A
Other languages
English (en)
Inventor
Mitsutaka Sato
光孝 佐藤
Junichi Kasai
純一 河西
正則 ▲吉▼本
Masanori Yoshimoto
Koichi Takeshita
康一 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP3347283A priority Critical patent/JPH05183099A/ja
Priority to EP99123357A priority patent/EP0987758A3/en
Priority to DE69231290T priority patent/DE69231290D1/de
Priority to EP92121907A priority patent/EP0550013B1/en
Priority to US07/996,589 priority patent/US5409866A/en
Priority to KR92025723A priority patent/KR960009108B1/ko
Publication of JPH05183099A publication Critical patent/JPH05183099A/ja
Priority to US08/689,694 priority patent/US5637915A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

(57)【要約】 【目的】 本発明は、リードと半導体チップの間に絶縁
材を有することなく、半導体チップの上下面に３次元的
にリードを配してリード配線の自由度の大きい半導体装
置及びその製造方法を提供することを目的とする。 【構成】 半導体チップ１の入る空間が形成された下部
リード１２に半導体チップを搭載するステージ１３を設
ける。ステージ１３に半導体チップ１を固定し、上部リ
ード１１を下部リード１２に載せて固定する。半導体チ
ップ１と上部リード１１、下部リード１２とをボンディ
ングワイヤ３で接続し、封止樹脂２でパッケージングし
て半導体装置を構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置及びその製造方法に係り、特にリードが３次元構造に
パッケージされた半導体装置及びその製造方法に関す
る。
【０００２】近年、樹脂封止型半導体は、半導体チップ
が大型化しているにもかかわらず、パッケージ自体には
小型化が要求され、現状の２次元構造のリードフレーム
を使用した半導体装置では、その小型化に限界があり、
その機械的強度、信頼性等に問題が生じている。
【０００３】そこで、リードを半導体チップのこれまで
使用していなかった下面あるいは上面に配置する３次元
構造のＣＯＬ（Chip on Lead) あるいはＬＯＣ（Lead o
n Chip) 等の構造が特開昭６１−２１８１３９により提
案されている。
【０００４】しかし、これ等の構造ではリードと半導体
チップとの間に配置された絶縁材料に起因する問題が発
生し、半導体装置の信頼性を損ねる場合があった。
【０００５】そして、絶縁材料等を使用することは、従
来の製造工程、装置が使用できず、新規の装置の導入等
により半導体装置の製造コストが上昇してしまう問題が
あった。
【０００６】また、ＣＯＬあるいはＬＯＣよりリードの
引回しの自由度を増したいという要求もあった。
【０００７】そこで、従来の製造装置・工程で対応可能
な３次元構造にパッケージングされ、リードの引回しの
自由度が大きい半導体装置が望まれている。
【０００８】
【従来の技術】図９は、従来の３次元構造であるＣＯＬ
の構造を示し、図７はＬＯＣの構造を示す。
【０００９】両図とも（Ａ）は平面図、（Ｂ）は側面図
であり、説明のためにパッケージの内部を透視してい
る。
【００１０】図９に示すＣＯＬ構造では、所定の形状に
配設れたインナーリード４の半導体チップ１が搭載され
る部位に段差が設けられており、半導体チップ１は絶縁
材６を介してインナーリード４上に固定されている。
【００１１】そして半導体チップ１の電極とインナーリ
ード４の端部がボンディングワイヤ３によって接続さ
れ、リード５を残して全体が封止樹脂２によってパッケ
ージングされている。
【００１２】このようにＣＯＬ構造においては半導体チ
ップ１の下側でインナーリードを引回すことにより、３
次元構造のパッケージ構造を得ている。
【００１３】また、図１０に示すＬＯＣ構造では、半導
体チップ１の上に絶縁材６を載せ、その上にインナーリ
ード４が配設されている。
【００１４】そして、インナーリード４の端部と半導体
装置１とはボンディングワイヤ３によって接続され、リ
ード５を残して全体が封止樹脂２によってパッケージン
グされている。
【００１５】このようにＬＯＣ構造においては半導体チ
ップの上側でインナーリードを引回すことにより、３次
元構造のパッケージ構造を得ている。
【００１６】
【発明が解決しようとする課題】ところが、上述のＣＯ
Ｌ及びＬＯＣ構造においては、半導体チップ１の下側か
上側の一方でしかインナーリード４を引回しておらず、
より複雑な回路を効率的に配線するためには不十分であ
った。
【００１７】また半導体チップ１とインナーリード４の
間に絶縁シートを配しているため、この絶縁シートを封
止樹脂との適合性が悪い場合、あるいは接着力が不十分
な場合に、パッケージング後に封止樹脂にクラックが生
じる等の問題があり、半導体装置の信頼性が損なわれる
といった問題も発生していた。
【００１８】加えて、特にＬＯＣの場合は、半導体チッ
プ１の回路形成面上に薄い絶縁材を介在させただけで、
線膨張係数の大きい金属からなるインナーリード４が配
置されることとなり、問題が発生するおそれがある。
【００１９】すなわち、半導体チップ１は発熱部品であ
るため、この熱によってインナーリード４は大きく膨張
する。そして、半導体チップ１の膨張とインナーリード
４との膨張に差があるため、半導体チップ１の表面に応
力が生じ、半導体の回路が変形してしまうということで
ある。
【００２０】そこで、本発明は上記課題に鑑みなされた
もので、リードと半導体チップの間に絶縁材を有するこ
となく半導体チップの上下側に３次元的にリードを配し
てリード配線の自由度を増した半導体装置及びその製造
方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】請求項１の発明は、半導
体チップと、半導体チップの上面側に離間して配設さ
れ、半導体チップと電気的に接続される上部リードと、
半導体チップの下面側に離間して配設され、半導体チッ
プと電気的に接続される下部リードと、上部及び下部リ
ードを該半導体チップに対して離間した状態を維持させ
つつ樹脂封止する封止樹脂とを設けた構成とする。
【００２２】請求項２の発明は、前記上部リードは前記
半導体チップを載置するステージを有するとともに、ス
テージは下部リードの前記半導体チップの下面側に位置
した部位に対して、段差を有する構成とする。
【００２３】請求項３の発明は、前記上部リード及び下
部リードと半導体チップとの離間部位に封止樹脂が充填
されている構成とする。
【００２４】請求項４の発明は、前記半導体チップの回
路形成面側の上部リードを信号ラインとし、前記半導体
チップを挟んで反対側の下部リードを電源ラインとした
構成とする。
【００２５】請求項５の発明は、前記上部リードと、前
記下部リードは異った材質とした構成とする。
【００２６】請求項６の発明は、半導体チップと、半導
体チップの上面側に離間して配設され、半導体チップと
電気的に接続される上部リードと、半導体チップの下面
側に離間して配設され、半導体チップと電気的に接続さ
れる下部リードと、半導体チップと下部リードとの間に
位置し、半導体チップを上部リード及び下部リードから
離間させて載置すると共に全面にわたり平面形状とされ
たステージと、半導体チップ、上部及び下部リード、及
び該ステージを樹脂封止する封止樹脂とを設けた構成と
する。
【００２７】請求項７の発明は、下部リードに一体的に
形成されたステージ上に半導体チップを載置し、上部リ
ードを下部リードに重ね合わせて樹脂封止する半導体装
置の製造方法であって、前記上部リードを前記下部リー
ドに重ね合わせる際に、前記上部リードと前記ステージ
との間に半導体チップの高さ寸法より大なる高さを有し
たスペーサを配置する工程と、樹脂封止の後にスペーサ
を除去する工程とを有する半導体装置の製造方法とす
る。
【００２８】
【作用】上述のように、請求項１の発明において半導体
チップの回路形成側及びその反対側の面に離間して配置
されたリードフレームを有する構成は、リード、半導体
チップ、リードという３次元構造となり、両側のリード
を使用して、半導体装置の回路を形成することができ
る。
【００２９】請求項２の発明においてリードフレームが
半導体チップを載置するステージを有する構成は、半導
体チップとリードフレームとが離間した位置に配置され
るよう作用する。
【００３０】請求項３の発明において、封止樹脂はリー
ドと半導体チップとを絶縁する。
【００３１】請求項４の発明において、回路形成面の反
対側のリードを電源ラインとした構成は電源ラインの電
位差によって生じる半導体チップへの影響を減少させ
る。
【００３２】請求項５の発明において、半導体チップの
両側のリードを異った材質とした構成は、導電率、熱伝
導率、線樹脂係数が半導体チップの各部に適合した値の
リードとすることができる。
【００３３】請求項６の発明において、ステージが全面
にわたって平面形状である構成は、傾斜部を有しないた
め封止樹脂内において半導体チップが占めるスペースを
増大させる。
【００３４】請求項７の発明において、上部リードとス
テージの間にスペーサを配置することにより、半導体チ
ップと上部リードを離間した状態で樹脂封止することが
できるため、ステージに段差を設ける為の傾斜部を形成
する必要が無くなる。
【００３５】
【実施例】図１は本発明の第一実施例を示す図であり、
（Ａ）は平面図、（Ｂ）は側面図、（Ｃ）は（Ｂ）の矢
印Ｃ方向から見た図を示す。同図は説明のために、パッ
ケージの内部を透視した図となっている。
【００３６】半導体チップ１は、上部リード１１と下部
リード１２とにより形成された空間内に位置し、且つ下
部リード１２の一部で形成されたステージ１３の上に搭
載され、接着剤により固定されている。
【００３７】半導体チップ１の回路形成面１ａは上部リ
ード１１と所定の距離をもって対峙し、半導体チップ１
の回路形成面１ａの反対側の面は、下部リード１２と所
定の距離をもって対峙している。
【００３８】そして、半導体装置の電極１ｂと、所定の
上部リード１１及び下部リード１２はボンディングワイ
ヤ３によって接続され、上部リード１１と下部リード１
２の一部を残して半導体チップ１は封止樹脂２によりパ
ッケージングされている。
【００３９】したがって半導体チップ１と上部リード１
１、下部リード１２との間には封止樹脂が充填され、互
いに絶縁された状態で固定されている。
【００４０】このように本実施例の半導体装置は半導体
１の両面にリード１１，１２を配した構成であり、片面
のみにリードが配置されている場合に比較すると回路形
成のための自由度が増し、より効率的な配線ができるよ
うになっている。
【００４１】また、半導体チップ１はステージ１３上に
固定され、上部リード１１、下部リード１２との間は封
止樹脂２によって絶縁されるため、特別に絶縁材を設け
る必要が無い。よって、絶縁材と封止樹脂との接着力に
起因するパッケージ割れの発生が防止される。
【００４２】また、本願構成の半導体装置は、従来の半
導体装置のパッケージング装置及び方法での製造が可能
であり、新規の装置を導入するための製造コストの上昇
を押さえることができる。
【００４３】図２は、下部リード１２の形状を示した図
であり（Ａ）は平面図、（Ｂ）は側面図である。（Ａ）
に示された２点鎖線は封止樹脂２の境界線を表わしてい
る。各々の下部リード１２及びステージ１３は、半導体
装置として半導体装置１とともに樹脂封止される前は、
外側がつながって一体となっているもので、図２は外側
の部分を樹脂封止後に切り落した状態を示している。
【００４４】下部リード１２は、それぞれの端部に上部
リード１１と接合する上面１２ｂが形成され、中央部は
下部リード１２全体でみると凹部が形成されている。こ
の凹部はプレスで成形されるもので、上面１２ｂと凹部
の底面との間には傾斜部１２ａが形成される。
【００４５】また下部リード１２の一部により形成され
るステージ１３は、上面１２ｂと凹部の底面との中間に
位置し、やはり、傾斜部１３ａが形成されている。
【００４６】図３は、ステージ１３と、下部リード１２
の凹部の底面との高さ関係を示す斜視図であり、図４は
その側面図である。両図中、２点鎖線は封止樹脂の境界
を表わしている。
【００４７】両図に詳しく示されるように、下部リード
の凹部の底面とステージ１３の半導体チップ１の搭載面
には、段差が設けられており、この空間（図４中Ａで示
す）に封止樹脂が充填されて、半導体チップ１と下部リ
ード１２は絶縁されることになる。
【００４８】また下部リード１２の上面１２ｂからステ
ージ１３までの寸法は、（図４中Ｂで示す）半導体チッ
プ１の厚みより大きくなっている。したがって上面１２
ｂに上部リード１１が配置されたとき（図１参照）、半
導体チップ１と上部リード１１との間に空間かが形成さ
れ、その空間に封止樹脂２が充填されて半導体チップ１
と上部リード１１とは絶縁される。
【００４９】このように半導体チップ１と上部及び下部
リード１１，１２との間に絶縁材を特別に配置せずに封
樹樹脂２を介在させることは、絶縁材に起因するパッケ
ージ割れ等の問題の発生を防止し、半導体装置１の信頼
性を向上させる。
【００５０】図５は上部リード１１の形状を示す平面図
である。同図中、２点鎖線は封止樹脂２の境界を表わし
ている。
【００５１】上部リード１１も下部リード同様、樹脂封
止前は各リードの外側は一体的につながっている。
【００５２】封止樹脂９の外側に突出した各リードは、
下部リード１２に重なるような位置寸法となっており、
樹脂封止後は重なった状態で１本のリードとして機能す
ることとなる。
【００５３】以上のように上部リード１１と下部リード
１２が別部品となっていることにより、それぞれの材質
を変えて機能性をもったリード部とすることができる。
【００５４】例えば、下部リード１２には、発熱部品で
ある半導体チップ１を搭載するステージ１３を有してい
るため、熱伝導性の良好な銅合金を使用し、上部リード
１１には、半導体チップ１の回路形成面に近いので膨張
の少ない鉄合金を使用するといった組合せとすることが
できる。
【００５５】また、本実施例では、下部リード１２を電
源ライン１２ｃとし、上部リード１１を信号ラインとし
ている。これは、上部リード１１は半導体チップ１の回
路に近い部分に配置されるため、電源ラインを上部リー
ド１１に設けるとその電位差が回路に影響を及ぼすおそ
れがあるためである。またこのように電源ラインをリー
ドで配線することにより、半導体チップ内での電源ライ
ンの配線をリードで代用でき、半導体チップの大きさを
減少することもできる。
【００５６】次に、本発明の第二実施例について、図
６，７，８と共に説明する。
【００５７】図６は、上述の第一実施例において、ステ
ージ１３を下部リード１２の長手方向から支持するよう
に形成した半導体装置である。ステージ１３は半導体チ
ップ１を載置し、且つ上部リード１１と半導体チップ１
とを離間して配置されるため、傾斜部１３ａにより下部
リード１２に繋がっている。この傾斜部１３ａの傾斜角
θは、プレス成型の関係上最大で４５°程度にしか出来
ず、この為、封止樹脂２内に、図中Ａで示す寸法分のデ
ッドスペースが生じてしまう。
【００５８】そこで、同じサイズの封止樹脂２内に、よ
り大きな半導体チップをパッケージ出来るようにしたも
のが、図７に示した本発明の第二実施例である。
【００５９】本実施例においては、ステージ１３は下部
リード１２の半導体チップ１の下面側に位置する部位に
繋がって形成されている。したがって、ステージ１３は
上方に延出した傾斜部を有しておらず、その全面にわた
って平面形状となっている。このような形状のステージ
１３であれば、半導体チップ１の側面方向には封止樹脂
２のスペースだけを残しておけばよい事となり、半導体
チップ１を搭載する面積が広くなる。
【００６０】ここで、本実施例の製造方法について、図
８と共に説明する。
【００６１】先ず、ステージ１３上に半導体チップ１を
銀ペースト等で接着する。次に、リードと同材質で出来
たスペーサ１４をステージ１３の所定位置に載置し、そ
の上に上部リード１１を載置する。このスペーサ１４は
半導体チップ１の高さ寸法より僅かに大きい高さを有し
ているため、上部リード１１と半導体チップ１の回路形
成面との間には空間が形成される。そして、ステージ１
３、スペーサ１４、上部リード１１をレーザビーム溶接
等により溶接固定し、半導体チップ１と上部及び下部リ
ード１１，１２とをボンディングする。このようにして
出来上がった半導体チップ１と上部及び下部リード１
１，１２との組立て体を、樹脂封止用の金型の下型に載
置する。この時、下部リード１２に繋がって形成された
ステージ１３の一部は、金型の合わせ面上に位置する事
となり、その上方にスペーサ１４が位置する事となる。
そして、上型を下型に合わせ封止樹脂２を注入する。
【００６２】このようにして出来上がった半導体装置
は、金型から取り出された後に、封止樹脂２から突出し
ているスペーサ１４の部分がプレス等により切断され除
去される。そして、リード部が成型された、図７に示す
半導体装置かが出来上がる。
【００６３】以上のように、本実施例においては、その
製造工程でスペーサ１４を使用して半導体チップ１と上
部リード１１とを離間して配置する事により、ステージ
１３から上方に延出した傾斜部１３ａを無くす事が出来
る。よって、封止樹脂２内の半導体チップ１を配置する
スペースが増大し、同サイズの封止樹脂２内に、より大
きな半導体チップを封止する事が出来る。
【００６４】
【発明の効果】上述の如く請求項１の発明によれば両側
リードを利用してより自由度の大きい配線が可能とな
り、効率的な配線により、配線のスペースを減少し、よ
り小型の半導体装置を得ることができる。
【００６５】そして特別に絶縁材等を必要とせず、従来
の樹脂封止装置、工程を使用して製造できるため、新規
の装置を導入するような初期投資を必要とせず、製造コ
ストの上昇を抑えることができる。
【００６６】また、確立された製造技術を使用すること
により信頼性の高い半導体装置を得ることができる。
【００６７】請求項２の発明によれば、簡単な方法で半
導体チップとリードとを離間して配置することができ、
封止樹脂の充填される空間を形成することができる。
【００６８】請求項３の発明によれば、封止樹脂により
半導体チップとリードとは絶縁され、特別な絶縁材を必
要としないため、絶縁材に起因する問題の発生を防止す
ることができる。
【００６９】請求項４の発明によれば、電源ラインの電
位差による半導体チップへの影響が減少し、電源ライン
を自由に配線することができるため、半導体装置自体の
より効率的な、配線が実現できる。
【００７０】請求項５の発明によれば、半導体チップの
各部に適合した材質のリードを選択することができ、よ
り機能的な半導体装置を得ることができる。
【００７１】請求項６及び７の発明によれば、製造工程
でスペーサを使用して半導体チップと上部リードとを離
間して配置する事により、ステージから上方に延出した
傾斜部を無くす事が出来る。よって、封止樹脂内の半導
体チップを配置するスペースが増大し、同サイズの封止
樹脂内により大きな半導体チップを封止する事が出来
る。
【図面の簡単な説明】
【図１】本発明の第一実施例を示す図である。
【図２】下部リードの形状を示す図である。
【図３】下部リードとステージの高さ関係を示す斜視図
である。
【図４】下部リードとステージの高さ関係を示す側面図
である。
【図５】上部リードの形状を示す平面図である。
【図６】ステージの傾斜部のスペースを説明する図であ
る。
【図７】本発明の第二実施例を示す図である。
【図８】第二実施例の製造工程を説明する図である。
【図９】ＣＯＬ構造を説明する図である。
【図１０】ＬＯＣ構造を説明する図である。
【符号の説明】
１ 半導体チップ １ａ 回路形成面 ２ 封止樹脂 ３ ボンディングワイヤ ４ インナリード ５ リード ６ 絶縁材 １１ 上部リード １２ 下部リード １２ａ 傾斜部 １２ｂ 上面 １２ｃ 電源ライン １３ ステージ １３ａ 傾斜部 １４ スペーサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲吉▼本 正則 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹下 康一 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ（１）と、 該半導体チップ（１）の上面（１ａ）側に離間して配設
    され、該半導体チップ（１）と電気的に接続される上部
    リード（１１）と、 該半導体チップ（１）の下面側に離間して配設され、該
    半導体チップ（１）と電気的に接続される下部リード
    （１２）と、 該上部及び下部リード（１１，１２）を該半導体チップ
    （１）に対して離間した状態を維持させつつ樹脂封止す
    る封止樹脂（２）とを設けてなることを特徴とする半導
    体装置。
  2. 【請求項２】 前記下部リード（１２）は前記半導体チ
    ップ（１）を載置するステージ（１３）を有するととも
    に、該ステージ（１３）は下部リード（１２）の前記半
    導体チップ（１）の下面側に位置した部位に対して、段
    差を有することを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記上部リード（１）及び下部リード
    （１２）と半導体チップ（１）との離間部位に封止樹脂
    （２）が充填されていることを特徴とする請求項１記載
    の半導体装置。
  4. 【請求項４】 前記半導体チップ（１）の回路形成面
    （１ａ）側の上部リード（１１）を信号ラインとし、前
    記半導体チップを挟んで反対側の下部リード（１２ｃ）
    を電源ラインとしたことを特徴とする請求項１記載の半
    導体装置。
  5. 【請求項５】 前記上部リード（１１）と、前記下部リ
    ード（１２）は異った材質としたことを特徴とする請求
    項１記載の半導体装置。
  6. 【請求項６】 半導体チップ（１）と、 該半導体チップ（１）の上面（１ａ）側に離間して配設
    され、該半導体チップ（１）と電気的に接続される上部
    リード（１１）と、 該半導体チップ（１）の下面側に離間して配設され、該
    半導体チップ（１）と電気的に接続される下部リード
    （１２）と、 該半導体チップ（１）と該下部リード（１２）との間に
    位置し、該半導体チップ（１）を該上部リード（１１）
    及び該下部リード（１２）から離間させて載置すると共
    に全面にわたり平面形状とされたステージ（１３）と、 該半導体チップ（１）、該上部及び下部リード（１１，
    １２）、及び該ステージ（１３）を樹脂封止する封止樹
    脂（２）とを設けてなることを特徴とする半導体装置。
  7. 【請求項７】 下部リード（１２）に一体的に形成され
    たステージ（１３）上に半導体チップ（１）を載置し、
    上部リード（１１）を該下部リード（１２）に重ね合わ
    せて樹脂封止する半導体装置の製造方法であって、 前記上部リード（１１）を前記下部リード（１２）に重
    ね合わせる際に、前記上部リード（１１）と前記ステー
    ジ（１３）との間に該半導体チップ（１）の高さ寸法よ
    りなる大なる高さを有したスペーサ（１４）を配置する
    工程と、 樹脂封止の後に該スペーサ（１４）を除去する工程とを
    有することを特徴とする半導体装置の製造方法。
JP3347283A 1991-12-27 1991-12-27 半導体装置及びその製造方法 Pending JPH05183099A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP3347283A JPH05183099A (ja) 1991-12-27 1991-12-27 半導体装置及びその製造方法
EP99123357A EP0987758A3 (en) 1991-12-27 1992-12-23 Semiconducter device and method of producing the same
DE69231290T DE69231290D1 (de) 1991-12-27 1992-12-23 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP92121907A EP0550013B1 (en) 1991-12-27 1992-12-23 Semiconductor device and method of producing the same
US07/996,589 US5409866A (en) 1991-12-27 1992-12-24 Process for manufacturing a semiconductor device affixed to an upper and a lower leadframe
KR92025723A KR960009108B1 (en) 1991-12-27 1992-12-28 Process for manufacturing a semiconductor device affixed to an upper and a lower lead frame
US08/689,694 US5637915A (en) 1991-12-27 1996-08-13 Semiconductor device affixed to an upper and a lower leadframe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3347283A JPH05183099A (ja) 1991-12-27 1991-12-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05183099A true JPH05183099A (ja) 1993-07-23

Family

ID=18389166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3347283A Pending JPH05183099A (ja) 1991-12-27 1991-12-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH05183099A (ja)

Similar Documents

Publication Publication Date Title
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US7179686B2 (en) Manufacturing method of semiconductor device
US6574107B2 (en) Stacked intelligent power module package
US6900077B2 (en) Methods of forming board-on-chip packages
US5637915A (en) Semiconductor device affixed to an upper and a lower leadframe
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
CN100414696C (zh) 引线框及制造方法以及树脂密封型半导体器件及制造方法
US7800206B2 (en) Semiconductor device
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
CN1222993C (zh) 小型半导体封装装置
JPH05109975A (ja) 樹脂封止型半導体装置
JP2002222889A (ja) 半導体装置及びその製造方法
US5296737A (en) Semiconductor device with a plurality of face to face chips
JP2005167075A (ja) 半導体装置
JP4424199B2 (ja) 半導体装置
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JPH05183099A (ja) 半導体装置及びその製造方法
JPH03280453A (ja) 半導体装置及びその製造方法
US6441472B1 (en) Semiconductor device and method of manufacturing the same
KR100422608B1 (ko) 적층칩패키지
JP2005311099A (ja) 半導体装置及びその製造方法
KR19990026494A (ko) 듀얼 적층패키지 및 그 제조방법
JPH0750388A (ja) 樹脂封止型半導体装置及び製造方法
KR100351038B1 (ko) 반도체 장치 및 그 제조 방법
JPH07106469A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000704