JPH05182616A

JPH05182616A - 撮像素子

Info

Publication number: JPH05182616A
Application number: JP36026391A
Authority: JP
Inventors: Michio Negishi; 三千雄根岸
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-12-27
Filing date: 1991-12-27
Publication date: 1993-07-23

Abstract

(57)【要約】【目的】素子の機械的強度の向上を図ると共に、マイ
クロカソードと光電変換膜層との間の隙間の真空度を長
期間にわたり安定に保つことが可能であり、素子の動作
が安定しており、しかも大幅な感度向上と高集積化が可
能で、製造が容易な撮像素子およびその製造方法を提供
すること。【構成】基板３２上に、所定パターンの走査用グリッ
ド層３４，３８と絶縁膜層３６，４０とが形成してあ
り、上記走査用グリッド層３４，３８と絶縁膜層３６，
４０とを貫通して、画素に対応するような所定のパター
ンでカソード用穴４２が配列してあり、各カソード用穴
４２内の底部に、マイクロカソード４４が形成してあ
り、上記走査用グリッド層３４，３８の上部に、絶縁膜
層４０を介して、光電変換膜層４６と、出力用透明電極
層４８とが、上記各カソード用穴４２内が相互に独立し
て所定の真空度に保たれるように、積層してある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、撮像素子およびその製
造方法に係わり、特に、マイクロカソードを応用した撮
像素子の改良に関する。

【０００２】

【従来の技術】従来、可視光画像を電気信号へと変換す
る撮像デバイスとして、撮像管とＣＣＤのような固体撮
像素子とが知られている。このうち、撮像管は、歴史的
にも個体撮像素子より古くから開発が行われ、長い間の
かず多くの改良を経て、現在では、主として高分解能、
高画質、高信頼性の放送用カメラとしての用途に用いら
れている。しかし、このような撮像管は、電子ビームの
収束および偏向などの動作を行う電子銃部を備えている
ため、構造的に小型化および軽量化が困難である。一
方、ＣＣＤのような固体撮像素子は、小型かつ軽量なイ
メージセンサとして普及しているが、画素の分離などの
点で、高分解能にしようとすると低感度になるという問
題点を有している。

【０００３】そこで、高解像度でありながら、小型かつ
軽量の撮像素子が求められている。このような要求を満
足する撮像素子として、撮像管の電子銃部をマイクロカ
ソードのアレイに置き換えて、基本的には撮像管の原理
を用いて高感度と高解像度の要求を満たし、電子銃部を
マイクロカソードのアレイに置き換えることで小型化と
軽量化を図った撮像素子が開発されている。

【０００４】図４，５に、このような開発中の撮像素子
の断面と全体概略構成を示す。図４，５に示す撮像素子
１では、半導体基板２の表面に、マイクロカソード４を
Ｘ，Ｙ方向に二次元状に配列し、その上に所定の隙間５
を設けて光電変換膜層６を設置してある。マイクロカソ
ード４と光電変換膜層６との間の隙間５は、ブラウン管
と同等以上の真空度に保たれ、マイクロカソード４から
光電変換膜層６に向けて電子の放出が可能になってい
る。

【０００５】この撮像素子１では、光電変換膜層６に対
して上方から光が入射されると、その光のパターンに応
じた電荷が光電変換膜層６に蓄積されることから、その
電荷を走査するように、マイクロカソード４から順次電
子を放出させ、画素部分の電荷に応じた電流を検知する
ことで、画像信号を得るようにしている。

【０００６】マイクロカソード４からの電子の放出を制
御するために、半導体基板２上には、絶縁膜層８を介し
てＹ方向に行を成すように配列されたグリッド層１０が
積層してある。グリッド層１０の上には、絶縁膜層１２
を介して光電変換膜層６が積層してあり、その上に透明
電極層１４が、図５に示すように、Ｘ方向に列を成すよ
うに、所定間隔で配列してある。そして、透明電極層１
４とグリッド層１０との交差部に、マイクロカソード４
が配列されるようになっている。透明電極層１４にはＸ
方向走査回路１６が接続してあり、グリッド層１０には
Ｙ方向走査回路１８が接続してある。これら走査回路１
６，１８により、グリッド層１０と透明電極層１４とが
交差する位置のマイクロカソード４を順次走査して、電
子を放出させるようになっている。マイクロカソード４
が走査されると、光電変換膜層６に貯えられている電荷
に応じた電流が流れ、その電子流が透明電極層１４を通
してＸ方向走回路１６から出力アンプ２０へ送られ、光
電変換膜層６に照射された光に応じた電荷に対応する画
像信号を得ることができる。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな開発中の撮像素子１では、マイクロカソード４と光
電変換膜層６との間の隙間５をブラウン管と同等以上の
高真空にする必要があることから、図４，５に示すよう
な構造では、強度的に弱いと共に、このような素子を大
気中で使用した場合に、隙間５の真空度が低下し、マイ
クロカソード４からの電子の放出が不安定となるおそれ
がある。また、図４，５に示すような構成では、信号検
出部である透明電極層１４に走査回路を併設する必要が
あり、雑音が混入して感度が低下してしまうという問題
点を有している。

【０００８】本発明は、このような実状に鑑みてなさ
れ、素子の機械的強度の向上を図ると共に、マイクロカ
ソードと光電変換膜層との間の隙間の真空度を長期間に
わたり安定に保つことが可能であり、素子の動作が安定
しており、しかも大幅な感度向上と高集積化が可能で、
製造が容易な撮像素子およびその製造方法を提供するこ
とを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の撮像素子は、基板上に、所定パターンの走
査用グリッド層と絶縁膜層とが少なくとも一層以上形成
してあり、上記走査用グリッド層と絶縁膜層とを貫通し
て、画素に対応するような所定のパターンでカソード用
穴が配列してあり、各カソード用穴内の底部に、マイク
ロカソードが形成してあり、上記走査用グリッド層の上
部に、絶縁膜層を介して、光電変換膜層と、出力用透明
電極層とが、上記各カソード用穴内が相互に独立して所
定の真空度に保たれるように、積層してあることを特徴
としている。

【作用】本発明の撮像素子では、光電変換膜層に光が入
射すると、入射された光の画像パターンに対応して、電
荷が蓄積される。そして、走査用グリッド層に順次電圧
を印可することで、所定のパターンに配列してあるマイ
クロカソードを順次走査し、電子を放出させる。する
と、該当するマイクロカソードの上部に位置する光電変
換膜層に光の照射による電荷が蓄積してある場合には、
その電荷量に応じた電流が流れ、その電流は、出力用透
明電極層を通して出力される。また、光が照射していな
い部分に対応するマイクロカソードが走査された場合に
は、電荷が蓄積されていないことから電流がほとんど流
れないので、その情報が出力される。したがって、走査
用グリッド層により、マイクロカソードを順次走査する
ことにより、光電変換膜層に対して入射された画像パタ
ーンを電気信号に変換することが可能になる。しかも、
本発明では、マイクロカソードが底部に形成されるカソ
ード用穴の内部が、それぞれ分離して所定の真空度に保
たれるような構造なので、素子全体としての機械的強度
が向上すると共に、各カソード用穴の内部に大気圧が浸
入し難い構成となる。すなわち、大気圧は、透明電極の
外側から、各カソード用穴の内部を密封する方向に作用
するので、カソード用穴内の真空度は、比較的長期間に
わたり安定して所定の真空度に保たれ、マイクロカソー
ドからの電子の放出が安定し、画像の検出が安定する。
また、本発明の撮像素子では、出力用透明電極層を信号
検出のみに用いているので、大幅な感度向上が可能であ
る。さらに、本発明の製造方法では、高真空度の雰囲気
中で、カソード側部材と、光電変換膜層側部材とを張り
合わせるようにしているので、カソード用穴内が高真空
に保たれた状態で密封され、各カソード用穴内が高真空
に保持された撮像素子を容易に製造することができる。

【００１０】

【実施例】以下、本発明の一実施例に係る撮像素子につ
いて、図面を参照しつつ詳細に説明する。図１は本発明
の一実施例に係る撮像素子の要部断面図、図２は同実施
例の撮像素子の全体構成を示す概略図、図３は同実施例
の撮像素子の製造方法を示す要部断面図である。

【００１１】図１，２に示すように、本実施例の撮像素
子３０では、半導体基板３２上に、Ｘ方向走査用グリッ
ド層３４が、Ｘ方向に列を成すようなパターンで配置し
てある。このグリッド層３４の列数は、特に限定され
ず、後述するマイクロカソード４４の配列数に応じて決
定される。このグリッド層３４は、たとえばシリコンな
どで構成される半導体基板３２の表面に、所定のパター
ンでイオン注入して形成されたＮ型拡散層で構成するこ
とができる。あるいは、半導体基板３２の表面に、蒸着
などの手段で所定のパターンに形成されたアルミニウム
などの金属層、あるいはＣＶＤ法により所定のパターン
で形成されたポリシリコン層などで構成しても良い。な
お、このようなグリッド層３４は、図示しないが、半導
体基板３２上に絶縁膜層を介して積層されるように構成
しても良い。

【００１２】Ｘ方向走査用グリッド層３４の上部には、
絶縁膜層３６を介してＹ方向走査用グリッド層３８が、
Ｙ方向に行を成すようなパターンで積層してある。Ｙ方
向走査用グリッド層３８の行数も特に限定されず、後述
するマイクロカソード４４の配置数に応じて決定され
る。なお、Ｘ方向とＹ方向とは直交するようになってい
る。Ｙ方向走査用グリッド層３８は、Ｘ方向走査用グリ
ッド層３４と同様にして形成することができる。また、
絶縁膜層としては、特に限定されないが、たとえばＣＶ
Ｄ法により成膜されるシリコン酸化物層、シリコン窒化
物層などが例示される。

【００１３】Ｙ方向走査用グリッド層３８の上には、絶
縁膜層４０が積層してある。この絶縁膜層４０は、前述
した絶縁膜層３６と同様にして形成することができる。

【００１４】本実施例では、Ｙ方向走査用グリッド層３
８とＸ方向走査用グリッド層３４とが交差する位置で、
絶縁膜層３６，４０および両走査用グリッド層３４，３
８を貫通するように、半導体基板３２の表面に、カソー
ド用穴４２が、Ｘ，Ｙ方向に二次元状に形成してある。
このカソード用穴４２の底部に、それぞれマイクロカソ
ード４４が形成してある。カソード用穴４２は、たとえ
ばエッチングなどで形成することができる。また、マイ
クロカソード４４は、その先端から電子を放出する構成
となっており、たとえば、シリコン、モリブデンなどで
構成される。シリコンで構成する場合には、半導体基板
の表面を、マイクロカソードのカソード形状が得られる
ようにエッチングして形成することができる。また、モ
リブデンなどでマイクロカソードを構成する場合には、
蒸着法などでカソード用穴４２内に形成することができ
る。本実施例では、カソード用穴４２の配列数あるいは
マイクロカソード４４の配列数が、画素の細かさ、すな
わち解像度に対応する。

【００１５】カソード用穴４２が形成される絶縁膜層４
０の上部には、各カソード用穴４２の内部がそれぞれ独
立して所定の真空度に保たれるように、光電変換膜層４
６が積層される。カソード用穴４２の内部の真空度は、
通常のブラウン管の内部の真空度と同等以上の真空度で
ある。光電変換膜層４６としては、特に限定されない
が、たとえばＳｂ₂ Ｓ₃ 、ＰｂＯ、Ｓｅ−Ａｓ−Ｔｅ，
ｎ−Ｓｉなどで構成される薄膜が用いられる。

【００１６】光電変換膜層４６の上部には、出力用透明
電極層４８が積層してある。この透明電極４８として
は、特に限定されないが、たとえば酸化スズを含有する
薄膜あるいはＩＴＯ薄膜などを用いることができる。こ
の出力用透明電極層４８の上部には、透明基板５０が積
層してある。透明基板５０としては、たとえば透明ガラ
スなどが用いられる。なお、光電変換膜層４６と出力用
透明電極層４８との間には、注入効率を向上させるため
に、バリア層を介在させるように構成することもでき
る。

【００１７】図２に示すように、Ｘ方向走査用グリッド
層３４には、Ｘ方向走査回路５１が接続してあり、Ｙ方
向走査用グリッド層３８には、Ｙ方向走査回路５２が接
続してある。これら走査回路５１，５２を駆動すること
で、カソード用穴４２内のマイクロカソード４４が順次
走査され、走査されたカソード４４とグリッド層３４，
３８の間に高電界が生じ、カソード４４から高電変換膜
層４６に向けて電子が放出されるようになっている。Ｘ
方向走査回路５１およびＹ方向走査回路５２は、マイク
ロカソード４４が形成される半導体基板３２上に一体に
組み込まれることが好ましい。

【００１８】また、透明電極層４８には、出力アンプ２
０が接続され、ここから画像出力を出力するようになっ
ている。この出力アンプ２０も、同一の半導体基板２０
に組み込むことができる。

【００１９】本実施例の撮像素子３０では、透明基板５
０の側から光電変換膜層４６に光が入射すると、入射さ
れた光の画像パターンに対応して、電荷が蓄積される。
そして、半導体基板３２に対して負の電位を印可した状
態で、Ｘ方向走査回路５１およびＹ方向走査回路５２を
用いて、Ｘ方向走査用グリッド層３４およびＹ方向走査
用グリッド層３８に順次電圧を印可する。そのため、所
定のパターンに配列してあるマイクロカソード４４が順
次走査され、電子が放出される。すると、該当するマイ
クロカソード４４の上部に位置する光電変換膜層４６に
光の照射による電荷が蓄積してある場合には、その電荷
量に応じた電流が流れ、その電流は、出力用透明電極層
４８および出力アンプ２０を通して出力される。また、
光が照射していない部分に対応するマイクロカソード４
４が走査された場合には、光電変換膜層４６には電荷が
蓄積されていないことから電流がほとんど流れず、その
電流情報が出力される。したがって、Ｘ，Ｙ方向走査用
グリッド層３４，３８により、マイクロカソード４４を
順次走査することにより、光電変換膜層４６に対して入
射された画像パターンを電気信号に変換することが可能
になる。

【００２０】このような撮像素子３０を製造するには、
図３に示すように、カソード側部材５４をまず準備す
る。カソード側部材５４は、半導体基板３２上に、Ｘ方
向走査用グリッド層３４、絶縁膜層３６、Ｙ方向走査用
グリッド層３８および絶縁膜層４０が積層してあり、所
定のパターンでカソード用穴４２とマイクロカソード４
４とが形成してある。次に、透明基板５０上に、出力用
透明電極層４８と光電変換膜層４６とが積層してある光
電変換膜層側部材５６を準備する。次に、これらを、高
真空チャンバー５８内に入れ、絶縁膜層４０と光電変換
膜層４６とが接着されるように、張り合わせる。張り合
わせに際しては、熱融着などの手段が採用されるが、単
に圧着させるだけでも良い。高真空中での圧着により、
各カソード用穴４２内が高真空に保持されるので、張り
合わせた素子を大気中に置けば、大気圧との圧力差によ
り、光電変換層側部材５６がカソード側部材５４に対し
て密着するように押圧されるからである。なお、光電変
換膜層４６の表面には、保護膜あるいはバリア層を予め
形成しておき、これら膜を介して絶縁膜層４０と圧着す
るように構成しても良い。

【００２１】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。例えば、上述した実施例では、二次元状に
マイクロカソードを配列した撮像素子について説明した
が、マイクロカソードを一次元状に配列してライン状の
イメージセンサとした撮像素子について、本発明を適用
することも可能である。その場合には、Ｘ，Ｙのいずれ
かの走査用グリッド層と走査回路とがあれば良い。

【００２２】

【発明の効果】以上説明してきたように、本発明によれ
ば、マイクロカソードが底部に形成されるカソード用穴
の内部が、それぞれ分離して所定の真空度に保たれるよ
うな構造なので、素子全体としての機械的強度が向上す
ると共に、各カソード用穴の内部に大気圧が浸入し難い
構成となる。その結果、カソード用穴内の真空度は、比
較的長期間にわたり安定して所定の真空度に保たれ、マ
イクロカソードからの電子の放出が安定し、画像の検出
が安定する。また、本発明の撮像素子では、基本的に
は、光電変換膜層に蓄積される電荷を読み取るという光
電管の原理を用いているので、高感度である。特に本発
明では、出力用透明電極層を信号検出のみに用いている
ので、大幅な感度向上が可能である。また、マイクロカ
ソードの配列間隔および走査用グリッド層の配置間隔を
細かくすることにより、いくらでも解像度を細かくする
ことができ、高解像度の撮像素子を実現することができ
る。

【００２３】さらに、本発明の製造方法では、高真空度
の雰囲気中で、カソード側部材と、光電変換膜層側部材
とを張り合わせるようにしているので、カソード用穴内
が高真空に保たれた状態で密封され、各カソード用穴内
が高真空に保持された撮像素子を容易に製造することが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る撮像素子の要部断面図
である。

【図２】同実施例の撮像素子の全体構成を示す概略図で
ある。

【図３】同実施例の撮像素子の製造方法を示す要部断面
図である。

【図４】開発中の撮像素子の要部断面図である。

【図５】同撮像素子の全体構成を示す概略図である。

【符号の説明】

３０…撮像素子３２…半導体基板３４…Ｘ方向走査用グリッド層３６…絶縁膜層３８…Ｙ方向走査用グリッド層４０…絶縁膜層４２…カソード用穴４４…マイクロカソード４６…光電変換膜層４８…出力用透明電極５０…透明基板５４…カソード側部材５６…光電変換膜層側部材

Claims

【特許請求の範囲】

【請求項１】基板上に、所定パターンの走査用グリッ
ド層と絶縁膜層とが少なくとも一層以上形成してあり、
上記走査用グリッド層と絶縁膜層とを貫通して、画素に
対応するような所定のパターンでカソード用穴が配列し
てあり、各カソード用穴内の底部に、マイクロカソード
が形成してあり、上記走査用グリッド層の上部に、絶縁
膜層を介して、光電変換膜層と、出力用透明電極層と
が、上記各カソード用穴内が相互に独立して所定の真空
度に保たれるように、積層してあることを特徴とする撮
像素子。
【請求項２】上記基板上には、Ｘ方向に列を成すよう
に配置されたＸ方向走査用グリッド層と、Ｘ方向に対し
て直交するＹ方向に行を成すように配置されたＹ方向走
査用グリッド層とが絶縁層を介して積層してあり、上記
カソード用穴が、これらＸ方向走査用グリッド層とＹ方
向走査用グリッド層との交差位置に、二次元状に所定間
隔で配列してある請求項１に記載の撮像素子。
【請求項３】所定パターンの走査用グリッド層と絶縁
膜層とが少なくとも一層以上形成してあり、上記走査用
グリッド層と絶縁膜層とを貫通して、画素に対応するよ
うに所定のパターンでカソード用穴が配列してあり、各
カソード用穴内の底部には、マイクロカソードが形成し
てあるカソード側部材と、光電変換膜層と出力用透明電極層とが少なくとも形成し
てある光電変換膜層側部材とを、上記各カソード用穴内が相互に連通せずに独立して所定
の真空度に保たれるように、真空雰囲気中で張り合わせ
ることを特徴とする撮像素子の製造方法。