JPH05176550A - Inverter apparatus - Google Patents

Inverter apparatus

Info

Publication number
JPH05176550A
JPH05176550A JP3340576A JP34057691A JPH05176550A JP H05176550 A JPH05176550 A JP H05176550A JP 3340576 A JP3340576 A JP 3340576A JP 34057691 A JP34057691 A JP 34057691A JP H05176550 A JPH05176550 A JP H05176550A
Authority
JP
Japan
Prior art keywords
circuit
voltage
inverter
transistor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3340576A
Other languages
Japanese (ja)
Inventor
Yukio Yamanaka
幸男 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP3340576A priority Critical patent/JPH05176550A/en
Publication of JPH05176550A publication Critical patent/JPH05176550A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To facilitate the secure inverter operation of an inverter apparatus which is constituted by the combination of a chopper circuit having an inductor for energy storage and an inverter circuit having a load circuit including a resonance circuit even if the terminal voltage of a switching device varies following the voltage of a smoothing capacitor. CONSTITUTION:The terminal voltage of a switching device 52 and the voltage of a smoothing capacitor 41 are respectively divided by resistors 61-64 and compared with each other by a comparator 65. The output of the comparator 65 is supplied to a single-shot multivibrator circuit 73 for driving as its synchronizing timing signal. With this constitution, even at the time of start when the voltage of the smoothing capacitor 41 is not yet high enough and during the period of voltage rising while the voltage of the smoothing capacitor 41 varies, the synchronizing timing signal can be obtained securely, so that an inverter circuit can perform an oscillating operation steadily.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、交流電源から直流電
力を得るためのチョッパー回路と、この直流電力を高周
波電力に変換するインバータ回路とを組み合わせたイン
バータ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device in which a chopper circuit for obtaining DC power from an AC power source and an inverter circuit for converting this DC power into high frequency power are combined.

【0002】[0002]

【従来の技術】図4は従来のインバータ装置(特願平0
1−335332号参照)の回路である。以下、その回
路構成について説明する。交流電源Eには、コンデンサ
1 ,C2 とトランスT1 よりなるフィルタ回路を介し
てダイオードブリッジDBの交流入力端子が接続されて
いる。ダイオードブリッジDBの直流出力端子には、イ
ンダクタL1 とダイオードD1 とMOSトランジスタQ
2 の直列回路が接続されている。MOSトランジスタQ
2 の両端には、ダイオードD2 を介してコンデンサC3
が接続されている。コンデンサC3 の両端には、バイポ
ーラトランジスタQ1 とMOSトランジスタQ2 の直列
回路が接続されている。トランジスタQ1 の両端には、
直流カット用のコンデンサC4 とインダクタT2 の1次
巻線を介して放電灯FLが接続されている。放電灯FL
のフィラメントの非電源側端子間には、共振用のコンデ
ンサC5 が並列接続されている。インダクタT2 の2次
巻線は、抵抗R13を介してトランジスタQ1 のベース・
エミッタ間に接続されている。MOSトランジスタQ2
の両端には、抵抗R11,R12の直列回路が並列接続され
ている。抵抗R11,R12の接続点は駆動回路Cに入力さ
れている。駆動回路Cの出力はMOSトランジスタQ2
のゲートに入力されている。
2. Description of the Related Art FIG. 4 shows a conventional inverter device (Japanese Patent Application No.
1-335332)). The circuit configuration will be described below. The AC input terminal of the diode bridge DB is connected to the AC power source E via a filter circuit including capacitors C 1 and C 2 and a transformer T 1 . The DC output terminal of the diode bridge DB has an inductor L 1 , a diode D 1 and a MOS transistor Q 1.
Two series circuits are connected. MOS transistor Q
A capacitor C 3 is connected to both ends of 2 through a diode D 2.
Are connected. A series circuit of a bipolar transistor Q 1 and a MOS transistor Q 2 is connected to both ends of the capacitor C 3 . At both ends of the transistor Q 1 ,
The discharge lamp FL is connected via the DC cut capacitor C 4 and the primary winding of the inductor T 2 . Discharge lamp FL
A resonance capacitor C 5 is connected in parallel between the non-power supply side terminals of the filament. The secondary winding of the inductor T 2 is connected to the base of the transistor Q 1 via the resistor R 13.
It is connected between the emitters. MOS transistor Q 2
A series circuit of resistors R 11 and R 12 is connected in parallel to both ends of. The connection point of the resistors R 11 and R 12 is input to the drive circuit C. The output of the drive circuit C is the MOS transistor Q 2
Has been entered into the gate.

【0003】この装置にあっては、MOSトランジスタ
2 をチョッパー回路とインバータ回路のスイッチング
素子として共用化している。バイポーラトランジスタQ
1 はインダクタT2 の2次巻線より負荷回路の共振電流
を帰還させて自励駆動とし、MOSトランジスタQ
2 は、その両端電圧の立ち下がり信号を分圧抵抗R11
12により検出して、駆動回路Cによりオン区間を制御
している。この場合、負荷回路のコンデンサC4 ,C5
とインダクタT2 による固有振動周波数よりもスイッチ
ング周波数を高く設定して、共振回路の励振電圧よりも
共振電流が遅れ位相となる遅相モードで駆動する。この
装置の駆動方式は、特願昭63−297276号に開示
されている。
In this device, a MOS transistor
Q2The switching of chopper circuit and inverter circuit
It is shared as an element. Bipolar transistor Q
1Is the inductor T2From the secondary winding of the load circuit resonance current
Is fed back for self-excited driving, and MOS transistor Q
2Is a voltage dividing resistor R11
R 12Detected by, and control the ON section by drive circuit C
is doing. In this case, the load circuit capacitor CFour, CFive
And inductor T2Switch than natural vibration frequency by
Ringing frequency is set higher than the excitation voltage of the resonant circuit.
The resonance current is driven in the lag mode in which the lag phase occurs. this
The drive system of the device is disclosed in Japanese Patent Application No. 63-297276.
Has been done.

【0004】図4に示す回路の定常状態における動作に
ついて、図5の動作波形図を元に説明する。図5(A)
はトランジスタQ1 の両端電圧の波形、図5(B)はイ
ンバータ回路だけを考えたときのダイオードD2 とトラ
ンジスタQ1 に流れる電流波形であり、図5(C)はチ
ョッパー回路だけを考えたときのダイオードD2 に流れ
る電流の波形である。実際は、図5(B)と(C)の電
流を合成した電流が、図5(D)に示すように、ダイオ
ードD2 とトランジスタQ1 に流れている。トランジス
タQ1 のオン区間は、コンデンサC4 ,C5 と放電灯F
L及びインダクタT2 で決まる共振電流波形によって決
定される。同様に、図5(E)はMOSトランジスタQ
2 の両端電圧の波形、図5(F)はインバータ回路だけ
を考えたときのMOSトランジスタQ2 に流れる電流の
波形であり、図5(G)はチョッパー回路だけを考えた
ときのトランジスタQ2 に流れる電流の波形である。実
際は、図5(F)と(G)の電流を合成した電流が、図
5(H)に示すように、MOSトランジスタQ2 に流れ
ている。ここで、パワーMOSFETよりなるトランジ
スタQ2 のオン区間は、トランジスタQ2 に寄生する逆
並列ダイオードに電流が流れて、その両端電圧が立ち下
がったことを検出して、駆動回路Cにより決定される。
The operation of the circuit shown in FIG. 4 in the steady state will be described with reference to the operation waveform diagram of FIG. Figure 5 (A)
The waveform of the voltage across the transistor Q 1, FIG. 5 (B) is a waveform of the current flowing through the diode D 2 and the transistor to Q 1 when considering only the inverter circuit, FIG. 5 (C) is considered only chopper circuit 7 is a waveform of a current flowing through the diode D 2 at that time. Actually, a current obtained by combining the currents of FIGS. 5B and 5C flows through the diode D 2 and the transistor Q 1 as shown in FIG. 5D. The ON section of the transistor Q 1 has the capacitors C 4 and C 5 and the discharge lamp F.
It is determined by the resonant current waveform determined by L and the inductor T 2 . Similarly, FIG. 5 (E) shows a MOS transistor Q.
2 shows the waveform of the voltage across both ends, FIG. 5 (F) shows the waveform of the current flowing in the MOS transistor Q 2 when only the inverter circuit is considered, and FIG. 5 (G) shows the transistor Q 2 when only the chopper circuit is considered. It is the waveform of the current flowing through. Actually, a current obtained by combining the currents of FIGS. 5F and 5G flows in the MOS transistor Q 2 as shown in FIG. 5H. Here, the ON period of the transistor Q 2 formed of the power MOSFET is determined by the drive circuit C by detecting that a current flows through the antiparallel diode parasitic on the transistor Q 2 and the voltage across the diode has fallen. ..

【0005】図6は、図4のインバータ装置をさらに具
体化した回路構成(特願平01−335334号参照)
を示す。インバータ回路5は、主スイッチング素子とし
てトランジスタ51及びMOSFET52を備えてい
る。トランジスタ51には、ダイオード53が逆並列接
続されており、MOSFET52は逆方向の寄生ダイオ
ード54を備えている。トランジスタ51の両端には、
直流カット用のコンデンサ57を介して、コンデンサ5
8とトランス55の1次巻線55aの直列回路が接続さ
れている。さらに、トランス55の2次巻線55bが帰
還手段として使用されており、一方のスイッチング素子
であるトランジスタ51のベース端子のみに抵抗56を
介してインバータ回路5の振動電流を帰還している。
FIG. 6 is a circuit configuration in which the inverter device of FIG. 4 is further embodied (see Japanese Patent Application No. 01-335334).
Indicates. The inverter circuit 5 includes a transistor 51 and a MOSFET 52 as main switching elements. A diode 53 is connected in antiparallel to the transistor 51, and a MOSFET 52 includes a parasitic diode 54 in the reverse direction. At both ends of the transistor 51,
Capacitor 5 through DC cut capacitor 57
8 and the primary circuit 55a of the transformer 55 are connected in series. Further, the secondary winding 55b of the transformer 55 is used as a feedback means, and the oscillating current of the inverter circuit 5 is fed back to the base terminal of the transistor 51, which is one of the switching elements, via the resistor 56.

【0006】次に、平滑回路4は、インダクタ42と、
インバータ回路5のMOSFET52及びダイオード5
3、並びに平滑用のコンデンサ41で構成されている。
つまり、インバータ回路5のMOSFET52及びダイ
オード53は、平滑回路4のチョッパー用のスイッチン
グ手段として兼用されている。整流回路3の出力は、イ
ンダクタ42を介してMOSFET52に印加されてお
り、MOSFET52がオンされると、インダクタ42
に電磁エネルギーが蓄積され、MOSFET52がオフ
されると、この電磁エネルギーがダイオード53を介し
て平滑用のコンデンサ41に放出される。平滑用のコン
デンサ41に充電された直流電圧は、インバータ回路5
の入力電圧となる。
Next, the smoothing circuit 4 includes an inductor 42,
MOSFET 52 and diode 5 of the inverter circuit 5
3 and a smoothing capacitor 41.
That is, the MOSFET 52 and the diode 53 of the inverter circuit 5 are also used as the switching means for the chopper of the smoothing circuit 4. The output of the rectifier circuit 3 is applied to the MOSFET 52 via the inductor 42, and when the MOSFET 52 is turned on, the inductor 42 is turned on.
When electromagnetic energy is accumulated in the MOSFET and the MOSFET 52 is turned off, this electromagnetic energy is released to the smoothing capacitor 41 via the diode 53. The DC voltage charged in the smoothing capacitor 41 is supplied to the inverter circuit 5
Becomes the input voltage of.

【0007】次に、インバータ起動回路6は、トランジ
スタ51のオフを検出するために、MOSFET52の
両端に並列接続された抵抗61,62の直列回路よりな
る。この抵抗61,62の直列回路には、インダクタ4
2を介して整流回路3の整流出力が印加されており、起
動時には、商用電源1の整流信号が印加されることにな
る。このインバータ起動回路6の出力を受けて、制御回
路7はMOSFET52をオン・オフ制御するための信
号を発生する。ここで、制御回路7は、単安定マルチバ
イブレータ回路73と、その出力パルス幅を決定するた
めの抵抗71及びコンデンサ72より構成されている。
単安定マルチバイブレータ回路73は、汎用の集積回路
(例えば、日本電気株式会社製μPD4538)よりな
り、立ち下がりトリガー入力端子BがHighレベルか
らLowレベルに変化した後、一定時間は出力端子Qが
Highレベル、出力端子Q’がLowレベルとなる。
本実施例にあっては、インバータ起動回路6の出力信号
が単安定マルチバイブレータ回路73のトリガー信号と
なっている。単安定マルチバイブレータ回路73の出力
端子QがHighレベルになる時間(出力端子Q’がL
owレベルになる時間)は、抵抗71とコンデンサ72
の時定数で決定される。出力端子Qは、バッファ用集積
回路(例えば、日本電気株式会社製μPD4050)で
構成された駆動回路8を介してMOSFET52のゲー
ト端子に接続されている。駆動回路8は、単安定マルチ
バイブレータ回路73の出力端子Qの出力電流増幅用で
ある。したがって、単安定マルチバイブレータ回路73
は、MOSFET52のオン期間を決めるためのタイマ
ー回路として動作する。なお、商用電源1と整流回路3
の交流入力端子の間には、コンデンサ21,24とトラ
ンス22,23を含むフィルター回路2が挿入されてい
る。このフィルター回路2は、商用電源1からの商用交
流周波数に対しては低インピーダンスとなり、チョッパ
ー型の平滑回路4のスイッチング周波数に対しては高イ
ンピーダンスとなるように設計されており、平滑回路4
に流れるスイッチング電流を平滑化して、入力電流を正
弦波に近い波形としているものである。
Next, the inverter starting circuit 6 comprises a series circuit of resistors 61 and 62 connected in parallel to both ends of the MOSFET 52 in order to detect the off state of the transistor 51. In the series circuit of the resistors 61 and 62, the inductor 4
The rectification output of the rectification circuit 3 is applied via 2, and the rectification signal of the commercial power supply 1 is applied at the time of startup. Upon receiving the output of the inverter starting circuit 6, the control circuit 7 generates a signal for controlling the on / off of the MOSFET 52. Here, the control circuit 7 is composed of a monostable multivibrator circuit 73, a resistor 71 and a capacitor 72 for determining the output pulse width thereof.
The monostable multivibrator circuit 73 is composed of a general-purpose integrated circuit (for example, μPD4538 manufactured by NEC Corporation), and after the falling trigger input terminal B changes from High level to Low level, the output terminal Q is High for a certain period of time. The level and the output terminal Q'become Low level.
In this embodiment, the output signal of the inverter starting circuit 6 is the trigger signal of the monostable multivibrator circuit 73. The time when the output terminal Q of the monostable multivibrator circuit 73 becomes High level (the output terminal Q'is L
The time when it becomes the ow level) is the resistance 71 and the capacitor 72.
It is determined by the time constant of. The output terminal Q is connected to the gate terminal of the MOSFET 52 via the drive circuit 8 including an integrated circuit for buffer (eg, μPD4050 manufactured by NEC Corporation). The drive circuit 8 is for amplifying the output current of the output terminal Q of the monostable multivibrator circuit 73. Therefore, the monostable multivibrator circuit 73
Operates as a timer circuit for determining the ON period of the MOSFET 52. The commercial power supply 1 and the rectifier circuit 3
A filter circuit 2 including capacitors 21 and 24 and transformers 22 and 23 is inserted between the AC input terminals. The filter circuit 2 is designed to have a low impedance with respect to the commercial AC frequency from the commercial power source 1 and a high impedance with respect to the switching frequency of the chopper type smoothing circuit 4, and the smoothing circuit 4
The switching current flowing through is smoothed so that the input current has a waveform close to a sine wave.

【0008】以下、上記回路の動作をインバータ回路の
起動時(インバータ回路が発振を開始する前)と、イン
バータ回路の起動後(インバータ回路が発振を開始した
後)に分けて説明する。
The operation of the above circuit will be described separately when the inverter circuit is started (before the inverter circuit starts oscillation) and after the inverter circuit is started (after the inverter circuit starts oscillation).

【0009】(a)インバータ回路の起動時の動作 まず、商用電源1が投入されると、MOSFET52の
両端には、整流回路3の出力電圧と、コンデンサ41が
コンデンサ57,58及び抵抗61,62を経由して放
電することにより生じる電圧の合成電圧が印加される。
この電圧を、抵抗61,62により分圧した電圧波形図
を図7(イ)に示す。このとき、抵抗61,62により
分圧された電圧V6 と、単安定マルチバイブレータ回路
73のトリガー入力端子Bのスレッシュホールド電圧値
Vthとの関係は、図7(イ)に示すように設定されて
いる。今、抵抗62の両端電圧V6 が、単安定マルチバ
イブレータ回路73のトリガー入力端子Bのスレシホー
ルド電圧値Vthよりも高い状態から低い状態に変化す
ると、単安定マルチバイブレータ回路73の出力端子Q
は、図7(ロ)に示すように、一定時間だけHighレ
ベルとなる。この出力端子QがHighレベルとなる時
間は、抵抗71とコンデンサ72により決定される。こ
れにより、MOSFET52はオンし、平滑用のコンデ
ンサ41から、コンデンサ57、コンデンサ58、トラ
ンス55の1次巻線55aを通して電流が流れて、コン
デンサ57が充電される。このとき、トランジスタ51
はトランス55の2次巻線55bにより逆バイアスされ
るので、オフ状態となる。やがて、単安定マルチバイブ
レータ回路73の出力端子QがLowレベルとなり、M
OSFET52はオフする。このとき、トランス55の
1次巻線55aに流れる電流はゼロになるので、2次巻
線55bには逆の電圧が誘起され、トランジスタ51が
オンして、コンデンサ57の放電が開始され、やがて電
流がゼロになると、トランジスタ51はオフする。トラ
ンジスタ51がオフすると、再び整流回路3の出力電圧
がインダクタ42を介して印加され、上述のように、再
びMOSFET52がオンする。以上のように、インバ
ータ回路は起動され、やがて発振モードへと移行する。
(A) Operation at Startup of Inverter Circuit First, when the commercial power supply 1 is turned on, the output voltage of the rectifier circuit 3 and the capacitors 41, 57 and 58 and the resistors 61 and 62 are provided across the MOSFET 52. A combined voltage of the voltages generated by discharging via is applied.
A voltage waveform diagram obtained by dividing this voltage by the resistors 61 and 62 is shown in FIG. At this time, the relationship between the voltage V 6 divided by the resistors 61 and 62 and the threshold voltage value Vth of the trigger input terminal B of the monostable multivibrator circuit 73 is set as shown in FIG. ing. Now, when the voltage V 6 across the resistor 62 changes from a state higher than the threshold voltage value Vth of the trigger input terminal B of the monostable multivibrator circuit 73 to a state lower than the threshold voltage value Vth, the output terminal Q of the monostable multivibrator circuit 73.
Becomes high level for a certain period of time, as shown in FIG. The time when the output terminal Q becomes High level is determined by the resistor 71 and the capacitor 72. As a result, the MOSFET 52 is turned on, a current flows from the smoothing capacitor 41 through the capacitor 57, the capacitor 58, and the primary winding 55a of the transformer 55, and the capacitor 57 is charged. At this time, the transistor 51
Is reverse-biased by the secondary winding 55b of the transformer 55, and is turned off. Eventually, the output terminal Q of the monostable multivibrator circuit 73 becomes low level, and M
The OSFET 52 is turned off. At this time, since the current flowing through the primary winding 55a of the transformer 55 becomes zero, a reverse voltage is induced in the secondary winding 55b, the transistor 51 is turned on, the discharge of the capacitor 57 is started, and eventually. When the current becomes zero, the transistor 51 turns off. When the transistor 51 is turned off, the output voltage of the rectifier circuit 3 is applied again via the inductor 42, and the MOSFET 52 is turned on again as described above. As described above, the inverter circuit is activated and eventually shifts to the oscillation mode.

【0010】(b)インバータ回路の起動後の動作 図8は上記回路の高周波的動作を示す動作波形図であ
る。図8(イ)はMOSFET52の両端電圧Vd2
同図(ロ)は抵抗62の両端電圧、同図(ハ)はトラン
ス55の2次巻線55bの出力電圧を示している。ま
た、図8(ニ)はMOSFET52の順方向電流Ic2
と逆方向電流Id2 、同図(ホ)はトランジスタ51の
順方向電流Ic1 とダイオード53に流れる電流Id1
を示している。この図8において、期間t1 はMOSF
ET52がオフ、トランジスタ51がオンしている期間
であり、期間t2 はトランジスタ51がオフ、MOSF
ET52がオンしている期間である。ここで、前項
(a)で説明した起動時の動作によりインバータ回路5
に振動電流が流れ出すと、トランス55の2次巻線55
bによりトランジスタ51がバイアスされ、コンデンサ
57の蓄積電荷を電源としてトランジスタ51に電流I
1 が流れる(図8(ホ)参照)。このとき、トランス
55のコアは飽和磁束に向かって直線的に磁化される。
やがて、コアが飽和磁束に達すると、インダクタンスは
急激にゼロの方向に向かい、その結果、トランジスタ5
1のコレクタ電流の時間変化分は無限大となる。トラン
ジスタ51のコレクタ電流Ic1 がベース電流のhfe
倍に達すると、トランジスタ51は不飽和状態となり、
トランス55の各巻線55a,55bの誘起電圧は低下
するから、帰還されるベース電流も減少し、トランジス
タ51はオフする。トランジスタ51がオフした後も、
トランス55の1次巻線55aに流れる振動電流が同一
方向に流れようとするので、MOSFET52の寄生ダ
イオード54が導通し、電流Id2 が放電灯等よりなる
負荷9、コンデンサ57、コンデンサ41を介して流れ
る。寄生ダイオード54が導通すると、MOSFET5
2のドレイン電圧Vd2 はゼロになるので、単安定マル
チバイブレータ回路73の立ち下がりトリガー入力端子
BはHighレベルからLowレベルに変化し、単安定
マルチバイブレータ回路73の出力端子QはHighレ
ベルとなり、MOSFET52のゲート端子は順バイア
スされる。MOSFET52の寄生ダイオード54に流
れる振動電流Id2 がゼロになった後は、コンデンサ4
1からインバータ回路を介して流れる振動電流と整流回
路3からインダクタ42を介して流れる電流との合成電
流Ic2 が流れる。このとき、インダクタ42には、電
流が流れることによる電磁エネルギーが蓄積される。や
がて、抵抗71とコンデンサ72で決まる所定時間の経
過後に単安定マルチバイブレータ回路73の出力端子Q
はLowレベルとなり、MOSFET52はオフ状態と
なる。MOSFET52のオン時にインダクタ42に蓄
積されていた電磁エネルギーは、MOSFET52のオ
フ時には、ダイオード53及び整流回路3のダイオード
ブリッジを介して平滑用のコンデンサ41に放出され、
平滑用のコンデンサ41は充電される。この場合、ダイ
オード53に流れる電流はインバータ回路5からの振動
電流と整流回路3の出力電流との合成電流となる。
(B) Operation after startup of inverter circuit FIG. 8 is an operation waveform diagram showing a high frequency operation of the above circuit. FIG. 8A shows a voltage Vd 2 across the MOSFET 52,
The figure (b) shows the voltage across the resistor 62, and the figure (c) shows the output voltage of the secondary winding 55 b of the transformer 55. Further, FIG. 8D shows the forward current Ic 2 of the MOSFET 52.
And the reverse current Id 2 , and the figure (e) shows the forward current Ic 1 of the transistor 51 and the current Id 1 flowing in the diode 53.
Is shown. In FIG. 8, the period t 1 is MOSF.
This is a period in which the ET 52 is off and the transistor 51 is on. During the period t 2, the transistor 51 is off and the MOSF is on.
This is the period when the ET 52 is on. Here, the inverter circuit 5 is operated by the operation at the time of start-up described in (a) above.
When an oscillating current starts to flow into the secondary winding 55 of the transformer 55,
The transistor 51 is biased by b, and the electric charge accumulated in the capacitor 57 is used as a power source to supply a current I to the transistor 51.
c 1 flows (see FIG. 8 (e)). At this time, the core of the transformer 55 is linearly magnetized toward the saturation magnetic flux.
Eventually, when the core reaches saturation flux, the inductance rapidly goes to zero, resulting in transistor 5
The time variation of the collector current of 1 becomes infinite. The collector current Ic 1 of the transistor 51 is the base current hfe
When it reaches double, the transistor 51 becomes unsaturated,
Since the induced voltage in each winding 55a, 55b of the transformer 55 decreases, the base current fed back also decreases, and the transistor 51 is turned off. Even after the transistor 51 turns off,
Since the oscillating current flowing in the primary winding 55a of the transformer 55 tries to flow in the same direction, the parasitic diode 54 of the MOSFET 52 becomes conductive, and the current Id 2 passes through the load 9 including a discharge lamp, the capacitor 57, and the capacitor 41. Flowing. When the parasitic diode 54 becomes conductive, the MOSFET 5
Since the drain voltage Vd 2 of 2 becomes zero, the falling trigger input terminal B of the monostable multivibrator circuit 73 changes from the high level to the low level, and the output terminal Q of the monostable multivibrator circuit 73 becomes the high level, The gate terminal of MOSFET 52 is forward biased. After the oscillating current Id 2 flowing in the parasitic diode 54 of the MOSFET 52 becomes zero, the capacitor 4
A combined current Ic 2 of the oscillating current flowing from 1 through the inverter circuit and the current flowing from the rectifying circuit 3 through the inductor 42 flows. At this time, electromagnetic energy due to the current flowing is accumulated in the inductor 42. Eventually, after a lapse of a predetermined time determined by the resistor 71 and the capacitor 72, the output terminal Q of the monostable multivibrator circuit 73.
Goes low and the MOSFET 52 is turned off. The electromagnetic energy stored in the inductor 42 when the MOSFET 52 is turned on is released to the smoothing capacitor 41 via the diode 53 and the diode bridge of the rectifier circuit 3 when the MOSFET 52 is turned off.
The smoothing capacitor 41 is charged. In this case, the current flowing through the diode 53 is a combined current of the oscillating current from the inverter circuit 5 and the output current of the rectifying circuit 3.

【0011】[0011]

【発明が解決しようとする課題】上述の従来例にあって
は、商用電源1の整流出力を一方のMOSFET52の
制御回路7に入力してインバータ回路5を起動させるイ
ンバータ起動回路6と、インバータ回路5のMOSFE
T52のオフを検出する回路を兼用したことにより、安
価なインバータ装置を提供できるものである。しかしな
がら、インバータ回路5が起動したとき、単安定マルチ
バイブレータ回路73のトリガー入力端子Bのスレッシ
ュホールド電圧Vthは、抵抗62の両端電圧V6 の最
大値V1 と最小値V2 の間に設定してやる必要がある。
ところが、抵抗62の両端電圧V6 の最大値V1 と最小
値V2 は入力電圧により変化するため、広い範囲での入
力電圧には対応し切れないという問題がある。さらに、
インバータが動作を開始した後は、チョッパー回路の昇
圧作用により、平滑用コンデンサ41の電圧は高くな
り、MOSFET52の両端に印加される電圧が高くな
り、抵抗62の両端電圧がスレッシュホールド電圧Vt
hよりも低くならず、MOSFET52に正方向のオン
駆動信号が与えられないという問題が生じる。
In the above-mentioned conventional example, an inverter starting circuit 6 for starting the inverter circuit 5 by inputting the rectified output of the commercial power source 1 to the control circuit 7 of one MOSFET 52, and an inverter circuit. 5 MOSFE
Since the circuit for detecting the OFF of T52 is also used, an inexpensive inverter device can be provided. However, when the inverter circuit 5 is activated, the threshold voltage Vth of the trigger input terminal B of the monostable multivibrator circuit 73 is set between the maximum value V 1 and the minimum value V 2 of the voltage V 6 across the resistor 62. There is a need.
However, since the maximum value V 1 and the minimum value V 2 of the voltage V 6 across the resistor 62 change depending on the input voltage, there is a problem that it cannot handle the input voltage in a wide range. further,
After the inverter starts operating, the voltage of the smoothing capacitor 41 increases due to the boosting action of the chopper circuit, the voltage applied across the MOSFET 52 increases, and the voltage across the resistor 62 changes to the threshold voltage Vt.
There is a problem in that the ON drive signal in the forward direction is not given to the MOSFET 52 without being lower than h.

【0012】例えば、図9(a)に示すように、MOS
FET52の逆方向寄生ダイオードに流れるフライホイ
ール電流Ifが多い場合には、フライホイール電流If
が流れている期間に、抵抗62の両端電圧V6 がスレッ
シュホールド電圧Vth以下になり、MOSFET52
に正方向のオン駆動信号が与えられる。しかしながら、
電源電圧の低下等によりフライホイール電流Ifが減少
した場合には、図9(b)に示すように、フライホイー
ル電流Ifが流れている期間、抵抗62の両端電圧V6
が下がって来るが、フライホイール電流Ifが無くなる
と、抵抗62の両端電圧V6 は、逆に高くなり始める。
したがって、スレッシュホールド電圧が図9(b)のV
th1 のように高く設定されていれば、抵抗62の両端
電圧V6 がVth1 以下になる時点で、MOSFET5
2に正方向のオン駆動信号が与えられて、インバータ動
作が継続するが、スレッシュホールド電圧が図9(b)
のVth2 のように低く設定されていれば、抵抗62の
両端電圧V6 がVth2 以下にならないため、MOSF
ET52に正方向のオン駆動信号が与えられず、インバ
ータ動作が継続しない。したがって、スレッシュホール
ド電圧は出来るだけ、抵抗62の両端電圧V6 の最大値
近傍で若干低めに設定しておくことが好ましい。しかし
ながら、前述のように、インバータ回路の起動時や昇圧
電圧がまだ低い場合には、逆にスレッシュホールド電圧
の方が抵抗62の両端電圧V6 の最大値よりも高くなっ
てしまうことがあり、この場合、スレッシュホールド電
圧Vthは抵抗62の両端電圧V6 よりも常に高くなっ
ており、この場合にも、MOSFET52に正方向のオ
ン駆動信号が与えられず、インバータが動作しないとい
う欠点があった。
For example, as shown in FIG.
When the flywheel current If flowing in the reverse parasitic diode of the FET 52 is large, the flywheel current If is large.
The voltage V 6 across the resistor 62 becomes equal to or lower than the threshold voltage Vth while the MOSFET 52 is flowing.
A positive ON drive signal is applied to. However,
When the flywheel current If decreases due to a decrease in the power supply voltage or the like, as shown in FIG. 9B, the voltage V 6 across the resistor 62 is maintained during the flywheel current If is flowing.
However, when the flywheel current If disappears, the voltage V 6 across the resistor 62 starts to increase.
Therefore, the threshold voltage is V in FIG.
If it is set high like th 1 , the MOSFET 5 is turned off when the voltage V 6 across the resistor 62 becomes Vth 1 or less.
2 is given a positive ON drive signal and the inverter operation continues, but the threshold voltage is shown in FIG.
If it is set to a low value like Vth 2, the voltage V 6 across the resistor 62 does not become Vth 2 or less, so that the MOSF
The forward drive signal is not given to the ET 52, and the inverter operation does not continue. Therefore, it is preferable to set the threshold voltage as low as possible near the maximum value of the voltage V 6 across the resistor 62. However, as described above, when the inverter circuit is started or when the boosted voltage is still low, on the contrary, the threshold voltage may be higher than the maximum value of the voltage V 6 across the resistor 62. In this case, the threshold voltage Vth is always higher than the voltage V 6 across the resistor 62, and even in this case, the MOSFET 52 is not supplied with the ON drive signal in the positive direction and the inverter does not operate. ..

【0013】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、エネルギー蓄積用
のインダクタを備えるチョッパー回路と、共振回路を含
む負荷回路を備えるインバータ回路とを組み合わせたイ
ンバータ装置において、起動時やチョッパー回路の昇圧
電圧が低い場合にも確実に動作し、また、正常に安定動
作に達した後、瞬時停電や電源変動によりフライホイー
ル電流が減少した場合にも、確実にインバータ動作が行
えるようにすることにある。
The present invention has been made in view of the above circumstances, and an object thereof is to combine a chopper circuit having an inductor for energy storage and an inverter circuit having a load circuit including a resonance circuit. In the inverter device, it operates reliably even at startup or when the boost voltage of the chopper circuit is low, and when the flywheel current decreases due to momentary power failure or power fluctuation after reaching normal stable operation, It is to ensure that the inverter operation can be performed.

【0014】[0014]

【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図1に示すように、逆方向電
流を阻止しない第1のスイッチング素子(バイポーラト
ランジスタ51とダイオード53)及び第2のスイッチ
ング素子(MOSFET52)の直列回路を平滑電源
(コンデンサ41)の両端に並列的に接続し、第1及び
第2のスイッチング素子を交互にオン・オフすることに
より共振回路を含む負荷回路に高周波電力を供給するイ
ンバータ回路と、インバータ回路における一方のスイッ
チング素子(MOSFET52)のオン時に当該スイッ
チング素子を介して交流電源1からエネルギー蓄積用の
インダクタ42に電流を流してインダクタ42にエネル
ギーを蓄積し、上記一方のスイッチング素子のオフ時に
他方のスイッチング素子の逆方向電流通電経路(ダイオ
ード53)を介して上記平滑電源にインダクタ42の蓄
積エネルギーを放出するチョッパー回路と、上記一方の
スイッチング素子の両端電圧の立ち下がりに同期して、
一定時間は上記一方のスイッチング素子をオン駆動する
駆動回路(単安定マルチバイブレータ73)とを備えた
インバータ装置において、前記スイッチング素子の両端
電圧を、平滑電源の電圧に応じて変化する基準電圧と比
較する比較回路65の出力信号を前記駆動回路の同期タ
イミング信号としたことを特徴とするものである。
According to the present invention, in order to solve the above problems, as shown in FIG. 1, a first switching element (bipolar transistor 51 and diode 53) that does not block a reverse current is provided. ) And a second switching element (MOSFET 52) in series with a smoothing power source (capacitor 41) connected in parallel, and includes a resonance circuit by alternately turning on and off the first and second switching elements. When an inverter circuit that supplies high-frequency power to the load circuit and one switching element (MOSFET 52) in the inverter circuit are turned on, a current flows from the AC power supply 1 to the energy storage inductor 42 through the switching element, and the inductor 42 is energized. Is stored, and when one of the above switching elements is off, the other switching A chopper circuit for releasing the stored energy in the inductor 42 to the smooth power through the reverse current current path of the child (diode 53), in synchronization with the falling of the voltage across one of the switching elements described above,
In an inverter device provided with a drive circuit (monostable multivibrator 73) that turns on one of the switching elements for a certain period of time, the voltage across the switching element is compared with a reference voltage that changes according to the voltage of the smoothing power supply. The output signal of the comparison circuit 65 is a synchronization timing signal of the drive circuit.

【0015】[0015]

【作用】図1の回路では、MOSFET52の両端電圧
の立ち下がりを検出するしきい値レベル(スレッシュホ
ールド電圧)を、チョッパー回路により昇圧した平滑用
コンデンサ41の電源電圧に応じて変化させるようにし
たので、起動時やチョッパー回路の昇圧電圧が低い場合
にも確実に動作し、また、正常に安定動作に達した後、
瞬時停電や電源変動によりフライホイール電流が減少し
た場合にも、確実にインバータ動作が行えるものであ
る。
In the circuit of FIG. 1, the threshold level (threshold voltage) for detecting the fall of the voltage across the MOSFET 52 is changed according to the power supply voltage of the smoothing capacitor 41 boosted by the chopper circuit. Therefore, it operates reliably even at startup or when the boost voltage of the chopper circuit is low, and after reaching normal stable operation,
Even if the flywheel current decreases due to momentary power failure or power fluctuation, the inverter can be operated reliably.

【0016】[0016]

【実施例】図1は本発明の第1実施例の回路図である。
インバータ装置の構成及び基本動作は、図4の従来例回
路と同様であるが、MOSFET52の両端電圧を抵抗
61,62で分圧した電圧と、平滑用コンデンサ41の
両端電圧を抵抗63,64で分圧した電圧をオペアンプ
用のICよりなる比較回路65で比較して、その出力信
号を単安定マルチバイブレータ回路73の立ち下がりト
リガー入力端子Bに印加している点が特徴である。つま
り、従来の回路では、図2(a)に示すように、MOS
FET52の両端電圧を抵抗61,62で分圧した電圧
6 を、単安定マルチバイブレータ回路73によって決
まる一定のスレッシュホールド電圧Vthと比較してい
た。このため、フライホイール電流が少ないときには、
図2(b)に示すように、MOSFET52の両端電圧
の落ち込みが少なく、MOSFET52の両端電圧の立
ち下がりを検出できないことがある。これに対して、本
実施例においては、平滑用コンデンサ41の両端電圧の
増減に応じて、上記電圧V6 と比較する基準電圧Vt
h’が変化することになる。このように構成することに
より、次のような利点がある。
1 is a circuit diagram of a first embodiment of the present invention.
The configuration and basic operation of the inverter device are the same as those of the conventional circuit of FIG. 4, but the voltage obtained by dividing the voltage across the MOSFET 52 by the resistors 61 and 62 and the voltage across the smoothing capacitor 41 by the resistors 63 and 64. The characteristic is that the divided voltage is compared by a comparison circuit 65 composed of an IC for operational amplifier, and the output signal is applied to the falling trigger input terminal B of the monostable multivibrator circuit 73. That is, in the conventional circuit, as shown in FIG.
The voltage V 6 obtained by dividing the voltage across the FET 52 by the resistors 61 and 62 was compared with the constant threshold voltage Vth determined by the monostable multivibrator circuit 73. Therefore, when the flywheel current is small,
As shown in FIG. 2B, the voltage drop across the MOSFET 52 is small, and the voltage drop across the MOSFET 52 may not be detected. On the other hand, in the present embodiment, the reference voltage Vt to be compared with the above voltage V 6 according to the increase or decrease of the voltage across the smoothing capacitor 41.
h'will change. With this configuration, there are the following advantages.

【0017】まず、起動時には、チョッパーが動作して
いないので、平滑用コンデンサ41には、入力電圧を整
流平滑した脈流電圧が得られる。この脈流電圧を抵抗6
3,64で分圧して得られた抵抗64の両端電圧を比較
回路65の基準電圧Vth’とすると、図2(c)に示
すように、V1 >Vth’>V2 となるように設定して
おくと、図2(d)に示すように、電圧V6 が基準電圧
Vth’を下回ることが比較回路65により検出され
て、起動がかかり、インバータ回路が発振動作を開始す
る。これにより、チョッパー回路が動作して、平滑用コ
ンデンサ41の両端電圧が昇圧されるので、MOSFE
T52の両端に印加される電圧が上昇し、抵抗61,6
2で分圧された抵抗62の両端電圧V6 が高くなるが、
それに応じて平滑用コンデンサ41を抵抗63,64で
分圧した抵抗64の電圧Vth’も高くなる。つまり、
チョッパー回路の昇圧電圧がどのように変化しても、基
準電圧Vth’及び検出電圧V6 が共に変化して、互い
に補正し合うことになる。よって、先に述べた電源変動
や瞬時停電等の何らかの影響で上段のトランジスタ51
がオフしたときに、下段のMOSFET52の両端電圧
の落ち込みが少ない場合にも、トランジスタ51のオフ
を確実に検出し、発振動作を継続できる。
First, since the chopper is not operating at startup, the smoothing capacitor 41 can obtain a pulsating current voltage obtained by rectifying and smoothing the input voltage. This pulsating voltage is applied to the resistor 6
Assuming that the voltage across the resistor 64 obtained by dividing by 3 and 64 is the reference voltage Vth 'of the comparison circuit 65, it is set such that V 1 >Vth'> V 2 as shown in FIG. Then, as shown in FIG. 2D, the comparison circuit 65 detects that the voltage V 6 is lower than the reference voltage Vth ′, the activation is started, and the inverter circuit starts the oscillation operation. As a result, the chopper circuit operates and the voltage across the smoothing capacitor 41 is boosted.
The voltage applied to both ends of T52 rises and the resistances 61 and 6
Although the voltage V 6 across the resistor 62 divided by 2 increases,
Accordingly, the voltage Vth ′ of the resistor 64 obtained by dividing the smoothing capacitor 41 by the resistors 63 and 64 also becomes high. That is,
No matter how the boosted voltage of the chopper circuit changes, both the reference voltage Vth ′ and the detection voltage V 6 change, and they compensate each other. Therefore, the transistor 51 in the upper stage is affected by the influence of the power supply fluctuation, the momentary power failure, etc. described above.
Even when the voltage drop across the lower MOSFET 52 is small when the transistor is turned off, the transistor 51 can be reliably detected to be turned off and the oscillation operation can be continued.

【0018】図3は本発明の第2実施例の回路図であ
る。以下、その回路構成について説明する。インバータ
回路は、ハーフブリッジ構成であり、パワーMOSFE
TよりなるトランジスタQ1 ,Q2 の直列回路と、コン
デンサC5 ,C6 の直列回路が平滑用のコンデンサC3
と並列的に接続されており、トランジスタQ1 ,Q2
接続点とコンデンサC5 ,C6 の接続点の間には、イン
ダクタL2 とコンデンサC7 及び放電灯FLを含むLC
共振回路が負荷回路として接続されている。ここで、コ
ンデンサC5 ,C6 の容量は、共振用のコンデンサC7
の容量に比べて十分に大きく、コンデンサC5 ,C6
共振には寄与しない。
FIG. 3 is a circuit diagram of the second embodiment of the present invention. The circuit configuration will be described below. The inverter circuit has a half-bridge structure, and power MOSFE
A series circuit of transistors Q 1 and Q 2 formed of T and a series circuit of capacitors C 5 and C 6 are capacitors C 3 for smoothing.
LC connected in parallel between the transistor Q 1 and Q 2 and between the connection points of the capacitors C 5 and C 6 and including an inductor L 2 , a capacitor C 7 and a discharge lamp FL.
The resonance circuit is connected as a load circuit. Here, the capacitances of the capacitors C 5 and C 6 are the capacitors C 7 for resonance.
The capacitance is sufficiently larger than that of the capacitors C 5 and C 6 and does not contribute to resonance.

【0019】インバータ回路のトランジスタQ1 ,Q2
の制御電極には、トランジスタQ1 ,Q2 を交互にオン
・オフさせるような駆動信号がそれぞれ駆動回路I
1 ,IC2 から供給されている。交流電源Eには、コ
ンデンサC1 ,C2 とトランスT 1 よりなるノイズフィ
ルタを介してダイオードブリッジDBの交流入力端が接
続され、ダイオードブリッジDBの直流出力端には、イ
ンダクタL1 とダイオードD1 とトランジスタQ2 の直
列回路が接続されている。このインダクタL1 は、ダイ
オードD1 とトランジスタQ1 の逆方向寄生ダイオード
と平滑用コンデンサC3 並びにダイオードブリッジDB
の直流出力端と共に閉回路を構成している。
Transistor Q of the inverter circuit1, Q2
The control electrode of the transistor Q1, Q2Turn on alternately
-The drive signals that turn off are drive circuits I, respectively.
C1, IC2Sourced from. AC power supply E
C Densa C1, C2And trance T 1Consisting of
AC input terminal of the diode bridge DB is connected via
The DC output terminal of the diode bridge DB is connected to
Inductor L1And diode D1And transistor Q2Directly
The column circuit is connected. This inductor L1Is a die
Aether D1And transistor Q1Reverse parasitic diode
And smoothing capacitor C3And diode bridge DB
It forms a closed circuit with the DC output terminal of.

【0020】本実施例におけるチョッパー回路は、トラ
ンジスタQ2 とダイオードD1 、トランジスタQ1 の逆
方向寄生ダイオード、平滑用コンデンサC3 及びインダ
クタL1 で構成されている。トランジスタQ2 がオンで
あるときには、ダイオードブリッジDBからインダクタ
1 、ダイオードD1 、トランジスタQ2 を介して電流
が流れて、インダクタL1 にエネルギーが蓄積される。
そして、トランジスタQ2 がオフすると、インダクタL
1 の蓄積エネルギーがダイオードD1 、トランジスタQ
1 の逆方向寄生ダイオード、コンデンサC3 を介して放
出され、コンデンサC3 が充電される。これにより、交
流電源Eをスイッチングして、コンデンサC3 に平滑な
直流電圧を得ることができる。
The chopper circuit in this embodiment comprises a transistor Q 2 , a diode D 1 , a reverse parasitic diode of the transistor Q 1 , a smoothing capacitor C 3 and an inductor L 1 . When the transistor Q 2 is on, a current flows from the diode bridge DB through the inductor L 1 , the diode D 1 and the transistor Q 2 , and energy is stored in the inductor L 1 .
Then, when the transistor Q 2 turns off, the inductor L
Stored energy diode D 1 of the 1, the transistor Q
It is discharged through the reverse parasitic diode of 1 , the capacitor C 3 , and the capacitor C 3 is charged. As a result, the AC power source E can be switched to obtain a smooth DC voltage in the capacitor C 3 .

【0021】次に、トランジスタQ1 の駆動回路IC1
の構成について説明する。駆動回路IC1 は汎用の単安
定マルチバイブレータ回路(例えば、日本電気株式会社
製のμPD4538)よりなり、その電源端子Vdd,
Vssには低圧直流電源E1 の直流電圧が印加されてい
る。また、この単安定マルチバイブレータ回路IC1
時定数設定端子T1 ,T2 には、コンデンサC8 が接続
されている。このコンデンサC8 は、抵抗R3 を介して
充電される。したがって、単安定マルチバイブレータ回
路IC1 から出力されるワンショットパルスのパルス幅
は、抵抗R3 とコンデンサC8 の時定数により決定され
る。また、トランジスタQ1 の両端電圧は、抵抗R5
6 により検出されており、その検出電圧はオペアンプ
用ICよりなる比較回路IC5 の非反転入力端子に印加
されている。この比較回路IC5 の反転入力端子には、
平滑用コンデンサC3 の両端電圧を抵抗R9 ,R10で分
圧した電圧がダイオードD2 を介して基準電圧として印
加されている。この比較回路IC5 の出力信号は、駆動
回路IC1 の立ち下がりトリガー入力端子Bに同期信号
として入力されている。駆動回路IC1 の反転出力端子
Q’に得られる出力信号は、反転回路IC3 により位相
を反転された後、抵抗R1 を介してトランジスタQ1
制御極に入力されている。トランジスタQ2 の駆動回路
IC2 は、トランジスタQ1 の駆動回路IC1 と同様に
構成されている。なお、ダイオードD 2 は、トランジス
タQ2 がオフのとき、抵抗R10の両端電圧が比較回路I
5 のグランドレベル(トランジスタQ1 ,Q2 の接続
点の電圧レベル)よりも低くなるので、比較回路IC5
の反転入力端子に負の高い電圧が印加されることを防止
するために挿入されているものである。
Next, the transistor Q1Drive circuit IC1
The configuration of will be described. Drive circuit IC1Is a general security
Constant multivibrator circuit (for example, NEC Corporation)
Manufactured by μPD4538), the power supply terminal Vdd,
Low voltage DC power supply E for Vss1DC voltage is applied
It In addition, this monostable multivibrator circuit IC1of
Time constant setting terminal T1, T2Is the capacitor C8Connected
Has been done. This capacitor C8Is the resistance R3Through
Be charged. Therefore, the monostable multivibrator times
Road IC1Pulse width of one-shot pulse output from
Is the resistance R3And capacitor C8Determined by the time constant of
It Also, the transistor Q1The voltage across theFive
R6Detected by the operational amplifier.
Comparing circuit IC consisting of IC for useFiveApplied to the non-inverting input terminal of
Has been done. This comparison circuit ICFiveThe inverting input terminal of
Smoothing capacitor C3The voltage across both ends of the resistor R9, RTenIn minutes
The applied voltage is diode D2Marked as reference voltage via
Has been added. This comparison circuit ICFiveOutput signal of the drive
Circuit IC1Sync signal to the falling trigger input terminal B of
Has been entered as. Drive circuit IC1Inversion output terminal of
The output signal obtained at Q'is an inverting circuit IC.3By phase
After being reversed, the resistance R1Through transistor Q1of
It is input to the control pole. Transistor Q2Drive circuit
IC2Is the transistor Q1Drive circuit IC1alike
It is configured. The diode D 2The Transis
Q2When R is off, the resistance RTenThe voltage across both ends of the comparison circuit I
CFiveGround level (transistor Q1, Q2Connection
Voltage level of the point), the comparison circuit ICFive
Prevents high negative voltage from being applied to the inverting input terminal of
It has been inserted in order to do.

【0022】[0022]

【発明の効果】本発明にあっては、エネルギー蓄積用の
インダクタを備えるチョッパー回路と、共振回路を含む
負荷回路を備えるインバータ回路とを組み合わせると共
に、チョッパー回路とインバータ回路とで共用化された
スイッチング素子の両端電圧の立ち下がりを検出して当
該スイッチング素子の駆動回路を動作させるようにした
インバータ装置において、前記スイッチング素子の両端
電圧が平滑電源の電圧に応じて変化することに対応し
て、当該スイッチング素子の両端電圧の立ち下がりを検
出する基準電圧も同様に変化させるようにしたので、始
動時のように、平滑電源が完全に昇圧されていない場合
や、昇圧過程で平滑電源の電圧が変化する場合でも、確
実に駆動回路の同期タイミング信号が得られて、インバ
ータ回路が安定して発振動作を行うことができるという
効果がある。
According to the present invention, a chopper circuit including an inductor for energy storage and an inverter circuit including a load circuit including a resonance circuit are combined, and switching common to the chopper circuit and the inverter circuit is performed. In an inverter device configured to operate the drive circuit of the switching element by detecting the fall of the voltage across the element, in response to the voltage across the switching element changing according to the voltage of the smoothing power source, Since the reference voltage for detecting the fall of the voltage across the switching element is also changed in the same way, when the smoothing power supply is not completely boosted, such as when starting, or the voltage of the smoothing power supply changes during the boosting process. Even if it does, the sync timing signal of the drive circuit is surely obtained and the inverter circuit stabilizes. There is an effect that it is possible to perform the oscillation operation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明と従来例の動作説明のための波形図であ
る。
FIG. 2 is a waveform diagram for explaining an operation of the present invention and a conventional example.

【図3】本発明の第2実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.

【図4】第1の従来例の回路図である。FIG. 4 is a circuit diagram of a first conventional example.

【図5】第1の従来例の動作説明のための波形図であ
る。
FIG. 5 is a waveform diagram for explaining the operation of the first conventional example.

【図6】第2の従来例の回路図である。FIG. 6 is a circuit diagram of a second conventional example.

【図7】第2の従来例の低周波動作を説明するための波
形図である。
FIG. 7 is a waveform diagram for explaining a low frequency operation of a second conventional example.

【図8】第2の従来例の高周波動作を説明するための波
形図である。
FIG. 8 is a waveform diagram for explaining a high frequency operation of a second conventional example.

【図9】第2の従来例の問題点を説明するための波形図
である。
FIG. 9 is a waveform diagram for explaining a problem of the second conventional example.

【符号の説明】[Explanation of symbols]

41 平滑用コンデンサ 42 チョッパー用のインダクタ 51 バイポーラトランジスタ 52 MOSトランジスタ 53 ダイオード 55 トランス 57 直流成分カット用のコンデンサ 58 共振用のコンデンサ 61 抵抗 62 抵抗 63 抵抗 64 抵抗 65 比較回路 73 単安定マルチバイブレータ回路 41 smoothing capacitor 42 chopper inductor 51 bipolar transistor 52 MOS transistor 53 diode 55 transformer 57 capacitor for cutting DC component 58 resonance capacitor 61 resistor 62 resistor 63 resistor 64 resistor 65 comparator circuit 73 monostable multivibrator circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 逆方向電流を阻止しない第1及び第2
のスイッチング素子の直列回路を平滑電源の両端に並列
的に接続し、第1及び第2のスイッチング素子を交互に
オン・オフすることにより共振回路を含む負荷回路に高
周波電力を供給するインバータ回路と、インバータ回路
における一方のスイッチング素子のオン時に当該スイッ
チング素子を介して交流電源からエネルギー蓄積用のイ
ンダクタに電流を流してインダクタにエネルギーを蓄積
し、上記一方のスイッチング素子のオフ時に他方のスイ
ッチング素子の逆方向電流通電経路を介して上記平滑電
源にインダクタの蓄積エネルギーを放出するチョッパー
回路と、上記一方のスイッチング素子の両端電圧の立ち
下がりに同期して、一定時間は上記一方のスイッチング
素子をオン駆動する駆動回路とを備えたインバータ装置
において、前記スイッチング素子の両端電圧を、平滑電
源の電圧に応じて変化する基準電圧と比較する比較回路
の出力信号を前記駆動回路の同期タイミング信号とした
ことを特徴とするインバータ装置。
1. A first and a second which do not block a reverse current.
An inverter circuit that supplies high-frequency power to a load circuit including a resonance circuit by connecting a series circuit of switching elements in parallel to both ends of a smoothing power source and alternately turning on and off the first and second switching elements. , When one of the switching elements in the inverter circuit is turned on, a current is passed from the AC power supply to the energy storage inductor through the switching element to store energy in the inductor, and when one of the switching elements is turned off, the other switching element A chopper circuit that discharges the energy stored in the inductor to the smoothing power supply via the reverse current conduction path, and the one switching element is turned on for a fixed time in synchronization with the fall of the voltage across the one switching element. And a drive circuit for The voltage across the switching element, an inverter apparatus according to claim output signal of the comparator circuit for comparing a reference voltage which changes in accordance with the voltage of the smoothing power supply that has a synchronization timing signal of the driving circuit.
JP3340576A 1991-12-24 1991-12-24 Inverter apparatus Pending JPH05176550A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3340576A JPH05176550A (en) 1991-12-24 1991-12-24 Inverter apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3340576A JPH05176550A (en) 1991-12-24 1991-12-24 Inverter apparatus

Publications (1)

Publication Number Publication Date
JPH05176550A true JPH05176550A (en) 1993-07-13

Family

ID=18338320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3340576A Pending JPH05176550A (en) 1991-12-24 1991-12-24 Inverter apparatus

Country Status (1)

Country Link
JP (1) JPH05176550A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359936B1 (en) * 1997-07-22 2003-01-15 삼성전기주식회사 Frequency conversion circuit of power supply unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359936B1 (en) * 1997-07-22 2003-01-15 삼성전기주식회사 Frequency conversion circuit of power supply unit

Similar Documents

Publication Publication Date Title
US4992702A (en) Inverter capable of controlling operating frequency
JPH07264850A (en) Switching power supply
JP3425418B2 (en) Step-up switching power supply
US6498735B2 (en) Switching power supply unit
JP2793836B2 (en) Lighting load control device
US6016259A (en) Power supply circuit
JPH1155949A (en) Power unit
US20040130914A1 (en) Switching power transmission device
JPH0695831B2 (en) Single-ended conductive converter with transformer and demagnetizer
JP2721925B2 (en) Switch mode power supply
JPH05176550A (en) Inverter apparatus
RU2330373C2 (en) Power unit with self-oscillating converter of series resonance
CN1066295C (en) Power-supply circuit
JP2742412B2 (en) Inverter device
JPH0231913Y2 (en)
JP2801068B2 (en) Lamp voltage detector
JP3477136B2 (en) Resonant DC-DC converter circuit and DC-DC converter circuit
JP2998987B2 (en) Inverter device
JPH0767335A (en) Switching power supply device
JP2871739B2 (en) Inverter device
JP2721527B2 (en) Inverter device
JPH03116696A (en) Discharge lamp lighting device
JP3142431B2 (en) Ringing choke converter
JP3121373B2 (en) Discharge lamp lighting device
KR100191739B1 (en) Electronic ballast for discharge lamp