JPH0767335A - Switching power supply device - Google Patents

Switching power supply device

Info

Publication number
JPH0767335A
JPH0767335A JP6055102A JP5510294A JPH0767335A JP H0767335 A JPH0767335 A JP H0767335A JP 6055102 A JP6055102 A JP 6055102A JP 5510294 A JP5510294 A JP 5510294A JP H0767335 A JPH0767335 A JP H0767335A
Authority
JP
Japan
Prior art keywords
switching element
switching
output
winding
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6055102A
Other languages
Japanese (ja)
Other versions
JP3223695B2 (en
Inventor
Koji Nakahira
浩二 中平
Ryuta Tani
竜太 谷
Yasushi Okamoto
康司 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP05510294A priority Critical patent/JP3223695B2/en
Publication of JPH0767335A publication Critical patent/JPH0767335A/en
Application granted granted Critical
Publication of JP3223695B2 publication Critical patent/JP3223695B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To reduce the switching loss of a switching power supply device, by holding a second switching element in OFF-state during a predetermined period while driving a first switching element during the period determined through a time constant circuit. CONSTITUTION:When a transistor(Tr) Q2 is turned on, a switching element (SW) Q1 is turned off. At this time, positive voltages are generated respectively in output windings N2, N3 of an output transformer T whose winding polarities are opposite respectively to a primary winding Np of the output transformer T, and then, transistors TrQ4, Q3 are turned on, and thereby, a capacitor C6 is charged. By the charged voltage of the capacitor C6, transistors TrQ5, Q6 are turned on, and then, the transistors TrQ1, Q4 are turned off. Further, this state is held during a fixed period until the charge of the capacitor C6 is discharged to some extent according to the time constant deiterminated by the capacitor C6 and resistors R13-R15. By the adjustment of the time constant, the OFF-time of the switching element SWQ1 can be longer than a given time. Therefore, the switching frequency of the switching element SW Q1 cannot exceed, a given frequency.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、リンギング・チョーク
・コンバータ(RCC)方式を用いたスイッチング電源
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device using a ringing choke converter (RCC) system.

【0002】[0002]

【従来の技術】図11は従来のFET式のリンギング・
チョーク・コンバータ(RCC)方式のスイッチング電
源装置の具体回路図を示すものである。尚、この種の従
来例としては、例えば、特公平4−9034号公報が挙
げられる。交流電源ACがヒューズF及びラインフィル
タLPFを介して整流用のダイオードブリッジDB1
入力端に接続されており、このダイオードブリッジDB
1の出力端には平滑用のコンデンサC1 が接続されてい
る。
2. Description of the Related Art FIG. 11 shows a conventional FET type ringing.
It is a concrete circuit diagram of a switching power supply device of a choke converter (RCC) system. As a conventional example of this type, for example, Japanese Patent Publication No. 4-9034 can be cited. An AC power supply AC is connected to an input end of a diode bridge DB 1 for rectification via a fuse F and a line filter LPF.
A smoothing capacitor C 1 is connected to the output terminal of 1 .

【0003】インバータ回路は、出力トランスT、FE
Tからなるスイッチング素子Q1 、起動用抵抗R1 ,R
2 等で構成されている。また、出力トランスTの出力巻
線N2 の両端には、整流用のダイオードD1 、定電圧用
のツエナーダイオードZD1 、コンデンサC3 ,C4
らなる平滑回路が接続されている。
The inverter circuit includes output transformers T and FE.
Switching element Q 1 made of T, start-up resistors R 1 , R
It is composed of 2 mag. A smoothing circuit including a rectifying diode D 1 , a constant voltage zener diode ZD 1 , and capacitors C 3 and C 4 is connected to both ends of the output winding N 2 of the output transformer T.

【0004】更に、インバータ回路には、出力電圧の安
定制御及び過電流保護回路としての電圧検出回路及び制
御回路が設けてある。インバータ回路の出力側に設けた
電圧検出回路は、出力電圧を分圧して検出する抵抗R
7 ,R8 、フォトカプラPC1の発光側の発光ダイオー
ドPD、シャントレギュレータIC1 等で構成されてい
る。また、インバータ回路の出力トランスTの帰還巻線
B 側に設けた制御回路は、上記フォトカプラPC1
発光ダイオードPDと対となるフォトトランジスタP
T、抵抗R3 〜R5 、ダイオードD2 ,D7 、ツエナー
ダイオードZD2 、スイッチング素子Q1 のゲート・ソ
ース間に並列に接続したトランジスタQ2 等で構成され
ている。
Further, the inverter circuit is provided with a voltage detection circuit and a control circuit as a stable control of the output voltage and an overcurrent protection circuit. The voltage detection circuit provided on the output side of the inverter circuit has a resistor R that divides and detects the output voltage.
7 , R 8 , a light emitting diode PD on the light emitting side of the photocoupler PC 1 , a shunt regulator IC 1 and the like. The control circuit provided on the feedback winding N B side of the output transformer T of the inverter circuit includes a phototransistor P which forms a pair with the light emitting diode PD of the photocoupler PC 1.
T, resistor R 3 to R 5, the diode D 2, D 7, the Zener diode ZD 2, is composed of a transistor Q 2 and the like which are connected in parallel between the gate and source of the switching element Q 1.

【0005】次に、図11に示す回路の動作について説
明する。まず、電源が投入された起動時においては、抵
抗R1 ,R2 を介してスイッチング素子Q1 のゲートに
電圧が印加されて、該スイッチング素子Q1 がオンす
る。このスイッチング素子Q1 がオンすると、出力トラ
ンスTの1次巻線NP に電源電圧が印加されて、帰還巻
線NB に1次巻線NP と同方向に電圧が発生する。この
発生した電圧により抵抗R3 及びダイオードD7 ,抵抗
5 ,ツエナーダイオードZD2 の直列回路を介してコ
ンデンサC2 を充電する。
Next, the operation of the circuit shown in FIG. 11 will be described. First, at the time of start-up when the power is turned on, a voltage is applied to the gate of the switching element Q 1 via the resistors R 1 and R 2 , and the switching element Q 1 is turned on. When the switching element Q 1 is turned on, a power supply voltage is applied to the primary winding N P of the output transformer T, and a voltage is generated in the feedback winding N B in the same direction as the primary winding N P. The generated voltage charges the capacitor C 2 through the series circuit of the resistor R 3, the diode D 7 , the resistor R 5 , and the zener diode ZD 2 .

【0006】コンデンサC2 が充電されていき、トラン
ジスタQ2 のベース・エミッタ間の順方向電圧を越える
と、トランジスタQ2 がオンする。トランジスタQ2
オンすると、トランジスタQ2 のコレクタ電位がLレベ
ルとなって、スイッチング素子Q1 のゲートをLレベル
として、該スイッチング素子Q1 をオフさせる。
[0006] Capacitor C 2 is gradually charged, exceeds the forward voltage between the base and emitter of the transistor Q 2, the transistor Q 2 is turned on. When the transistor Q 2 turns on, the collector potential of the transistor Q 2 becomes L level, the gate of the switching element Q 1 becomes L level, and the switching element Q 1 is turned off.

【0007】スイッチング素子Q1 がオフすると、該ス
イッチング素子Q1 のオン時に出力トランスTに蓄積さ
れていたエネルギーを出力巻線N2 を介して放出され
る。このエネルギーである電圧がダイオードD1 で整流
され、コンデンサC3 ,C4 にて平滑されて、負荷に電
力が供給されることになる。
When the switching element Q 1 is turned off, the energy stored in the output transformer T when the switching element Q 1 is turned on is released through the output winding N 2 . The voltage, which is this energy, is rectified by the diode D 1 and smoothed by the capacitors C 3 and C 4 , and power is supplied to the load.

【0008】コンデンサC2 の電荷が抵抗R3 を介して
放電してしまうと、トランジスタQ2 はオフし、スイッ
チング素子Q1 がオンする。スイッチング素子Q1 がオ
ンすると、再び出力トランスTの1次巻線NP に電圧が
印加されて、出力トランスTにエネルギーを蓄積する。
このような動作を繰り返していくことで、インバータ回
路が起動して、定常状態に移行する。
When the electric charge of the capacitor C 2 is discharged through the resistor R 3 , the transistor Q 2 turns off and the switching element Q 1 turns on. When the switching element Q 1 is turned on, a voltage is applied to the primary winding N P of the output transformer T again, and energy is stored in the output transformer T.
By repeating such an operation, the inverter circuit is activated and shifts to a steady state.

【0009】ここで、負荷側の出力電圧は、抵抗R7
8 とで常時分圧して検出されており、この分圧した検
出電圧とシャントレギュレータIC1 が有する基準電圧
とを比較している。そして、出力電圧の変動量をシャン
トレギュレータIC1 で増幅し、フォトカプラPC1
発光ダイオードPDに流す電流を変化させて、発光ダイ
オードPDの発光量に応じてフォトカプラPC1 のフォ
トトランジスタPTのインピーダンスを変化させ、コン
デンサC2 の充電時定数を変えることで、出力電圧が一
定となるように制御を行う。
Here, the output voltage on the load side is always divided by the resistors R 7 and R 8 to be detected, and the divided detection voltage is compared with the reference voltage of the shunt regulator IC 1. There is. Then, the variation of the output voltage is amplified by the shunt regulator IC 1 and the current flowing through the light emitting diode PD of the photocoupler PC 1 is changed, so that the phototransistor PT of the photocoupler PC 1 of the photocoupler PC 1 is changed according to the light emission amount of the light emitting diode PD. By changing the impedance and changing the charging time constant of the capacitor C 2 , control is performed so that the output voltage becomes constant.

【0010】ここで、出力電圧が上昇すると、フォトカ
プラPC1 の発光ダイオードPDに電流が多く流れて、
フォトトランジスタPTを介してコンデンサC2 の充電
時定数が短くなり、トランジスタQ2 を早くオンさせ
て、スイッチング素子Q1 をオフとして、該スイッチン
グ素子Q1 のオン期間を短くして、出力電圧を低下させ
るように制御する。また、出力電圧が低下した場合に
は、上記の逆の動作を行って、出力電圧を上昇させるよ
うに制御を行い、出力電圧が一定となるように定電圧制
御をする。
When the output voltage rises, a large amount of current flows through the light emitting diode PD of the photocoupler PC 1 ,
The charging time constant of the capacitor C 2 is shortened via the phototransistor PT, the transistor Q 2 is turned on quickly, the switching element Q 1 is turned off, and the on period of the switching element Q 1 is shortened to reduce the output voltage. Control to lower. When the output voltage decreases, the reverse operation described above is performed to control the output voltage to increase, and the constant voltage control is performed to keep the output voltage constant.

【0011】また、負荷電流が大となると、出力電圧が
低下していき、フォトカプラPC1の発光ダイオードP
Dに流れる電流が小さくなり、コンデンサC2 の充電時
定数は抵抗R3 と、ダイオードD7 ,抵抗R5 、ツエナ
ーダイオードZD2 直列回路との並列値となって最大と
なり、これ以上負荷電流をとってもスイッチング素子Q
1 のオン期間幅は増加せず、所謂フの字特性となる。つ
まり、過電流制御が行われることになる。
Further, when the load current becomes large, the output voltage decreases, and the light emitting diode P of the photocoupler PC 1
The current flowing through D becomes small, and the charging time constant of the capacitor C 2 becomes a maximum in parallel with the resistor R 3 , the diode D 7 , the resistor R 5 , and the zener diode ZD 2 series circuit, and the load current is further exceeded. Very switching element Q
The ON period width of 1 does not increase, which is a so-called foldback characteristic. That is, overcurrent control is performed.

【0012】[0012]

【発明が解決しようとする課題】ここで、図11に示す
ようなリンギング・チョーク・コンバータ回路におい
て、一般に発振周波数fは次式で示される。 f=(D21 )/(2L11 ) 但し、Dはデューティ、P1 は入力電力、L1 は1次巻
線NP のインダクタンス値、V1 は入力電圧である。上
式より、入力電力P1 が小さくなると、発振周波数fは
大きくなる(fの変動大)。
Here, in the ringing choke converter circuit as shown in FIG. 11, the oscillation frequency f is generally expressed by the following equation. f = (D 2 V 1 ) / (2L 1 P 1 ) where D is the duty, P 1 is the input power, L 1 is the inductance value of the primary winding N P , and V 1 is the input voltage. From the above equation, when the input power P 1 decreases, the oscillation frequency f increases (the fluctuation of f is large).

【0013】また、入力電力P1 の小の時は、スイッチ
ング素子Q1 のスイッチングロスが大となり、効率が悪
くなり、この時のスイッチング素子Q1 のロスはほとん
どスイッチングロスである(スイッチング素子Q1 のオ
ン抵抗RDSによるロスは小さい)。入力電力P1 が小の
時、つまり、出力電力が小の時のロスのほとんどは、ス
イッチングロスであることから、ロスを減衰させるため
には、スイッチング素子Q1 自体のスイッチングロスを
減少させる方法と、スイッチング素子Q1 のスイッチン
グ回数を減少させる方法とがある。
Further, when the input power P 1 is small, the switching loss of the switching element Q 1 becomes large and the efficiency becomes poor, and the loss of the switching element Q 1 at this time is almost the switching loss (the switching element Q 1). The loss due to the on-resistance R DS of 1 is small). Most of the loss when the input power P 1 is small, that is, when the output power is small, is switching loss. Therefore, in order to attenuate the loss, a method of reducing the switching loss of the switching element Q 1 itself. And a method of reducing the number of times of switching of the switching element Q 1 .

【0014】ところで、図12は他の従来例のスイッチ
ング電源装置の具体回路図であり、図11の場合と略同
じであるが、回路構成が異なる部分だけ説明する。ま
ず、出力トランスTの2次側は、整流用のダイオードD
1 を介して接続される平滑回路の構成を、コンデンサC
3 ,C4 とチョークコイルL1 とで構成している。ま
た、出力トランスTの帰還巻線NB 側に接続されコンデ
ンサC2 を充電する時定数回路を少し異ならせている。
すなわち、抵抗R3 を、抵抗R5 とツエナーダイオード
ZD2 との直列回路に並列に接続している。
Incidentally, FIG. 12 is a concrete circuit diagram of another conventional switching power supply device, which is substantially the same as the case of FIG. 11, but only the different circuit configuration will be explained. First, the secondary side of the output transformer T is a diode D for rectification.
The configuration of the smoothing circuit connected via 1 is the capacitor C
3 , C 4 and choke coil L 1 . The time constant circuit connected to the feedback winding N B side of the output transformer T and charging the capacitor C 2 is slightly different.
That is, the resistor R 3 is connected in parallel to the series circuit of the resistor R 5 and the Zener diode ZD 2 .

【0015】なお、図12における回路の動作は、図1
1の回路と基本的に同じなので、その説明は省略する。
The operation of the circuit shown in FIG. 12 is as shown in FIG.
Since it is basically the same as the circuit of No. 1, its explanation is omitted.

【0016】本発明は上述の点に鑑みて提供したもので
あって、スイッチング素子の発振周波数をある周波数以
上に上げないようにしてロスを少なくして効率を上げる
ことを目的としたスイッチング電源装置を提供するもの
である。
The present invention has been provided in view of the above points, and a switching power supply device for reducing the loss and increasing the efficiency by preventing the oscillation frequency of the switching element from increasing above a certain frequency. Is provided.

【0017】[0017]

【課題を解決するための手段】本発明は、1次巻線
P 、出力巻線N2 及び帰還巻線NB を有する出力トラ
ンスTと、上記出力トランスTの1次巻線NP に一端が
接続され帰還巻線NB に制御端子を接続した発振用のス
イッチング素子Q1 と、出力トランスTの出力巻線N2
に接続された整流回路とを備えたリンギング・チョーク
・コンバータ方式のスイッチング電源装置において、上
記スイッチング素子Q1 のスイッチング周波数を、ある
周波数以上にならないように抑制する制御手段を備え、
該制御手段を、上記出力トランスTに設けた出力巻線N
2 と同極性に巻装した第2の出力巻線N3 と、この第2
の出力巻線N3 に発生した電圧によりオンする第1のス
イッチ素子Q4 と、この第1のスイッチ素子Q4 のオン
動作によりオン駆動される第2のスイッチ素子Q3 と、
この第2のスイッチ素子Q3 のオン動作により充電され
るコンデンサC6 及び抵抗R1 3 〜R1 5 からなる時定
数回路と、この時定数回路により所定時間上記第1のス
イッチ素子Q4 をオフさせる第3のスイッチ素子Q5
と、上記時定数回路により上記スイッチング素子Q1
制御端子をLレベルにして該スイッチング素子Q1 を所
定時間オフ状態に維持する第4のスイッチ素子Q6 とで
構成したことを特徴としている。
The present invention provides an output transformer T having a primary winding N P , an output winding N 2 and a feedback winding N B, and a primary winding N P of the output transformer T. A switching element Q 1 for oscillation whose one end is connected and a control terminal is connected to the feedback winding N B , and an output winding N 2 of the output transformer T.
In a switching power supply device of a ringing choke converter system including a rectifier circuit connected to, a control means for suppressing the switching frequency of the switching element Q 1 from exceeding a certain frequency is provided.
An output winding N provided on the output transformer T by the control means.
The second output winding N 3 wound in the same polarity as 2 and this second winding
A first switch element Q 4 which is turned on by a voltage generated in the output winding N 3 of the second switch element, and a second switch element Q 3 which is turned on by the ON operation of the first switch element Q 4 .
A time constant circuit comprising a capacitor C 6 and a resistor R 1 3 to R 1 5 which is charged by the on operation the second switching element Q 3, a predetermined time the first switching element Q 4 by the time constant circuit Third switch element Q 5 to be turned off
And a fourth switch element Q 6 which maintains the switching element Q 1 in the off state for a predetermined time by setting the control terminal of the switching element Q 1 to the L level by the time constant circuit.

【0018】また、請求項2においては上記請求項1の
回路構成において、上記スイッチング素子Q1 の制御端
子とアースとの間にコンデンサC7 を接続したことを特
徴としている。
A second aspect of the present invention is characterized in that, in the circuit configuration of the first aspect , a capacitor C 7 is connected between the control terminal of the switching element Q 1 and the ground.

【0019】更に、請求項3においては、1次巻線
P 、出力巻線N2 及び帰還巻線NB を有する出力トラ
ンスTと、上記出力トランスTの1次巻線に一端が接続
され帰還巻線NB に制御端子を接続した発振用のスイッ
チング素子Q1 と、出力トランスTの出力巻線N2 に接
続された整流回路とを備えたリンギング・チョーク・コ
ンバータ方式のスイッチング電源装置において、上記ス
イッチング素子Q1 のスイッチング周波数を、ある周波
数以上にならないように抑制する制御手段を備え、該制
御手段を、上記出力トランスTに設けた出力巻線N2
同極性に巻装した第2の出力巻線N3 と、上記スイッチ
ング素子Q1 のオン時に上記出力トランスTの帰還巻線
B より発生した電圧によりオンする第1のスイッチ素
子Q4 と、この第1のスイッチ素子Q4 のオン動作によ
りオン駆動される第2のスイッチ素子Q3 と、スイッチ
ング素子Q1 のターンオフ時に帰還巻線NB に発生した
逆電圧により上記第1,第2のスイッチ素子Q4 ,Q3
がオフに移行するまでのタイムラグの間に、上記第2の
出力巻線N3 に発生した電圧により第2のスイッチ素子
3 を介して充電されるコンデンサC6 及び抵抗R1 3
〜R1 5 からなる時定数回路と、この時定数回路により
所定時間オン動作を維持して上記スイッチング素子Q1
の制御端子をLレベルにし、該スイッチング素子Q1
所定時間オフ状態に維持する第3のスイッチ素子Q6
で構成したことを特徴としている。
Further, in claim 3, an output transformer T having a primary winding N P , an output winding N 2 and a feedback winding N B , and one end of which is connected to the primary winding of the output transformer T. In a switching power supply device of a ringing choke converter system, which includes an oscillating switching element Q 1 having a control terminal connected to a feedback winding N B and a rectifying circuit connected to an output winding N 2 of an output transformer T. A control means for suppressing the switching frequency of the switching element Q 1 from exceeding a certain frequency, the control means being wound in the same polarity as the output winding N 2 provided in the output transformer T; Second output winding N 3 , a first switching element Q 4 which is turned on by the voltage generated from the feedback winding N B of the output transformer T when the switching element Q 1 is turned on, and the first switch The second switch element Q 3 which is turned on by the ON operation of the element Q 4 and the first and second switch elements Q 4 , which are generated by the reverse voltage generated in the feedback winding N B when the switching element Q 1 is turned off, Q 3
During the time lag until the switch turns off, the capacitor C 6 and the resistor R 1 3 charged via the second switch element Q 3 by the voltage generated in the second output winding N 3 are charged.
A time constant circuit consisting to R 1 5, the switching element Q 1 maintains the predetermined time on operation by the time constant circuit
The control terminal is set to the L level, and the third switching element Q 6 keeps the switching element Q 1 in the off state for a predetermined time.

【0020】また、請求項4においては上記請求項3の
回路構成において、上記スイッチング素子Q1 の制御端
子とアースとの間にコンデンサC7 を接続したことを特
徴としている。
Further, in the circuit configuration of the third aspect according to claim 4, it is characterized by connecting a capacitor C 7 between the control terminal and ground of the switching element Q 1.

【0021】[0021]

【作用】本発明によれば、時定数回路における時間によ
り所定時間第4のスイッチ素子Q6 を駆動してスイッチ
ング素子Q1 を所定時間オフ状態に維持させることで、
該スイッチング素子Q1 のスイッチング周波数を、ある
周波数以上にならないようにしている。従って、出力電
力が小さい場合のスイッチングロスを減少させることが
でき、そのため、軽負荷時での効率を向上させることが
できる。
According to the present invention, the fourth switching device Q 6 is driven for a predetermined time by the time in the time constant circuit to keep the switching device Q 1 in the off state for a predetermined time,
The switching frequency of the switching element Q 1 is set not to exceed a certain frequency. Therefore, it is possible to reduce the switching loss when the output power is small, and therefore it is possible to improve the efficiency when the load is light.

【0022】また、請求項2によれば、上記スイッチン
グ素子Q1 の制御端子とアースとの間にコンデンサC7
を接続していることで、時定数回路により所定時間が経
過してスイッチング素子Q1 がターンオンしようとして
も、コンデンサC7 によりスイッチング素子Q1 の制御
端子への電圧の立ち上がりが遅れて、スイッチング素子
1 のオフ時間をより長くすることができる。そのた
め、軽負荷時でのスイッチング素子Q1 のスイッチング
周波数をより減少させることができ、軽負荷時で、より
効率を向上させることができる。
According to claim 2, a capacitor C 7 is provided between the control terminal of the switching element Q 1 and the ground.
Since the switching element Q 1 is turned on after a predetermined time elapses by the time constant circuit, the capacitor C 7 delays the rise of the voltage to the control terminal of the switching element Q 1 and the switching element Q 1 is connected. The off time of Q 1 can be made longer. Therefore, the switching frequency of the switching element Q 1 under a light load can be further reduced, and the efficiency can be further improved under a light load.

【0023】請求項3によれば、時定数回路における時
間により所定時間第3のスイッチ素子Q6 を駆動してス
イッチング素子Q1 を所定時間オフ状態に維持させるこ
とで、該スイッチング素子Q1 のスイッチング周波数
を、ある周波数以上にならないようにしている。従っ
て、出力電力が小さい場合のスイッチングロスを減少さ
せることができ、そのため、軽負荷時での効率を向上さ
せることができる。
According to claim 3, the time in the time constant circuit that to maintain the switching element Q 1 by driving the third switching element Q 6 predetermined time in a predetermined time off, of the switching element Q 1 The switching frequency does not exceed a certain frequency. Therefore, it is possible to reduce the switching loss when the output power is small, and therefore it is possible to improve the efficiency when the load is light.

【0024】また、請求項4によれば、上記スイッチン
グ素子Q1 の制御端子とアースとの間にコンデンサC7
を接続していることで、時定数回路により所定時間が経
過してスイッチング素子Q1 がターンオンしようとして
も、コンデンサC7 によりスイッチング素子Q1 の制御
端子への電圧の立ち上がりが遅れて、スイッチング素子
1 のオフ時間をより長くすることができる。そのた
め、軽負荷時でのスイッチング素子Q1 のスイッチング
周波数をより減少させることができ、軽負荷時で、より
効率を向上させることができる。
According to claim 4, a capacitor C 7 is provided between the control terminal of the switching element Q 1 and the ground.
Since the switching element Q 1 is turned on after a predetermined time elapses by the time constant circuit, the capacitor C 7 delays the rise of the voltage to the control terminal of the switching element Q 1 and the switching element Q 1 is connected. The off time of Q 1 can be made longer. Therefore, the switching frequency of the switching element Q 1 under a light load can be further reduced, and the efficiency can be further improved under a light load.

【0025】[0025]

【実施例】以下、本発明の実施例を図面を参照して説明
する。図1に本発明のスイッチング電源装置の具体回路
図を示す。尚、図11に示す従来と同じ要素には同一の
記号を付して説明を省略し、本発明の要旨の部分につい
て詳述する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a specific circuit diagram of the switching power supply device of the present invention. The same elements as those in the related art shown in FIG. 11 are designated by the same reference numerals, and the description thereof will be omitted. The gist of the present invention will be described in detail.

【0026】図1に示すように、出力トランスTに第2
の出力巻線N3 を設け、この出力巻線N3 の両端にダイ
オードD3 、抵抗R9 〜R1 1 の直列回路を接続し、第
2の出力巻線N3 の一端よりダイオードD4 を介してト
ランジスタQ3 のエミッタに接続している。また、トラ
ンジスタQ3 のベースには抵抗R1 2 を介してトランジ
スタQ4 のコレクタを接続し、該トランジスタQ4 のベ
ースは抵抗R1 0 とR1 1 の接続点に接続してある。
As shown in FIG. 1, the output transformer T has a second
The output windings N 3 provided in both ends of the diode D 3 of the output winding N 3, resistor R 9 to R 1 1 of connecting a series circuit, a diode D 4 from one end of the second output winding N 3 Is connected to the emitter of the transistor Q 3 via. Moreover, the base of the transistor Q 3 are via a resistor R 1 2 is connected to the collector of the transistor Q 4, the base of the transistor Q 4 are are connected to the connection point of the resistors R 1 0 and R 1 1.

【0027】上記トランジスタQ3 のコレクタとトラン
ジスタQ4 のエミッタとの間にコンデンサC6 を接続
し、このコンデンサC6 に並列に、抵抗R1 3 と、ダイ
オードD5 、抵抗R1 4 及びR1 5 の直列回路をそれぞ
れ接続している。また、抵抗R1 4 とR1 5 の接続点と
トランジスタQ5 ,Q6 のベースとをそれぞれ接続して
いる。一方のトランジスタQ5 のコレクタは抵抗R9
1 0 の接続点に接続している。また、他方のトランジ
スタQ6 のコレクタはダイオードD6 を介してスイッチ
ング素子Q1 のゲートに接続している。
A capacitor C 6 is connected between the collector of the transistor Q 3 and the emitter of the transistor Q 4 , and a resistor R 1 3 , a diode D 5 , resistors R 1 4 and R 4 are connected in parallel with the capacitor C 6. connected 1 5 of the series circuits, respectively. The resistance R 1 4 and R 1 5 the connection point and the transistors Q 5, Q 6 of the base and the respectively connected. The collector of one transistor Q 5 is connected to the connection point of the resistors R 9 and R 1 0. The collector of the other transistor Q 6 is connected to the gate of the switching element Q 1 via the diode D 6 .

【0028】次に動作を説明する。定常状態において
は、抵抗R1 ,R2 を介してスイッチング素子Q1 のゲ
ートに電圧がかかり、スイッチング素子Q1 がターンオ
ンする。スイッチング素子Q1 がターンオンすると、出
力トランスTに電流が流れ、帰還巻線NB に1次巻線N
P と同方向に電圧がかかる。そして、フォトカプラPC
1 を介して流れる電流によって、コンデンサC2 に電荷
が蓄えられていき、トランジスタQ2 がオンする。
Next, the operation will be described. In the steady state, a voltage is applied to the gate of the switching element Q 1 via the resistors R 1 and R 2 , and the switching element Q 1 is turned on. When the switching element Q 1 is turned on, a current flows through the output transformer T and the feedback winding N B has the primary winding N 1.
Voltage is applied in the same direction as P. And photo coupler PC
Due to the current flowing through 1 , electric charge is accumulated in the capacitor C 2 , and the transistor Q 2 is turned on.

【0029】トランジスタQ2 がオンすると、スイッチ
ング素子Q1 のゲートの電圧が下がり、スイッチング素
子Q1 はターンオフする。この時、出力トランスTの1
次巻線NP に対して逆極性で巻いた出力巻線N2,出力
巻線N3 に正の電圧が発生する。
[0029] When the transistor Q 2 is turned on, lowers the voltage of the gate of the switching element Q 1, the switching element Q 1 is turned off. At this time, the output transformer T 1
A positive voltage is generated in the output winding N 2 and the output winding N 3 which are wound in the opposite polarity with respect to the next winding N P.

【0030】出力トランスTの出力巻線N2 において
は、理想的には、ΔT=(I2PV)/L2 (I2Pは2次
側電流、Vは出力電圧、ΔTはスイッチング素子Q1
オフ期間)で示されるΔTで出力トランスTに蓄えられ
たエネルギーを放出してしまい、その直後にスイッチン
グ素子Q1 はターンオンとなる(軽負荷時には、このΔ
Tが短いため発振周波数が上がる)。
In the output winding N 2 of the output transformer T, ideally, ΔT = (I 2P V) / L 2 (I 2P is the secondary side current, V is the output voltage, ΔT is the switching element Q 1 The energy stored in the output transformer T is discharged at ΔT indicated by (OFF period of), and the switching element Q 1 is turned on immediately after that (at the time of light load, this Δ
The oscillation frequency increases because T is short).

【0031】しかし、ここで、スイッチング素子Q1
ターンオフ時に出力トランスTの出力巻線N3 に正の電
圧を発生させ、トランジスタQ4 をオンさせる。このト
ランジスタQ4 のオンによりトランジスタQ3 がオン
し、コンデンサC6 を充電し、このコンデンサC6 の両
端に電圧が発生する。コンデンサC6 の両端の電圧が抵
抗R1 4 とR1 5 で分圧した電圧がトランジスタQ5
6 のベースにそれぞれ印加されてトランジスタQ5
6 がオンする。
However, here, when the switching element Q 1 is turned off, a positive voltage is generated in the output winding N 3 of the output transformer T to turn on the transistor Q 4 . When the transistor Q 4 is turned on, the transistor Q 3 is turned on, the capacitor C 6 is charged, and a voltage is generated across the capacitor C 6 . The voltage across the resistor R 1 4 and R 1 divided voltage by 5 the transistor Q 5 of the capacitor C 6,
Transistors Q 5 , applied to the bases of Q 6 respectively,
Q 6 turns on.

【0032】トランジスタQ6 がオンすることにより、
スイッチング素子Q1 のゲートをLレベルにして、該ス
イッチング素子Q1 をオフさせる。また、同時にトラン
ジスタQ5 がオンすることにより、トランジスタQ4
ベースをLレベルにして、該トランジスタQ4 をオフさ
せる。更に、トランジスタQ4 がオフすることで、トラ
ンジスタQ3 がオフする。
By turning on the transistor Q 6 ,
The gate of the switching element Q 1 is set to L level to turn off the switching element Q 1 . At the same time, the transistor Q 5 is turned on to bring the base of the transistor Q 4 to the L level and turn off the transistor Q 4 . Further, turning off the transistor Q 4 turns off the transistor Q 3 .

【0033】そして、コンデンサC6 、抵抗R1 3 〜R
1 5 の時定数により、コンデンサC6 の電荷をある程度
放電するまで、ある一定時間この状態を保つ。この時
間、つまり、コンデンサC6 、抵抗R1 3 〜R1 5 で構
成される時定数回路の時定数を調整することで、スイッ
チング素子Q1 のターンオフの時間を、ある一定以上に
することができる。従って、スイッチング素子Q1 のス
イッチング周波数を、ある周波数以上にならないように
することができる。
Then, the capacitor C 6 and the resistors R 13 to R 3
The time constant of 1 5, until some degree discharge the capacitor C 6, keep this certain time state. This time, that is, the capacitor C 6, resistors R 1 3 ~R 1 5 by adjusting the time constant of the time constant circuit formed by the turn-off time of the switching element Q 1, it is a certain or more it can. Therefore, it is possible to prevent the switching frequency of the switching element Q 1 from exceeding a certain frequency.

【0034】このように、本実施例ではリンギング・チ
ョーク・コンバータ回路において、スイッチング素子Q
1 のスイッチング回数を減少させるために、出力トラン
スTの1次側及び2次側にも電流が流れない休止時間を
作ることで、スイッチング周波数をある周波数以上には
ならないようにしているものである。従って、スイッチ
ング素子Q1 のターンオフ期間を、ある一定以上持たせ
ることにより、スイッチング素子Q1 のスイッチング回
数を減少させることができ、その結果、軽負荷時のロス
を減少させることができる。
As described above, in this embodiment, in the ringing choke converter circuit, the switching element Q
In order to reduce the number of switching times of 1, the switching frequency does not exceed a certain frequency by creating a dwell time during which current does not flow on the primary side and the secondary side of the output transformer T. . Accordingly, the turn-off period of the switching element Q 1, by providing a certain or higher, it is possible to reduce the switching times of the switching elements Q 1, as a result, it is possible to reduce the loss of light load.

【0035】尚、この休止期間は、入力電圧、負荷状
態、その時のスイッチング素子Q1 の発振波形等で一定
ではなく、スイッチング素子Q1 のターンオフ期間は完
全に固定されるわけではない。また、スイッチング素子
1 としてFETを用いたが、トランジスタを用いた場
合にも同様に適用できるものである。
The rest period is not constant depending on the input voltage, the load state, the oscillation waveform of the switching element Q 1 at that time, and the turn-off period of the switching element Q 1 is not completely fixed. Further, although the FET is used as the switching element Q 1 , it can be similarly applied to the case where a transistor is used.

【0036】図2に本発明の実験結果を示す。図2に示
す実線が本発明であり、破線が従来例(図11)であ
る。図示するように、出力電力が5Wの時、従来例では
効率が約61%であったのが、本発明では、約70%と
することができた。従って、本発明においては、軽負荷
時で特に効率が良いものである。
FIG. 2 shows the experimental results of the present invention. The solid line shown in FIG. 2 is the present invention, and the broken line is the conventional example (FIG. 11). As shown in the figure, when the output power was 5 W, the efficiency was about 61% in the conventional example, but could be about 70% in the present invention. Therefore, in the present invention, the efficiency is particularly good when the load is light.

【0037】(実施例2)図3に実施例2の具体回路図
を示す。本実施例において、先の実施例と異なるところ
はトランジスタQ5 ,Q6 のベース側の回路が少し異な
るだけである。すなわち、トランジスタQ5 のベースに
は、抵抗R1 6 とR1 7 の分圧出力を印加するように
し、また、トランジスタQ6 のベースには抵抗R1 8
1 9 の分圧出力を印加するようにしている。そして、
抵抗R1 6 とR1 8 の共通接続点をダイオードD5 のカ
ソードに接続している。
(Second Embodiment) FIG. 3 shows a specific circuit diagram of the second embodiment. This embodiment is different from the previous embodiment in that the circuits on the base side of the transistors Q 5 and Q 6 are slightly different. That is, the base of the transistor Q 5 is a divided output of resistor R 1 6 and R 1 7 so as to apply, also, to the base of the transistor Q 6 is a divided output of resistor R 1 8 and R 1 9 I am trying to apply. And
The common connection point of the resistors R 1 6 and R 1 8 is connected to the cathode of the diode D 5.

【0038】本実施例では、抵抗R1 6 とR1 7 の分圧
比を、抵抗R1 8 とR1 9 の分圧比と異ならせることに
よって、例えば、トランジスタQ5 がオンする時刻をト
ランジスタQ6 がオンする時刻より遅らせることで、コ
ンデンサC6 の充電時間を多くして、トランジスタQ6
がオンしている時間、つまり、スイッチング素子Q1
オフしている時間を多くすることができる。つまり、ス
イッチング素子Q1 のターンオフ時間を多くしてスイッ
チング回数を下げることで、軽負荷時での効率をより向
上させることができる。
[0038] In this embodiment, the voltage dividing ratio of the resistors R 1 6 and R 1 7, by varying the voltage dividing ratio of the resistors R 1 8 and R 1 9, for example, a transistor the time the transistor Q 5 is turned on Q By delaying the time when 6 turns on, the charging time of capacitor C 6 is increased and transistor Q 6
Can be increased, that is, the time when the switching element Q 1 is turned off can be increased. That is, by increasing the turn-off time of the switching element Q 1 and reducing the number of times of switching, it is possible to further improve the efficiency under light load.

【0039】(実施例3)図4に実施例3の具体回路図
を示す。本実施例は、図1に示す回路において、スイッ
チング素子Q1 のゲート・ソース間にコンデンサC7
並列に接続したものである。本実施例では、コンデンサ
6 の充電電荷が放電しきってトランジスタQ6 がオフ
した時にスイッチング素子Q1 のゲートに抵抗R1 とR
2 を介して電圧が印加されるが、コンデンサC7 により
スイッチング素子Q1 のゲート電圧の立ち上がりを遅ら
せている。
(Third Embodiment) FIG. 4 shows a specific circuit diagram of the third embodiment. In this embodiment, a capacitor C 7 is connected in parallel between the gate and source of the switching element Q 1 in the circuit shown in FIG. In this embodiment, when the charge of the capacitor C 6 is completely discharged and the transistor Q 6 is turned off, the resistors R 1 and R are added to the gate of the switching element Q 1.
Although the voltage is applied via 2 , the rising of the gate voltage of the switching element Q 1 is delayed by the capacitor C 7 .

【0040】つまり、上記コンデンサC7 によりスイッ
チング素子Q1 のオフ期間を長くすることで、該スイッ
チング素子Q1 のスイッチング回数を先の実施例より、
より減少させることができ、軽負荷時でのロスをより減
少させることができる。図5は出力電力とスイッチング
周波数fとの関係を示し、コンデンサC7 がない場合と
比べて、コンデンサC7 をスイッチング素子Q1 のゲー
トに接続した場合の方が、スイッチング周波数fをより
下げることができる。なお、RCCは、本発明の制御を
行わない場合を示しており、軽負荷時では、スイッチン
グ周波数がかなり上昇している。
That is, by increasing the off period of the switching element Q 1 by the capacitor C 7, the number of times of switching of the switching element Q 1 is changed from the previous embodiment.
It is possible to further reduce the loss at a light load. FIG. 5 shows the relationship between the output power and the switching frequency f, and lowers the switching frequency f when the capacitor C 7 is connected to the gate of the switching element Q 1 as compared with the case where the capacitor C 7 is not provided. You can In addition, RCC shows the case where the control of the present invention is not performed, and the switching frequency is considerably increased under a light load.

【0041】また、図6は本実施例における出力電力を
効率との関係を示し、実線は本実施例であり、破線は従
来例(図11)である。図示するように軽負荷時におい
て特に効率を向上することができる。図1に示す実施例
と比べて、本実施例の場合には、3〜4%程効率を向上
させることができる。
FIG. 6 shows the relationship between the output power and the efficiency in this embodiment, the solid line represents this embodiment, and the broken line represents the conventional example (FIG. 11). As shown in the figure, the efficiency can be particularly improved when the load is light. In the case of the present embodiment, the efficiency can be improved by about 3 to 4% as compared with the embodiment shown in FIG.

【0042】(実施例4)図7に実施例4を示す。本実
施例は図12に示す従来例に対応するものである。また
上記の実施例と同様に、本実施例でも図12の従来例と
同じ要素には同一の記号を付している。図8は本実施例
の各部の電圧波形を示している。
(Fourth Embodiment) FIG. 7 shows a fourth embodiment. This embodiment corresponds to the conventional example shown in FIG. Similar to the above-mentioned embodiment, in this embodiment, the same elements as those in the conventional example of FIG. FIG. 8 shows the voltage waveform of each part of this embodiment.

【0043】図7に示すように、出力トランスTに第2
の出力巻線N3 を設けている。そして、出力トランスT
の帰還巻線NB の一端と上記第2の出力巻線N3 の他端
との間に、ダイオードD3 、ツエナーダイオードZD
1 、抵抗R1 0 及び抵抗R1 1との直列回路を並列に接
続している。また、出力トランスTの第2の出力巻線N
3 の一端よりダイオードD4 を介してトランジスタQ3
のエミッタに接続している。このトランジスタQ3 のベ
ースには抵抗R1 2 を介してトランジスタQ4 のコレク
タに接続し、該トランジスタQ4 のベースは上記抵抗R
1 0 とR1 1 の接続点に接続してある。
As shown in FIG. 7, the output transformer T has a second
Output winding N 3 is provided. And the output transformer T
Between the one end of the feedback winding N B and the other end of the second output winding N 3 of the diode D 3 and the zener diode ZD.
1, and a series circuit of a resistor R 1 0 and resistor R 1 1 are connected in parallel. Also, the second output winding N of the output transformer T
Transistor Q 3 from one end of 3 through diode D 4
Connected to the emitter. The base of the transistor Q 3 is connected to the collector of the transistor Q 4 via the resistor R 1 2. The base of the transistor Q 4 is the resistor R 4.
It is connected to the 1 0 and R 1 1 at the connection point.

【0044】上記トランジスタQ3 のコレクタとトラン
ジスタQ4 のエミッタとの間にコンデンサC6 を接続
し、このコンデンサC6 に並列に、抵抗R1 3 と、抵抗
1 4及び抵抗R1 5 の直列回路をそれぞれ接続してい
る。また、抵抗R1 4 と抵抗R1 5 の接続点とトランジ
スタQ6 のベースとを接続している。さらに、トランジ
スタQ6 のコレクタはダイオードD6 を介してスイッチ
ング素子Q1 のゲートに接続している。
[0044] A capacitor C 6 between the emitter of the collector of the transistor Q 4 of the transistor Q 3, in parallel with the capacitor C 6, and a resistor R 1 3, the resistor R 1 4 and the resistor R 1 5 Each series circuit is connected. Also connected to the resistor R 1 4 resistor R 1 5 and a base of the connection point between the transistor Q 6. Further, the collector of the transistor Q 6 is connected to the gate of the switching element Q 1 via the diode D 6 .

【0045】次に動作を図8を参照して説明する。ここ
で、図8は図7の各部の電圧波形を示し、図8の(a)
〜(i)は、図7のa点〜i点での電圧波形を示してい
る。また、図8において、横軸は全波形2.0μ/di
vで、GNDは全てトランジスタQ4 のエミッタの電位
として測定したものである。
Next, the operation will be described with reference to FIG. Here, FIG. 8 shows the voltage waveform of each part of FIG. 7, and FIG.
7A to 7I show voltage waveforms at points a to i in FIG. Further, in FIG. 8, the horizontal axis represents the entire waveform of 2.0 μ / di.
In v, GND is all measured as the potential of the emitter of the transistor Q 4 .

【0046】定常状態においては、抵抗R1 ,R2 を介
してスイッチング素子Q1 のゲートに電圧がかかり、ス
イッチング素子Q1 がターンオンする。スイッチング素
子Q1 がターンオンすると、出力トランスTに電流が流
れ、帰還巻線NB の1次巻線NP と同方向に電圧がかか
る(図8(b)のA−B参照)。そして、ダイオードD
3 、ツエナーダイオードZD1 、抵抗R1 0 ,R1 1
介してトランジスタQ4 のベースに電圧がかかり、該ト
ランジスタQ4 がオン状態になる(図8(c)〜(e)
のA−B参照)。
In the steady state, a voltage is applied to the gate of the switching element Q 1 via the resistors R 1 and R 2 , and the switching element Q 1 is turned on. When the switching element Q 1 is turned on, a current flows through the output transformer T, and a voltage is applied in the same direction as the primary winding N P of the feedback winding N B (see AB in FIG. 8B). And the diode D
3, the Zener diode ZD 1, resistors R 1 0, R 1 1 a voltage is applied to the base of the transistor Q 4 through, the transistor Q 4 is turned on (FIG. 8 (c) ~ (e)
A-B).

【0047】しかし、出力トランスTの第2の出力巻線
3 には1次巻線NP と逆方向に電圧がかかるため(図
8(a)のA−B参照)、ダイオードD4 によって阻止
され、コンデンサC6 は充電されない(図8(g)のA
−B参照)。そして、フォトカプラPC1 を介して流れ
る電流によって、コンデンサC2 に電荷が蓄えられてい
き、トランジスタQ2 がオンする。
However, since a voltage is applied to the second output winding N 3 of the output transformer T in the direction opposite to that of the primary winding N P (see AB of FIG. 8A), the diode D 4 is used. Blocked, capacitor C 6 is not charged (A in FIG. 8 (g))
-See B). Then, the electric charge is accumulated in the capacitor C 2 by the current flowing through the photocoupler PC 1 , and the transistor Q 2 is turned on.

【0048】トランジスタQ2 がオンすると、スイッチ
ング素子Q1 のゲートの電圧が下がり、スイッチング素
子Q1 はターンオフする。この時、出力トランスTの1
次巻線NP に対して逆極性で巻いた出力巻線N2,出力
巻線N3 に正の電圧が発生する(図8の(a)のB点参
照)。
[0048] When the transistor Q 2 is turned on, lowers the voltage of the gate of the switching element Q 1, the switching element Q 1 is turned off. At this time, the output transformer T 1
A positive voltage is generated in the output winding N 2 and the output winding N 3 wound in the opposite polarity to the next winding N P (see point B in FIG. 8A).

【0049】出力トランスTの出力巻線N2 において
は、理想的には、ΔT=(I2PV)/L2 (I2Pは2次
側電流、Vは出力電圧、ΔTはスイッチング素子Q1
オフ期間)で示されるΔTで出力トランスTに蓄えられ
たエネルギーを放出してしまい、その直後にスイッチン
グ素子Q1 はターンオンとなる(軽負荷時には、このΔ
Tが短いため発振周波数が上がる)。
In the output winding N 2 of the output transformer T, ideally, ΔT = (I 2P V) / L 2 (I 2P is the secondary side current, V is the output voltage, ΔT is the switching element Q 1 The energy stored in the output transformer T is discharged at ΔT indicated by (OFF period of), and the switching element Q 1 is turned on immediately after that (at the time of light load, this Δ
The oscillation frequency increases because T is short).

【0050】しかし、ここでスイッチング素子Q1 のタ
ーンオフ時に出力トランスTの第2の出力巻線N3 に正
の電圧を発生させる(図8の(a)のB点参照)。ここ
で、トランジスタQ4 は既にオンしており、図8(d)
のB点で示される電圧と、トランジスタQ4 のオフの遅
れにより、ターンオフ時、トランジスタQ4 はすぐにオ
フしない(図8(e)のB−C参照)ので、トランジス
タQ3 もオン状態を保つ。
However, here, when the switching element Q 1 is turned off, a positive voltage is generated in the second output winding N 3 of the output transformer T (see point B in FIG. 8A). At this point, the transistor Q 4 has already been turned on, and FIG.
Of the voltage represented by point B, the delay of the off transistor Q 4, upon turn-off, the transistor Q 4 are not turned off immediately (see B-C of FIG. 8 (e)), also on-state transistor Q 3 keep.

【0051】したがって、第2の出力巻線N3 に発生し
た電圧が、ダイオードD4 を介してトランジスタQ3
コレクタに電圧がかかり(図8(f)のB−C参照)、
コンデンサC6 に充電を開始する(図8(g)のB−C
参照)。このコンデンサC6 の両端の電圧が、抵抗R1
4 とR1 5 で分圧した電圧がトランジスタQ6 のベース
に印加されてトランジスタQ6 がオンする。
Therefore, the voltage generated in the second output winding N 3 is applied to the collector of the transistor Q 3 via the diode D 4 (see BC in FIG. 8F).
The charging of the capacitor C 6 is started (B-C in FIG. 8G).
reference). The voltage across the capacitor C 6 is the resistance R 1
4 and R 1 5 by dividing the voltage transistor Q 6 is applied to the base of the transistor Q 6 is turned on.

【0052】トランジスタQ6 がオンすることにより、
スイッチング素子Q1 のゲートをLレベルにして、該ス
イッチング素子Q1 のオフ状態を維持する。一方、トラ
ンジスタQ4 は、帰還巻線NB に逆電圧が発生している
ため(図8(b)のB−C参照)、上述の遅れのために
オン状態を維持していてもその遅れの後にオフする(図
8(e)のC点参照)。
By turning on the transistor Q 6 ,
The gate of the switching element Q 1 is set to L level to maintain the OFF state of the switching element Q 1 . On the other hand, since a reverse voltage is generated in the feedback winding N B of the transistor Q 4 (see BC in FIG. 8B), even if the ON state is maintained due to the above-mentioned delay, the delay of the delay occurs. After that, it is turned off (see point C in FIG. 8 (e)).

【0053】また、図8のC−Dの間、出力トランスT
の帰還巻線NB にはグランド(GND)を中心に正負に
振幅しているが(VB2)、図8(b)のA−B間の電圧
(VB1)に比較して十分に小さいため、ツエナーダイオ
ードZD1 のツエナー電圧(VZ )を、 VB2<VZ <VB1 となるように設定することで、トランジスタQ4 は再び
オンできないようにしている。
Further, the output transformer T is connected between C and D in FIG.
The feedback winding N B has a positive and negative amplitude around the ground (GND) (V B2 ), but is sufficiently smaller than the voltage (V B1 ) between A and B in FIG. 8B. Therefore, the zener voltage (V Z ) of the zener diode ZD 1 is set so that V B2 <V Z <V B1 so that the transistor Q 4 cannot be turned on again.

【0054】そして、コンデンサC6 、抵抗R1 3 〜R
1 5 の時定数により、コンデンサC6 の電荷をある程度
放電するまで、ある一定時間この状態を保つ。この時
間、つまり、コンデンサC6 、抵抗R1 3 〜R1 5 で構
成される時定数回路の時定数を調整することで、スイッ
チング素子Q1 のターンオフの時間を、ある一定以上に
することができる。従って、スイッチング素子Q1 のス
イッチング周波数を、ある周波数以上にならないように
することができる。
[0054] Then, the capacitor C 6, resistors R 1 3 to R
The time constant of 1 5, until some degree discharge the capacitor C 6, keep this certain time state. This time, that is, the capacitor C 6, resistors R 1 3 ~R 1 5 by adjusting the time constant of the time constant circuit formed by the turn-off time of the switching element Q 1, it is a certain or more it can. Therefore, it is possible to prevent the switching frequency of the switching element Q 1 from exceeding a certain frequency.

【0055】このように、本実施例ではリンギング・チ
ョーク・コンバータ回路において、スイッチング素子Q
1 のスイッチング回数を減少させるために、出力トラン
スTの1次側及び2次側にも電流が流れない休止時間を
作ることで、スイッチング周波数をある周波数以上には
ならないようにしているものである。従って、スイッチ
ング素子Q1 のターンオフ期間を、ある一定以上持たせ
ることにより、スイッチング素子Q1 のスイッチング回
数を減少させることができ、その結果、軽負荷時のロス
を減少させることができる。
As described above, in this embodiment, in the ringing choke converter circuit, the switching element Q
In order to reduce the number of switching times of 1, the switching frequency does not exceed a certain frequency by creating a dwell time during which current does not flow on the primary side and the secondary side of the output transformer T. . Accordingly, the turn-off period of the switching element Q 1, by providing a certain or higher, it is possible to reduce the switching times of the switching elements Q 1, as a result, it is possible to reduce the loss of light load.

【0056】尚、この休止期間は、入力電圧、負荷状
態、その時のスイッチング素子Q1 の発振波形等で一定
ではなく、スイッチング素子Q1 のターンオフ期間は完
全に固定されるわけではない。また、スイッチング素子
1 としてFETを用いたが、トランジスタを用いた場
合にも同様に適用できるものである。
The rest period is not constant depending on the input voltage, the load state, the oscillation waveform of the switching element Q 1 at that time, and the turn-off period of the switching element Q 1 is not completely fixed. Further, although the FET is used as the switching element Q 1 , it can be similarly applied to the case where a transistor is used.

【0057】[0057]

【表1】 [Table 1]

【0058】図9に本実施例の実験結果を示す。上記表
1に図9の〜の線の条件を示す。図9に示すよう
に、入力電圧が220Vで、出力電力が3Wの時、図1
2に示す従来例()では、効率が約41%であったの
が、本実施例()では、約58%とすることができ
た。また、出力電力が3Wの時、従来例では入力電圧に
より効率が33%()〜49%()と16%変動し
ていたが、本実施例では、52%()〜62%()
と10%の変動とすることができた。したがって、本実
施例においては軽負荷時で効率が良く、入力の変動によ
る効率の変動が少ないものである。
FIG. 9 shows the experimental result of this embodiment. The above Table 1 shows the conditions for the lines in FIG. As shown in FIG. 9, when the input voltage is 220V and the output power is 3W, FIG.
In the conventional example () shown in 2, the efficiency was about 41%, but in the present example (), the efficiency could be about 58%. Further, when the output power was 3 W, the efficiency fluctuated by 16% from 33% () to 49% () in the conventional example depending on the input voltage, but in the present embodiment, 52% () to 62% ().
And the fluctuation could be 10%. Therefore, in this embodiment, the efficiency is good at a light load, and the fluctuation of the efficiency due to the fluctuation of the input is small.

【0059】(実施例5)図10に実施例3の具体回路
図を示す。本実施例は、図7に示す回路において、スイ
ッチング素子Q1 のゲート・ソース間にコンデンサC7
を並列に接続したものである。本実施例では、コンデン
サC6 の充電電荷が放電しきってトランジスタQ6 がオ
フした時にスイッチング素子Q1 のゲートに抵抗R1
2 を介して電圧が印加されるが、コンデンサC7 によ
りスイッチング素子Q1 のゲート電圧の立ち上がりを遅
らせている。
(Fifth Embodiment) FIG. 10 shows a specific circuit diagram of the third embodiment. In this embodiment, in the circuit shown in FIG. 7, a capacitor C 7 is provided between the gate and source of the switching element Q 1.
Are connected in parallel. In this embodiment, when the charge of the capacitor C 6 is completely discharged and the transistor Q 6 is turned off, a voltage is applied to the gate of the switching element Q 1 via the resistors R 1 and R 2 , but switching is performed by the capacitor C 7. The rise of the gate voltage of the element Q 1 is delayed.

【0060】つまり、上記コンデンサC7 によりスイッ
チング素子Q1 のオフ期間を長くすることで、該スイッ
チング素子Q1 のスイッチング回数を先の実施例より、
より減少させることができ、軽負荷時でのロスをより減
少させることができる。図5は出力電力とスイッチング
周波数fとの関係を示し(なお、図5は先の実施例1の
場合の特性図であるが、本実施例の場合も同じ結果が得
られたので、図5を利用する。)、コンデンサC7 がな
い場合と比べて、コンデンサC7 をスイッチング素子Q
1 のゲートに接続した場合の方が、スイッチング周波数
fをより下げることができる。なお、RCCは、本発明
の制御を行わない場合を示しており、軽負荷時では、ス
イッチング周波数がかなり上昇している。
That is, by increasing the off period of the switching element Q 1 by the capacitor C 7, the number of times of switching of the switching element Q 1 is changed from the previous embodiment.
It is possible to further reduce the loss at a light load. FIG. 5 shows the relationship between the output power and the switching frequency f (note that FIG. 5 is a characteristic diagram in the case of the first embodiment, but the same result was obtained in the case of the present embodiment as well. In comparison with the case where the capacitor C 7 is not provided, the capacitor C 7 is used as the switching element Q.
The switching frequency f can be further reduced when connected to the gate of 1 . In addition, RCC shows the case where the control of the present invention is not performed, and the switching frequency is considerably increased under a light load.

【0061】また、図6は本実施例における出力電力を
効率との関係を示し(なお、図6は先の実施例1の場合
の特性図であるが、上記図5の場合と同様に本実施例の
場合も同じ結果が得られたので、図6を利用する。)、
実線は本実施例であり、破線は従来例(図11)であ
る。図示するように軽負荷時において特に効率を向上す
ることができる。図7に示す実施例と比べて、本実施例
の場合には、3〜4%程効率を向上させることができ
る。
FIG. 6 shows the relationship between the output power and the efficiency in this embodiment (note that FIG. 6 is a characteristic diagram in the case of the above-mentioned first embodiment, the same as in the case of FIG. 5 above). Since the same result was obtained in the case of the embodiment, FIG. 6 is used.),
The solid line is the present embodiment, and the broken line is the conventional example (FIG. 11). As shown in the figure, the efficiency can be particularly improved when the load is light. In the case of the present embodiment, the efficiency can be improved by 3 to 4% as compared with the embodiment shown in FIG.

【0062】[0062]

【発明の効果】本発明によれば、1次巻線、出力巻線及
び帰還巻線を有する出力トランスと、上記出力トランス
の1次巻線に一端が接続され帰還巻線に制御端子を接続
した発振用のスイッチング素子と、出力トランスの出力
巻線に接続された整流回路とを備えたリンギング・チョ
ーク・コンバータ方式のスイッチング電源装置におい
て、上記スイッチング素子のスイッチング周波数を、あ
る周波数以上にならないように抑制する制御手段を備
え、該制御手段を、上記出力トランスに設けた出力巻線
と同極性に巻装した第2の出力巻線と、この第2の出力
巻線に発生した電圧によりオンする第1のスイッチ素子
と、この第1のスイッチ素子のオン動作によりオン駆動
される第2のスイッチ素子と、この第2のスイッチ素子
のオン動作により充電されるコンデンサ及び抵抗からな
る時定数回路と、この時定数回路により所定時間上記第
1のスイッチ素子をオフさせる第3のスイッチ素子と、
上記時定数回路により上記スイッチング素子の制御端子
をLレベルにして該スイッチング素子を所定時間オフ状
態に維持する第4のスイッチ素子とで構成したものであ
るから、時定数回路における時間により所定時間第4の
スイッチ素子を駆動してスイッチング素子を所定時間オ
フ状態に維持させることで、該スイッチング素子のスイ
ッチング周波数を、ある周波数以上にならないようにし
ている。従って、出力電力が小さい場合のスイッチング
ロスを減少させることができ、そのため、軽負荷時での
効率を向上させることができるという効果を奏するもの
である。
According to the present invention, an output transformer having a primary winding, an output winding and a feedback winding, and one end of which is connected to the primary winding of the output transformer and a control terminal is connected to the feedback winding. In the switching power supply device of the ringing choke converter system including the switching element for oscillation and the rectifying circuit connected to the output winding of the output transformer, the switching frequency of the switching element should not exceed a certain frequency. And a second output winding wound in the same polarity as the output winding provided in the output transformer, and the control means is turned on by the voltage generated in the second output winding. And a second switch element that is driven to be turned on by the ON operation of the first switch element, and is charged by the ON operation of the second switch element. A time constant circuit comprising a capacitor and a resistor is, a third switch element is turned off for a predetermined time the first switching element by the time constant circuit,
The time constant circuit makes the control terminal of the switching element L level and the fourth switch element keeps the switching element off for a predetermined time. The switching element of No. 4 is driven to maintain the switching element in the off state for a predetermined time so that the switching frequency of the switching element does not exceed a certain frequency. Therefore, it is possible to reduce the switching loss when the output power is small, and therefore it is possible to improve the efficiency at the time of a light load.

【0063】また、請求項2によれば、上記スイッチン
グ素子の制御端子とアースとの間にコンデンサを接続し
ていることで、時定数回路により所定時間が経過してス
イッチング素子がターンオンしようとしても、コンデン
サによりスイッチング素子の制御端子への電圧の立ち上
がりが遅れて、スイッチング素子のオフ時間をより長く
することができる。そのため、軽負荷時でのスイッチン
グ素子のスイッチング周波数をより減少させることがで
き、軽負荷時で、より効率を向上させることができる。
Further, according to the second aspect, since the capacitor is connected between the control terminal of the switching element and the ground, even if the switching element is turned on after a predetermined time has passed by the time constant circuit. The capacitor delays the rise of the voltage to the control terminal of the switching element, so that the off time of the switching element can be extended. Therefore, the switching frequency of the switching element under a light load can be further reduced, and the efficiency can be further improved under a light load.

【0064】請求項3によれば、時定数回路における時
間により所定時間第3のスイッチ素子を駆動してスイッ
チング素子を所定時間オフ状態に維持させることで、該
スイッチング素子のスイッチング周波数を、ある周波数
以上にならないようにしている。従って、出力電力が小
さい場合のスイッチングロスを減少させることができ、
そのため、軽負荷時での効率を向上させることができる
という効果を奏するものである。
According to the third aspect, the switching frequency of the switching element is set to a certain frequency by driving the third switching element for a predetermined time by the time in the time constant circuit and keeping the switching element in the off state for a predetermined time. I try not to exceed the above. Therefore, it is possible to reduce the switching loss when the output power is small,
Therefore, there is an effect that the efficiency at the time of light load can be improved.

【0065】また、請求項2によれば、上記スイッチン
グ素子の制御端子とアースとの間にコンデンサを接続し
ていることで、時定数回路により所定時間が経過してス
イッチング素子がターンオンしようとしても、コンデン
サによりスイッチング素子の制御端子への電圧の立ち上
がりが遅れて、スイッチング素子のオフ時間をより長く
することができる。そのため、軽負荷時でのスイッチン
グ素子のスイッチング周波数をより減少させることがで
き、軽負荷時で、より効率を向上させることができる。
Further, according to the second aspect, since the capacitor is connected between the control terminal of the switching element and the ground, even if the switching element is turned on after a predetermined time has passed by the time constant circuit. The capacitor delays the rise of the voltage to the control terminal of the switching element, so that the off time of the switching element can be extended. Therefore, the switching frequency of the switching element under a light load can be further reduced, and the efficiency can be further improved under a light load.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例のスイッチング電源装置の具体
回路図である。
FIG. 1 is a specific circuit diagram of a switching power supply device according to an embodiment of the present invention.

【図2】本発明の実施例の出力電力と効率との関係を示
す図である。
FIG. 2 is a diagram showing a relationship between output power and efficiency according to an embodiment of the present invention.

【図3】本発明の実施例2のスイッチング電源装置の具
体回路図である。
FIG. 3 is a specific circuit diagram of a switching power supply device according to a second embodiment of the present invention.

【図4】本発明の実施例3のスイッチング電源装置の具
体回路図である。
FIG. 4 is a specific circuit diagram of a switching power supply device according to a third embodiment of the present invention.

【図5】本発明の実施例3の出力電力とスイッチング周
波数との関係を示す図である。
FIG. 5 is a diagram showing the relationship between output power and switching frequency according to the third embodiment of the present invention.

【図6】本発明の実施例3の出力電力と効率との関係を
示す図である。
FIG. 6 is a diagram showing a relationship between output power and efficiency in Example 3 of the present invention.

【図7】本発明の実施例4のスイッチング電源装置の具
体回路図である。
FIG. 7 is a specific circuit diagram of a switching power supply device according to a fourth embodiment of the present invention.

【図8】本発明の実施例4の図7における各部の電圧波
形を示す図である。
FIG. 8 is a diagram showing voltage waveforms of respective portions in FIG. 7 of Embodiment 4 of the present invention.

【図9】本発明の実施例4の出力電力と効率との関係を
示す図である。
FIG. 9 is a diagram showing a relationship between output power and efficiency in Example 4 of the present invention.

【図10】本発明の実施例5のスイッチング電源装置の
具体回路図である。
FIG. 10 is a specific circuit diagram of a switching power supply device according to a fifth embodiment of the present invention.

【図11】従来例のスイッチング電源装置の具体回路図
である。
FIG. 11 is a specific circuit diagram of a conventional switching power supply device.

【図12】他の従来例のスイッチング電源装置の具体回
路図である。
FIG. 12 is a specific circuit diagram of another conventional switching power supply device.

【符号の説明】[Explanation of symbols]

T 出力トランス NP 1次巻線 N2 出力巻線 N3 第2の出力巻線 NB 帰還巻線 Q1 スイッチング素子 Q3 トランジスタ(第2のスイッチ素子) Q4 トランジスタ(第1のスイッチ素子) Q5 トランジスタ(第3のスイッチ素子) Q6 トランジスタ(第4のスイッチ素子) C6 コンデンサ R1 3 〜R1 5 抵抗T output transformer N P 1 winding N 2 output winding N 3 second output winding N B feedback winding Q 1 switching element Q 3 transistor (second switch element) Q 4 transistor (first switch element ) Q 5 transistor (third switch element) Q 6 transistor (fourth switch element) C 6 capacitors R 1 3 to R 1 5-resistance

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 1次巻線(NP )、出力巻線(N2 )及
び帰還巻線(NB )を有する出力トランス(T)と、上
記出力トランス(T)の1次巻線に一端が接続され帰還
巻線に制御端子を接続した発振用のスイッチング素子
(Q1 )と、出力トランス(T)の出力巻線(N2 )に
接続された整流回路とを備えたリンギング・チョーク・
コンバータ方式のスイッチング電源装置において、上記
スイッチング素子(Q1 )のスイッチング周波数を、あ
る周波数以上にならないように抑制する制御手段を備
え、該制御手段を、上記出力トランス(T)に設けた出
力巻線(N2 )と同極性に巻装した第2の出力巻線(N
3 )と、この第2の出力巻線(N3 )に発生した電圧に
よりオンする第1のスイッチ素子(Q4 )と、この第1
のスイッチ素子(Q4 )のオン動作によりオン駆動され
る第2のスイッチ素子(Q3 )と、この第2のスイッチ
素子(Q3 )のオン動作により充電されるコンデンサ
(C6 )及び抵抗(R1 3 )〜(R1 5 )からなる時定
数回路と、この時定数回路により所定時間上記第1のス
イッチ素子(Q4 )をオフさせる第3のスイッチ素子
(Q5 )と、上記時定数回路により上記スイッチング素
子(Q1 )の制御端子をLレベルにして該スイッチング
素子(Q1 )を所定時間オフ状態に維持する第4のスイ
ッチ素子(Q6 )とで構成したことを特徴とするスイッ
チング電源装置。
1. An output transformer (T) having a primary winding (N P ), an output winding (N 2 ) and a feedback winding (N B ) and a primary winding of the output transformer (T). A ringing choke including an oscillating switching element (Q 1 ) having one end connected to a feedback winding and a control terminal connected to the feedback winding, and a rectifying circuit connected to an output winding (N 2 ) of an output transformer (T).・
A converter type switching power supply device is provided with a control means for suppressing the switching frequency of the switching element (Q 1 ) so as not to exceed a certain frequency, and the control means is provided in the output transformer (T). A second output winding (N 2 ) wound in the same polarity as the wire (N 2 )
3 ), the first switch element (Q 4 ) which is turned on by the voltage generated in the second output winding (N 3 ), and the first switch element (Q 4 ).
A switching element a second switching element which is ON-driven by ON operation of the (Q 4) (Q 3) , a capacitor which is charged by the ON operation of the second switching element (Q 3) (C 6) and a resistor a time constant circuit consisting of (R 1 3) ~ (R 1 5), a third switch element is turned off for a predetermined time the first switching element (Q 4) the time constant circuit (Q 5), the characterized by being configured out with a fourth switching element that maintains the switching element (Q 1) and the control terminal of the switching element (Q 1) to L level for a predetermined time oFF state by the time constant circuit (Q 6) Switching power supply.
【請求項2】 上記スイッチング素子(Q1 )の制御端
子とアースとの間にコンデンサ(C7 )を接続したこと
を特徴とする請求項1記載のスイッチング電源装置。
2. The switching power supply device according to claim 1, further comprising a capacitor (C 7 ) connected between the control terminal of the switching element (Q 1 ) and the ground.
【請求項3】 1次巻線(NP )、出力巻線(N2 )及
び帰還巻線(NB )を有する出力トランス(T)と、上
記出力トランス(T)の1次巻線に一端が接続され帰還
巻線(NB )に制御端子を接続した発振用のスイッチン
グ素子(Q1)と、出力トランス(T)の出力巻線(N2
)に接続された整流回路とを備えたリンギング・チョ
ーク・コンバータ方式のスイッチング電源装置におい
て、上記スイッチング素子(Q1 )のスイッチング周波
数を、ある周波数以上にならないように抑制する制御手
段を備え、該制御手段を、上記出力トランス(T)に設
けた出力巻線(N2 )と同極性に巻装した第2の出力巻
線(N3 )と、上記スイッチング素子(Q1 )のオン時
に上記出力トランスTの帰還巻線(NB )より発生した
電圧によりオンする第1のスイッチ素子(Q4 )と、こ
の第1のスイッチ素子(Q4 )のオン動作によりオン駆
動される第2のスイッチ素子(Q3 )と、スイッチング
素子(Q1 )のターンオフ時に帰還巻線(NB )に発生
した逆電圧により上記第1,第2のスイッチ素子(Q
4 ),(Q3 )がオフに移行するまでのタイムラグの間
に、上記第2の出力巻線(N3 )に発生した電圧により
第2のスイッチ素子(Q3 )を介して充電されるコンデ
ンサ(C6 )及び抵抗(R1 3 )〜(R1 5 )からなる
時定数回路と、この時定数回路により所定時間オン動作
を維持して上記スイッチング素子(Q1 )の制御端子を
Lレベルにし、該スイッチング素子(Q1 )を所定時間
オフ状態に維持する第3のスイッチ素子(Q6 )とで構
成したことを特徴とするスイッチング電源装置。
3. An output transformer (T) having a primary winding (N P ), an output winding (N 2 ) and a feedback winding (N B ) and a primary winding of the output transformer (T). A switching element (Q 1 ) for oscillation whose one end is connected and a control terminal is connected to the feedback winding (N B ), and an output winding (N 2 ) of the output transformer (T)
A ringing choke converter type switching power supply device having a rectifier circuit connected to the control circuit, the control device including a control unit for suppressing the switching frequency of the switching element (Q 1 ) so as not to exceed a certain frequency, The control means includes a second output winding (N 3 ) wound in the same polarity as the output winding (N 2 ) provided in the output transformer (T), and the switching element (Q 1 ) when the switching element (Q 1 ) is turned on. The first switch element (Q 4 ) which is turned on by the voltage generated from the feedback winding (N B ) of the output transformer T, and the second switch element which is turned on by the ON operation of the first switch element (Q 4 ). a switching element (Q 3), the switching element (Q 1) feedback winding upon turning off of the (N B) the first by reverse voltage generated in the second switching element (Q
4 ), (Q 3 ) is charged through the second switch element (Q 3 ) by the voltage generated in the second output winding (N 3 ) during the time lag until it turns off. capacitor time constant circuit consisting of (C 6) and a resistor (R 1 3) ~ (R 1 5), a control terminal of the time by constant circuit maintains a predetermined time on operation the switching element (Q 1) L A switching power supply device comprising a third switch element (Q 6 ) which is set to a level and maintains the switching element (Q 1 ) in an off state for a predetermined time.
【請求項4】 上記スイッチング素子(Q1 )の制御端
子とアースとの間にコンデンサ(C7 )を接続したこと
を特徴とする請求項3記載のスイッチング電源装置。
4. The switching power supply device according to claim 3, wherein a capacitor (C 7 ) is connected between the control terminal of the switching element (Q 1 ) and the ground.
JP05510294A 1993-06-18 1994-02-28 Switching power supply Expired - Fee Related JP3223695B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05510294A JP3223695B2 (en) 1993-06-18 1994-02-28 Switching power supply

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17250093 1993-06-18
JP5-172500 1993-06-18
JP05510294A JP3223695B2 (en) 1993-06-18 1994-02-28 Switching power supply

Publications (2)

Publication Number Publication Date
JPH0767335A true JPH0767335A (en) 1995-03-10
JP3223695B2 JP3223695B2 (en) 2001-10-29

Family

ID=26395958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05510294A Expired - Fee Related JP3223695B2 (en) 1993-06-18 1994-02-28 Switching power supply

Country Status (1)

Country Link
JP (1) JP3223695B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577511B2 (en) 2001-03-26 2003-06-10 Murata Manufacturing Co., Ltd. Switching power supply unit and electronic apparatus using the same
US6898090B2 (en) 2002-08-20 2005-05-24 Murata Manufacturing Co., Ltd. Switching power supply unit and electronic apparatus using the same
CN1303748C (en) * 2002-05-08 2007-03-07 精工爱普生株式会社 Over current output protective circuit and switching constant voltage power supply
US7433208B2 (en) 2004-07-07 2008-10-07 Murata Manufacturing Co., Ltd. Switching power supply device and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577511B2 (en) 2001-03-26 2003-06-10 Murata Manufacturing Co., Ltd. Switching power supply unit and electronic apparatus using the same
CN1303748C (en) * 2002-05-08 2007-03-07 精工爱普生株式会社 Over current output protective circuit and switching constant voltage power supply
US6898090B2 (en) 2002-08-20 2005-05-24 Murata Manufacturing Co., Ltd. Switching power supply unit and electronic apparatus using the same
US7433208B2 (en) 2004-07-07 2008-10-07 Murata Manufacturing Co., Ltd. Switching power supply device and electronic apparatus

Also Published As

Publication number Publication date
JP3223695B2 (en) 2001-10-29

Similar Documents

Publication Publication Date Title
US6788556B2 (en) Switching power source device
JP3387456B2 (en) Switching power supply
JP3475892B2 (en) Switching power supply
JP3492882B2 (en) Switching power supply
JP2004201385A (en) Dc-dc converter circuit
JPH0767335A (en) Switching power supply device
JP2004208379A (en) Multi-output switching power supply
JP3198831B2 (en) Switching power supply
CA2214217C (en) Switching power supply apparatus
JP3427280B2 (en) Ringing choke converter with synchronous control
JP4201161B2 (en) Switching power supply
JP3129037B2 (en) Switching power supply
KR20030005785A (en) Snubber circuit
JP3306542B2 (en) Partially Resonant Self-Excited Switching Power Supply Low Loss Circuit
JP3171068B2 (en) Switching power supply
KR970002431Y1 (en) Ringing choke converter
JP4253808B2 (en) Switching power supply
JPH114578A (en) Voltage converter device
JP2001309656A (en) Ringing choke converter and overload detection method
JP3571959B2 (en) Switching power supply
JP3129036B2 (en) Switching power supply
JP2004215417A (en) Dc-dc converter
KR100215631B1 (en) Switching turn-on initial anti-loss circuit in smps
JPH08237945A (en) Switching power supply
KR200207593Y1 (en) Driving winding switching circuit of switching power supply

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010724

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees