JP2871739B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JP2871739B2 JP2871739B2 JP1220582A JP22058289A JP2871739B2 JP 2871739 B2 JP2871739 B2 JP 2871739B2 JP 1220582 A JP1220582 A JP 1220582A JP 22058289 A JP22058289 A JP 22058289A JP 2871739 B2 JP2871739 B2 JP 2871739B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- inverter device
- current
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、直流電源の直流電圧をスイッチング素子を
用いて交流電圧に変換して負荷に給電するインバータ装
置に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device that converts a DC voltage of a DC power supply into an AC voltage by using a switching element and supplies power to a load.
［従来の技術］ 第７図は従来のインバータ装置（特願昭63−297276
号）の回路図である。以下、その回路構成について説明
する。直流電源E1の両端には、電源スイッチSWを介して
主スイッチング素子たるトランジスタQ1，Q2が直列接続
され、各トランジスタQ1，Q2にはそれぞれダイオード
D1，D2が逆並列接続されている。トランジスタQ1の両端
には、直流成分をカットするための結合コンデンサC0を
介して負荷回路Ｚが接続されている。負荷回路Ｚは、イ
ンダクタL1、コンデンサC1及び放電灯ｌよりなるLC共振
回路にて構成されており、負荷電流は振動電流となる。
この振動電流はインダクタL1の１次巻線n1を介して流れ
る。したがって、インダクタL1の２次巻線n2には、負荷
回路Ｚに流れる振動電流に応じて極性の変化する電圧が
誘起され、この誘起電圧を抵抗R1を介してトランジスタ
Q1のベース・エミッタ間に印加して、トランジスタQ1を
オン・オフ制御している。FIG. 7 shows a conventional inverter device (Japanese Patent Application No. 63-297276).
FIG. Hereinafter, the circuit configuration will be described. DC power supply to both ends of E 1, the power switch via the SW serving as the main switching element transistors Q 1, Q 2 are connected in series, the transistors Q 1, Q is 2 each diode
D 1 and D 2 are connected in anti-parallel. At both ends of the transistor Q 1 is a load circuit Z via the coupling capacitor C 0 for cutting the DC component is connected. The load circuit Z includes an LC resonance circuit including an inductor L 1 , a capacitor C 1, and a discharge lamp 1, and the load current is an oscillating current.
The oscillating current flows through the primary winding n 1 of the inductor L 1. Thus, the secondary winding n 2 of the inductor L 1, the voltage changes polarity in response to the oscillating current flowing through the load circuit Z is induced, the induced voltage through the resistor R 1 transistor
Is applied between the base and emitter of Q 1, it is on-off control of the transistor Q 1.
他方のトランジスタQ2は単安定マルチバルブレータMV
1によりオン・オフ制御されている。単安定マルチバル
ブレータMV1は汎用の集積回路（例えば日本電気製μPD4
538）よりなり、立ち下がりトリガー入力端子Ｂが“Hig
h"レベルから“Low"レベルに変化した後、一定時間は出
力端子Ｑが“High"レベル、出力端子が“Low"レベル
となる。本実施例にあっては、トランジスタQ2の両端電
圧VQ2を抵抗R6，R7の直列回路で分圧することにより検
出し、単安定マルチバイブレータMV1のトリカー信号と
している。単安定マルチバイブレータMV1の出力端子Ｑ
が“High"レベルになる時間（出力端子が“Low"レベ
ルになる時間）は、抵抗R9とコンデンサC4の時定数で決
定される。出力端子Ｑは抵抗R14を介して駆動用のトラ
ンジスタQ4のベースに接続され、出力端子は抵抗R15
を介して駆動用のトランジスタQ5のベースに接続されて
いる。トランジスタQ4のコレクタは直流電源E2の正極
に、トランジスタQ5のエミッタは直流電源E2の負極に、
それぞれ接続され、トランジスタQ4のエミッタとトラン
ジスタQ5のコレクタは、抵抗R2を介してトランジスタQ2
のベースに接続されている。したがって、単安定マルチ
バイブレータMV1は、トランジスタQ2のオン期間τ1を決
めるためのタイマー回路として動作する。単安定マルチ
バイブレータMV1の時定数設定用の抵抗R9の値を変化さ
せることにより連続的に出力調整を行うことができ、負
荷ｌが放電灯である場合には連続調光ができる。The other transistor Q 2 is a monostable multi-valve MV
On / off control is performed by 1. The monostable multi-valve MV1 is a general-purpose integrated circuit (for example, μPD4 manufactured by NEC Corporation).
538), and the falling trigger input terminal B is “Hig
"After changing the level, given time the output terminal Q from" Low "level" h High "level, the output terminal is" In the a Low "level. In this example, the voltage across the transistor Q 2 V Q2 resistor R 6, detected by dividing a series circuit of R 7, is a Torika signal of the monostable multivibrator MV1. output terminal Q of the monostable multivibrator MV1
There "High" to become time level (the output terminal is "Low" will level time) is determined by the time constant of the resistor R 9 and a capacitor C 4. Output terminal Q is connected to the base of the transistor Q 4 for driving through a resistor R 14, the output terminal resistor R 15
It is connected to the base of the transistor Q 5 for driving through. The collector of the transistor Q 4 are the positive electrode of the DC power source E 2, the emitter of the transistor Q 5 is connected to the negative electrode of the DC power source E 2,
Are connected, the transistor collectors of the emitter and the transistor Q 5 of Q 4 are, the transistor Q 2 through a resistor R 2
Connected to the base. Thus, the monostable multivibrator MV1 operates as a timer circuit for determining the ON period tau 1 of the transistor Q 2. It can be performed continuously output adjustment by changing the value of the resistor R 9 for constant setting time of the monostable multivibrator MV1, when the load l is the discharge lamp can continuous dimming.
このインバータ装置は、直流電源E1が投入されたとき
に上述の自励発振動作を開始するための起動回路STを備
えている。この起動回路STは電源投入によりコンデンサ
C2が抵抗R5を介して充電され、その充電電圧が２端子サ
イリスタQ4のブレークオーバー電圧に達すると２端子サ
イリスタQ3がオンし、トランジスタQ2のベースに２端子
サイリスタQ3を介してベース電流を流してトランジスタ
Q2を最初にオン動作させ、インバータ装置を起動するも
のである。インバータ装置が動作を開始すると、トラン
ジスタQ2がオンする度にダイオードD3、トランジスタQ2
を介してコンデンサC2の電荷が放電されるので、起動パ
ルスが発生しなくなる。この起動回路は、特開昭58−19
2296号や特願昭61−241839号にも開示されている。The inverter device includes a starting circuit ST for starting the self-excited oscillation operation described above when the DC power source E 1 is turned. This starter circuit ST starts
C 2 is charged through the resistor R 5, the charging voltage is 2 the terminal thyristor reaches the breakover voltage of Q 4 diode thyristor Q 3 is turned on, via a diode thyristor Q 3 to the base of the transistor Q 2 Transistor with a base current
Q 2 is turned on first to start the inverter device. When the inverter apparatus starts to operate, the diode D 3 every time the transistor Q 2 is turned on, the transistor Q 2
The charge of capacitor C 2 is discharged through the start pulse is not generated. This starting circuit is disclosed in
No. 2296 and Japanese Patent Application No. 61-241839.
第８図は上記インバータ装置の負荷回路Ｚが誘導性で
ある場合の動作波形図である。同図（イ）はインダクタ
L1に流れる負荷電流Ｉを示し、図中IQ1，IQ2はトランジ
スタQ1，Q2に流れるコレクタ電流、ID1，ID2はダイオー
ドD1，D2に流れる電流を示している。また、同図（ロ）
はトランジスタQ1のコレクタ・エミッタ間電圧VQ1、同
図（ハ）はトランジスタQ2のコレクタ・エミッタ間電圧
VQ2、同図（ニ）はトランジスタQ1のベース・エミッタ
間電圧VBE1、同図（ホ），（ヘ）は単安定マルチバイブ
レータMV1の出力端子Q,の出力信号をそれぞれ示して
いる。FIG. 8 is an operation waveform diagram when the load circuit Z of the inverter device is inductive. Figure (a) is an inductor
Shows a load current I flowing in L 1, drawing I Q1, I Q2 collector current flowing through the transistor Q 1, Q 2, I D1 , I D2 represents the current flowing through the diode D 1, D 2. The same figure (b)
Is the collector-emitter voltage V Q1 of the transistor Q 1 , and (c) is the collector-emitter voltage of the transistor Q 2
V Q2 , (D) shows the base-emitter voltage V BE1 of the transistor Q 1 , and (E) and (F) show the output signal of the output terminal Q of the monostable multivibrator MV 1.
以下、第８図の動作波形図を参照しながら上記インバ
ータ装置の動作について説明する。電源スイッチSWを投
入すると、起動回路STによりトランジスタQ2がオンとな
り、その両端電圧VQ2（第８図（ハ））が“Low"レベル
になるので、単安定マルチバイブレータMV1のトリガー
入力端子Ｂは“High"レベルから“Low"レベルに変化す
る。これにより、単安定マルチバイブレータMV1はトリ
ガーされて、その出力端子Ｑは“High"レベル、出力端
子は“Low"レベルとなる（第８図（ホ），（ヘ））。
したがって、駆動用のトランジスタQ4はオン、トランジ
スタQ5はオフとなり、直流電源E2からトランジスタQ4、
抵抗R2を通してトランジスタQ2にベース電流が供給さ
れ、トランジスタQ2のオン状態が維持される。トランジ
スタQ2がオンすると、ダイオードD3が導通して、コンデ
ンサC2は充電されなくなるので、起動回路STは停止す
る。このとき、インダクタL1の２次巻線n2は、トランジ
スタQ1のベース・エミッタ間に逆バイアスの電圧を印加
するような極性に巻かれ、トランジスタQ1はオフ状態を
維持する。Hereinafter, the operation of the inverter device will be described with reference to the operation waveform diagram of FIG. When the power switch SW is turned on, the transistor Q 2 is turned on by the activation circuit ST, because the voltage across V Q2 (Figure 8 (c)) becomes "Low" level, the trigger input terminal B of the monostable multivibrator MV1 Changes from “High” level to “Low” level. As a result, the monostable multivibrator MV1 is triggered, and its output terminal Q becomes "High" level and its output terminal becomes "Low" level (FIGS. 8 (e) and (f)).
Accordingly, transistor Q 4 for driving is turned on, the transistor Q 5 is turned off and the transistor Q 4 from the DC power source E 2,
The base current to the transistor Q 2 through a resistor R 2 is supplied, the on-state transistor Q 2 is maintained. When transistor Q 2 is turned on, and conducts the diode D 3, since the capacitor C 2 will not be charged, the starting circuit ST is stopped. In this case, the secondary winding n 2 of the inductor L 1 is wound polarity such as to apply a reverse bias voltage between the base and emitter of the transistor Q 1, the transistor Q 1 is kept off.
次に、抵抗R9とコンデンサC4で決まる所定時間ｔの経
過後に、単安定マルチバイブレータMV1の出力端子Ｑは
“Low"レベル、出力端子は“High"レベルとなり、ト
ランジスタQ4はオフ、トランジスタQ5はオンになる。こ
のため、トランジスタQ2はオフ状態になる。第８図
（イ）に示すＡ点でトランジスタQ2がオフすると、トラ
ンジスタQ2のコレクタ電流IQ2が減少することによりイ
ンダクタL1の残留インダクタンスは逆の誘起電圧を発生
し、インダクタL1に流れる振動電流Ｉは同一方向に流れ
ようとするので、ダイオードD1が導通し、電流ID1が流
れる。また、インダクタL1の２次巻線n1が逆の誘起電圧
を発生することにより、第８図（ニ）に示すように、ト
ランジスタQ1が順バイアスされて、トランジスタQ1はオ
ン状態となる。ダイオードD1の電流ID1がゼロになる
と、コンデンサC0の蓄積電荷を電源としてトランジスタ
Q1に電流IQ1が流れる。このとき、インダクタL1のコア
は飽和磁束に向かって直線的に磁化される。やがて、コ
アが飽和磁束に達すると、インダクタンスは急激にゼロ
の方向に向かい、その結果、トランジスタQ1のコレクタ
電流IQ1の時間変化分は無限大となる。トランジスタQ1
のコレクタ電流IQ1がベース電流のhfe倍に達すると、ト
ランジスタQ1は不飽和状態となり、インダクタL1の各巻
線の誘起電圧は減少するから、帰還されるベース電流も
減少してトランジスタQ1はオフする。トランジスタQ1が
オフした後も、インダクタL1に流れる振動電流Ｉは同一
方向に流れようとするので、ダイオードD2が導通し、電
流ID2が負荷回路Ｚ、コンデンサC0、直流電源E1の経路
で流れる。ダイオードD2が導通すると、トランジスタQ2
の電圧VQ2はゼロになるので、単安定マルチバイブレー
タMV1の立ち下がりトリガー入力端子Ｂは“High"レベル
から“Low"レベルに変化し、単安定マルチバイブレータ
MV1の出力端子Ｑは“High"レベルになり、駆動用のトラ
ンジスタQ4がオンして、トランジスタQ2は順バイアスさ
れる。ダイオードD2に流れる振動電流ID2がゼロになっ
た後は、直流電源E1より、コンデンサC0、負荷回路Ｚ、
トランジスタQ2の経路でコレクタ電流IQ2が流れる。以
下、上述の動作を繰り返すことにより、インバータの発
振動作が継続される。Then, the resistance R 9 and after a predetermined time t determined by the capacitor C 4, the output terminal Q of the monostable multivibrator MV1 is "Low" level, the output terminal becomes "High" level, transistor Q 4 are off, transistor Q 5 turns on. For this reason, the transistor Q 2 is turned off. When the transistor Q 2 at point A shown in FIG. 8 (b) is turned off, the residual inductance of the inductor L 1 generates a reverse induced voltage by the collector current I Q2 of the transistor Q 2 is decreased, the inductor L 1 since the oscillating current I flowing tries to flow in the same direction, the diode D 1 is conducting, current I D1 flows. Further, by the secondary winding n 1 of the inductor L 1 generates a reverse induced voltage, as shown in FIG. 8 (d), the transistor Q 1 is being forward biased, the transistor Q 1 is the on-state Become. When the current I D1 of the diode D 1 becomes zero, the charge stored in the capacitor C 0 is used as a power supply and the transistor
Current I Q1 flows through the Q 1. At this time, the core of the inductor L 1 is linearly magnetized towards the saturation magnetic flux. Eventually, the core reaches saturation flux, inductance rapidly toward the direction of zero, so that the time variation of the collector current I Q1 of the transistor Q 1 is infinite. Transistor Q 1
The collector current I Q1 of the reaches hfe times the base current, the transistor Q 1 is becomes unsaturated state, since the induced voltage of each winding of the inductor L 1 is decreased, the base current is fed back also reduced transistor Q 1 Turns off. Even after the transistor Q 1 is turned off, the vibration current I flowing through the inductor L 1 is going to flow in the same direction, the diode D 2 conducts, current I D2 is the load circuit Z, the capacitor C 0, the DC power source E 1 Flows along the path. When the diode D 2 is conducting, the transistor Q 2
Voltage V Q2 becomes zero, so that the falling trigger input terminal B of the monostable multivibrator MV1 changes from “High” level to “Low” level, and the monostable multivibrator
Output terminal Q of MV1 becomes "High" level, transistor Q 4 for driving is turned on, the transistor Q 2 is forward biased. After the oscillating current I D2 flowing through the diode D 2 becomes zero, the DC power supply E 1 supplies the capacitor C 0 , the load circuit Z,
Collector current I Q2 flows through a path of the transistor Q 2. Hereinafter, by repeating the above operation, the oscillation operation of the inverter is continued.
［発明が解決しようとする課題］ 上述のインバータ装置にあっては、一方のトランジス
タQ1は帰還巻線n2により負荷回路Ｚの振動電流に応じて
オン・オフ制御され、他方のトランジスタQ2は単安定マ
ルチバイブレータMV1によりオン・オフ制御されるの
で、一対の帰還巻線又は駆動巻線を有する電流トランス
を使用する必要がなく、非常に簡単な構成で発振を行う
ことができ、しかも単安定マルチバイブレータMV1の時
定数に応じてトランジスタQ2のオン期間を変えることが
できるので、インバータ装置の出力調整を行うことがで
きるものである。ところが、この従来例にあっては、起
動性能が必ずしも良くないという問題があった。[Problems to be Solved] In the above-described inverter device, one transistor Q 1 is are in accordance with the oscillating current on-off control of the load circuit Z by feedback winding n 2, the other transistor Q 2 Is controlled on and off by the monostable multivibrator MV1, there is no need to use a current transformer having a pair of feedback windings or drive windings, and oscillation can be performed with a very simple configuration. it is possible to change the oN period of the transistor Q 2 in accordance with the time constant of the stable multivibrator MV1, it is capable of adjusting the output of the inverter device. However, this conventional example has a problem that the starting performance is not always good.
上記従来例において、起動回路STによるトランジスタ
Q2のオン期間は、コンデンサC2の蓄積電荷と、その放電
経路である２端子サイリスタQ3及びトランジスタQ2のイ
ンピーダンス、及びトランジスタQ2のオン電圧で決ま
る。また、起動パルスと次の起動パルスとの間隔は、直
流電源E1の電圧と抵抗R5及びコンデンサC2の時定数で設
定される。ただし、一般に直流電源E1は商用交流電圧を
整流平滑して得られるので、直流電源E1の電圧は電源投
入時には徐々に上昇する。例えば、E1≒150V、R5＝270K
Ω、C2＝0.15μＦで、２端子サイリスタQ3として日本電
気株式会社製造のN413（Ｍ）、トランジスタQ2としてFK
1050（サンケン電気株式会社製造）を用いた場合、トラ
ンジスタQ2のオン期間は約20μsecであった。この実験
で観測された動作波形を第９図に示す。同図（イ）はト
ランジスタQ2のドレイン・ソース間電圧VDS2であり、同
図（ロ）はトランジスタQ2のドレイン電流ID2である。
トランジスタQ2は約20μsecのオン期間の後、オフされ
る。このとき、振動電流がゼロ付近でトランジスタQ2が
オフしているために、トランジスタQ1をオンさせるため
のインダクタL1の蓄積エネルギーが小さく、２次巻線n2
に誘起される起電力も小さいので、トランジスタQ1を容
易にオンさせることができないという問題がある。In the above conventional example, the transistor by the starting circuit ST
ON period of Q 2 are the accumulated charge of the capacitor C 2, the impedance of the discharge path is diode thyristor Q 3 and the transistor Q 2, and depends on the on-voltage transistor Q 2. The distance between the start pulse and the next start pulse is set by the time constant to the voltage of the DC power source E 1 of the resistor R 5 and capacitor C 2. However, in general the DC power source E 1 is so obtained by rectifying and smoothing the commercial AC voltage, the voltage of the DC power source E 1 is gradually increased at the time of power-on. For example, E 1 ≒ 150V, R 5 = 270K
Omega, with C 2 = 0.15μF, NEC Corporation manufactured as two-terminal thyristor Q 3 N413 (M), as the transistor Q 2 FK
1050 when using the (Sanken Electric Co., Ltd. production), the ON period of the transistor Q 2 is of about 20 .mu.sec. The operation waveform observed in this experiment is shown in FIG. FIG (A) is the drain-source voltage V DS2 of the transistor Q 2, FIG. (B) is a drain current I D2 of the transistor Q 2.
After the transistor Q 2 is turned on for a period of about 20 .mu.sec, it is turned off. At this time, because the transistor Q 2 oscillating current near zero off, low stored energy in the inductor L 1 to turn on the transistor Q 1, 2 winding n 2
Since the electromotive force is small induced, it is not possible to easily turn on the transistor Q 1.
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、負荷電流の帰還により少なく
とも一方のスイッチング素子をオン・オフ制御するよう
にしたインバータ装置において、起動性能を改善するこ
とにある。The present invention has been made in view of such a point,
An object of the present invention is to improve starting performance in an inverter device in which at least one switching element is controlled to be turned on / off by feedback of a load current.
［課題を解決するための手段］ 本発明に係るインバータ装置にあっては、上記の課題
を解決するために、第１図に示すように、直流電源E
1と、この直流電源E1の両端に直列接続されて交互にオ
ン・オフされる一対のトランジスタQ1，Q2と、このトラ
ンジスタQ1，Q2の少なくとも一方にコンデンサC0を介し
て並列接続され，インダクタL1及び負荷ｌの直列回路を
含む負荷回路Ｚと、この負荷回路Ｚに流れる振動電流を
少なくとも一方のトランジスタQ1の制御端に帰還し、上
記振動電流で決まる所定周期で当該トランジスタQ1をオ
ン・オフ制御する帰還巻線n2とを備えるインバータ装置
において、起動時にトランジスタQ2のオン期間を負荷回
路Ｚの固有振動周期の1/4倍又は5/4倍付近に設定する起
動手段１を設けたことを特徴とするものである。[Means for Solving the Problems] In the inverter device according to the present invention, in order to solve the above problems, as shown in FIG.
1 , a pair of transistors Q 1 and Q 2 connected in series at both ends of the DC power supply E 1 and alternately turned on and off, and at least one of the transistors Q 1 and Q 2 is connected in parallel via a capacitor C 0. are connected, a load circuit Z which includes a series circuit of an inductor L 1 and load l, the feedback of the oscillating current flowing through the load circuit Z to at least one of the transistor control terminal of Q 1, the at predetermined cycle determined by the oscillating current in the inverter device and a feedback winding n 2 of on-off control of the transistor Q 1, set the on period of the transistor Q 2 in the vicinity of 1/4 or 5/4 times the natural vibration period of the load circuit Z during startup Activating means 1 is provided.
なお、第１図に示す制御手段Ａにおいては、検出回路
２によりインバータ装置の発振が開始されたか否かを判
定しており、インバータ装置の発振が開始されていなけ
れば起動手段１が動作し、インバータ装置の発振が開始
されていれば、トリガー回路３によりトランジスタQ1の
オフ時点でタイマー回路４をトリガーし、タイマー回路
４のタイマー出力により、トランジスタQ2を一定時間オ
ンさせるようにしている。この回路において、スイッチ
ング周波数は負荷回路Ｚの固有振動周波数よりも高く設
定されるものとする。In the control means A shown in FIG. 1, the detection circuit 2 determines whether or not the oscillation of the inverter device has started. If the oscillation of the inverter device has not started, the starting means 1 operates. if it is oscillation start of the inverter device, the trigger circuit 3 triggers the timer circuit 4 off time of the transistor Q 1, the timer output of the timer circuit 4, and the transistor Q 2 to turn on a certain time. In this circuit, the switching frequency is set higher than the natural oscillation frequency of the load circuit Z.
［作用］ 第１図に示す回路において、トランジスタQ2のベース
に、第２図（イ）に示すようなオン信号を与えた場合、
トランジスタQ2とダイオードD2よりなるスイッチング素
子には、第２図（ロ）に示すような振動電流が流れる。
この振動電流は徐々に減衰して行く。この振動電流をＩ
とすると、インダクタL1に蓄積される電磁エネルギー
は、Ｗ＝LI2/2であるから、振動電流Ｉが多いほどイン
ダクタL1の蓄積エネルギーは大きくなる。そのため、ト
ランジスタQ2に流れる電流がピークに達する時刻t1（又
はt2）でトランジスタQ2をオフさせれば、インダクタL1
の残留エネルギーは大きくなり、それだけトランジスタ
Q1がオンしやすくなって、起動性能が改善される。この
時刻T1（又はt2）でトランジスタQ2をオフさせた場合、
トランジスタQ2のオン期間は、負荷回路Ｚの固有振動周
期t0の1/4倍（又は5/4倍）となる。また、この時刻t
1（又はt2）は、Ｉ＞０でdI/dt＝０となる場合でもあ
る。In [Action] The circuit shown in FIG. 1, if the base of the transistor Q 2, gave an ON signal as shown in FIG. 2 (b),
A switching element consisting of a transistor Q 2 and the diode D 2 is oscillating current flows as shown in FIG. 2 (b).
This oscillating current gradually decreases. This oscillating current is
When, the electromagnetic energy accumulated in inductor L 1, since a W = LI 2/2, the stored energy of the inductor L 1 as oscillating current I is large increases. Therefore, if off the transistor Q 2 at time t 1 (or t 2) the current flowing through the transistor Q 2 reaches a peak, inductor L 1
The residual energy of the transistor increases
Q 1 is easier to turn on, and startup performance is improved. When the transistor Q 2 is turned off at this time T 1 (or t 2 ),
ON period of the transistor Q 2 is made 1/4 times the natural vibration period t 0 of the load circuit Z (or 5/4). Also, this time t
1 (or t 2 ) is also the case where I> 0 and dI / dt = 0.
なお、ｎを１以上の整数とすると、一般にトランジス
タQ2のオン期間を負荷回路Ｚの固有振動周期t0の（4n−
３）/4倍に設定すれば、Ｉ＞０でdI/dtとなるが、振動
電流Ｉの振幅は時間の経過と共に徐々に減衰するので、
実用的には固有振動周期t0の1/4倍（又は5/4倍）程度の
オン期間とすることが適当である。負荷として放電灯ｌ
を用いた場合には、起動時に放電灯ｌは高インピーダン
ス状態であるので、負荷回路Ｚの固有振動周期はt0＝２
π｛L1C1・C2／（C1＋C2）｝1/2となる。したがって、
トランジスタQ2のオン期間は、t1＝（π/2）｛｛L1C1・
C2／（C1＋C2）｝1/2あるいは、t2＝（５π/2）｛｛L1C
1・C2／（C1＋C2）｝1/2とすれば良い。Incidentally, when 1 or more integer n, generally of the transistor Q 2 ON period of natural vibration period t 0 of the load circuit Z (4N-
3) If set to / 4 times, dI / dt at I> 0, but since the amplitude of the oscillating current I gradually attenuates over time,
The practically suitable to be 1/4 (or 5/4) about the on-period of natural vibration period t 0. Discharge lamp as load
Is used, since the discharge lamp 1 is in a high impedance state at the time of starting, the natural oscillation cycle of the load circuit Z is t 0 = 2
π ｛L 1 C 1 · C 2 / (C 1 + C 2 )｝ 1/2 . Therefore,
ON period of the transistor Q 2 is, t 1 = (π / 2 ) {{L 1 C 1 ·
C 2 / (C 1 + C 2 )｝ 1/2 or t 2 = (5π / 2) ｛｛L 1 C
1 · C 2 / (C 1 + C 2 )｝ 1/2 .
第３図はトランジスタQ2のオン信号の波形図である。
起動時にはトランジスタQ2のオン信号のパルス幅をt1と
し、その後、所定時間Ｔ以内に発振が開始されなけれ
ば、再びパルス幅t1のオン信号を与える。これにより発
振が開始されれば、その後はタイマー回路４によりトラ
ンジスタQ2のオン信号のパルス幅が決定される。FIG. 3 is a waveform diagram of the on-signal of the transistor Q 2.
On startup the pulse width of the ON signal of the transistor Q 2 and t 1, then, if the oscillation is started within the prescribed amount of time T, again giving an ON signal having a pulse width t 1. If Thereby oscillation starts, then the pulse width of the ON signal of the transistor Q 2 is determined by a timer circuit 4.
なお、トランジスタQ1，Q2は他のスイッチング素子
（例えば、静電誘導サイリスタやGTO等）であっても良
い。Note that the transistors Q 1 and Q 2 may be other switching elements (for example, an electrostatic induction thyristor or GTO).
［実施例１］ 第４図は本発明の第１実施例の回路図である。本実施
例にあっては、交流電源VsをダイオードブリッジDBによ
り全波整流し、その整流出力をコンデンサC3により平滑
することにより、インバータ回路の直流電源を得てい
る。インバータ回路の構成は第７図に示す従来例と同じ
である。ただし、トランジスタQ1，Q2としてパワーMOSF
ETを使用しているので、そのゲート・ソース間に抵抗
R3，R4をそれぞれ並列接続している。以下、制御回路の
構成について説明する。トランジスタQ2の両端電圧は抵
抗R6，R7により分圧され、バッファBFを介してタイマー
回路４にトリガー信号として入力される。この抵抗R6，
R7及びバッファBFによりトリガー回路３が構成されてい
る。タイマー回路４は第７図に示す従来例と同じく、汎
用の集積回路IC2（例えば日本電気製μPD4538）よりな
る単安定マルチバイブレータを備えており、その時定数
は抵抗R9とコンデンサC4により決定される。タイマー回
路４のタイマー出力はAND回路G4の一方の入力に接続さ
れている。AND回路G4の他方の入力には、検出回路２の
出力が接続されている。この検出回路２の出力はNOT回
路G3を介してAND回路G2の一方の入力に接続されてい
る。AND回路G2の他方の入力には起動回路１の出力が接
続されている。AND回路G2及びG4の出力はOR回路G1と抵
抗R8を介して駆動用のトランジスタQ6，Q7のベースに接
続されている。トランジスタQ6，Q7の各コレクタは制御
電源VDDの正極及び負極にそれぞれ接続され、エミッタ
はトランジスタQ2のゲートに接続されている。これによ
り、トランジスタQ6はトーテムポール回路を構成してい
る。起動回路１は汎用の集積回路IC1（例えば日本電気
製μPC1555）よりなる無安定マルチバイブレータを備え
ている。その発振周期及び出力パルス幅が抵抗R10，R11
とコンデンサC5により決定される。Embodiment 1 FIG. 4 is a circuit diagram of a first embodiment of the present invention. In the present embodiment, full-wave rectified AC power source Vs through a diode bridge DB, by smoothing by the capacitor C 3 and the rectified output, to obtain DC power of the inverter circuit. The configuration of the inverter circuit is the same as that of the conventional example shown in FIG. However, power MOSF is used as transistors Q 1 and Q 2.
Since ET is used, a resistor between its gate and source
R 3 and R 4 are connected in parallel. Hereinafter, the configuration of the control circuit will be described. Voltage across the transistor Q 2 is pressurized by the resistor R 6, R 7 minute, is input as a trigger signal to the timer circuit 4 via the buffer BF. This resistor R 6 ,
Trigger circuit 3 is constituted by R 7 and the buffer BF. The timer circuit 4 is provided with a monostable multivibrator composed of a general-purpose integrated circuit IC 2 (for example, μPD4538 manufactured by NEC) as in the conventional example shown in FIG. 7, and the time constant is determined by the resistor R 9 and the capacitor C 4. Is done. Timer output of the timer circuit 4 is connected to one input of the AND circuit G 4. The other input of the AND circuit G 4, the output of the detection circuit 2 is connected. The output of the detection circuit 2 is connected to one input of the AND circuit G 2 through a NOT circuit G 3. The other input of the AND circuit G 2 output of the startup circuit 1 is connected. The output of the AND circuit G 2 and G 4 are connected to the base of the transistor Q 6, Q 7 for driving through the OR circuit G 1 and the resistor R 8. The collectors of the transistors Q 6 and Q 7 are connected to the positive and negative poles of the control power supply V DD , respectively, and the emitter is connected to the gate of the transistor Q 2 . As a result, the transistor Q 6 constitute a totem pole circuit. The starting circuit 1 includes an astable multivibrator made of a general-purpose integrated circuit IC 1 (for example, μPC1555 manufactured by NEC Corporation). The oscillation cycle and output pulse width of the resistors R 10 and R 11
It is determined by the capacitor C 5 and.
以下、本実施例の動作について説明する。まず、検出
回路２は、例えば、インバータ装置に流れる振動電流の
レベルを検出したり、トランジスタQ2の両端に現れる矩
形波電圧のパルス数をカウントしたり、あるいは共振用
のコンデンサC1の両端電圧を検出したりすることによ
り、インバータ装置が発振を開始した否かを検出するも
のであり、発振開始を検出したときには、出力が“Hig
h"レベルとなる。電源投入直後は、インバータ装置が発
振を開始していないので、検出回路２の出力は“Low"レ
ベルである。このため、タイマー回路４の出力はAND回
路G4で阻止されるので、OR回路G1には入力されない。ま
た、NOT回路G3の出力が“High"レベルになるので、起動
回路１の出力がAND回路G2を介してOR回路G1に入力され
る。故に、電源投入直後は、起動回路１の発振出力によ
りトランジスタQ2のオン期間が制御される。この起動回
路１から出力される信号のパルス幅は、負荷回路の固有
振動周期t0の1/4倍（又は4/5倍）程度に設定されてい
る。したがって、トランジスタQ2がオフされたときのイ
ンダクタL1の残留エネルギーは最大となり、トランジス
タQ1が容易にオンされる。これにより、インバータ装置
は起動される。仮に起動に失敗しても、本実施例にあっ
ては、起動回路１として無安定マルチバイブレータを用
いているので、一定時間以内に再度起動パルスが与えら
れ、いずれはインバータ装置が発振を開始して、検出回
路２の出力は“High"レベルに変化する。これにより、N
OT回路G3の出力が“Low"レベルとなるので、起動回路１
の出力はAND回路G2により阻止されて、OR回路G1には入
力されない。一方、タイマー回路４の出力はAND回路G4
を介してOR回路G1に入力される。故に、インバータ装置
の発振開始後は、タイマー回路４の出力によりトランジ
スタQ2のオン期間が制御される。Hereinafter, the operation of the present embodiment will be described. First, the detection circuit 2, for example, to detect the level of the oscillating current flowing in the inverter device, or counting the number of pulses of the square wave voltage appearing across transistor Q 2, or a capacitor C 1 of the voltage across the resonant To detect whether or not the inverter device has started oscillating. When the start of oscillation is detected, the output becomes “Hig”.
h "level becomes. Immediately after the power is turned on, since the inverter device is not started oscillation, the output of the detection circuit 2 is" a Low "level. blocking Therefore, the output of the timer circuit 4 is an AND circuit G 4 since the, not input to the OR circuit G 1. Moreover, since the output of the nOT circuit G 3 becomes "High" level, the output of the activation circuit 1 is inputted to the OR circuit G 1 through the aND circuit G 2 that. therefore, immediately after the power is turned on, the oN period of the transistor Q 2 is controlled by the oscillation output of the starting circuit 1. the pulse width of the signal output from the starting circuit 1, the natural vibration period t 0 of the load circuit is set to 1/4 times (or 4/5 times) degree. Therefore, the residual energy of the inductor L 1 when the transistor Q 2 is turned off becomes maximum, the transistor Q 1 is are easily turned on. This As a result, the inverter device is started. Also, in this embodiment, since an astable multivibrator is used as the starting circuit 1, a starting pulse is given again within a predetermined time, and eventually the inverter device starts oscillating and the detecting circuit 2 The output changes to “High” level, which causes N
Since the output of the OT circuit G 3 becomes "Low" level, the starting circuit 1
The output of is blocked by the AND circuit G 2, not input to the OR circuit G 1. On the other hand, the output of the timer circuit 4 is the AND circuit G 4
It is input to the OR circuit G 1 through. Therefore, after the oscillation start of the inverter device, the ON period of the transistor Q 2 is controlled by the output of the timer circuit 4.
［実施例２］ 第５図は本発明の他の実施例の回路図である。本実施
例にあっては、インバータ回路としてハーフブリッジ回
路を使用している。つまり、直流電源E1の両端コンデン
サC01，C02の直列回路を並列的に接続し、コンデンサC
01，C02の接続点とトランジスタQ1，Q2の接続点の間に
負荷回路を接続したものである。また、インダクタL1の
２次巻線を省略し、電流帰還専用の電流トランスT1を設
けて、その１次巻線をインダクタL1と直列に接続してい
る。電流トランスT1には２つの２次巻線が設けられてお
り、一方の２次巻線は抵抗R1を介してトランジスタQ1の
ベース・エミッタ間に接続され、他方の１次巻線は抵抗
R2を介してトランジスタQ2のベース・エミッタ間に接続
されている。なお、トランジスタQ1，Q2のエミッタに
は、過電流防止用の抵抗R12，R13がそれぞれ直列接続さ
れている。負荷回路に流れる振動電流は、電流トランス
T1を介してトランジスタQ1，Q2のベースに帰還され、こ
れにより、トランジスタQ1，Q2が交互にオン・オフされ
て、インバータ装置は自励発振動作を行うものである。
トランジスタQ1がオンで、トランジスタQ2がオフのとき
には、コンデンサC01からトランジスタQ1を介して負荷
回路に電流が流れ、トランジスタQ1がオフで、トランジ
スタQ2がオンのときには、トランジスタQ2を介してコン
デンサC02から負荷回路に電流が流れるものであり、こ
れにより交流電流が負荷回路に給電される。Embodiment 2 FIG. 5 is a circuit diagram of another embodiment of the present invention. In this embodiment, a half bridge circuit is used as the inverter circuit. That is, the series circuit of the capacitors C 01 and C 02 at both ends of the DC power supply E 1 is connected in parallel, and the capacitor C
A load circuit is connected between the connection point of 01 and C 02 and the connection point of transistors Q 1 and Q 2 . Further, omitting the secondary winding of the inductor L 1, provided with a current transformer T 1 of the current feedback only connects the primary winding to the inductor L 1 in series. The current transformer T 1 is provided with two secondary windings, one of the secondary winding is connected between the base and emitter of the transistor Q 1 via the resistor R 1, the other primary winding resistance
Through R 2 is connected between the base and emitter of the transistor Q 2. Note that resistors R 12 and R 13 for preventing overcurrent are connected in series to the emitters of the transistors Q 1 and Q 2 , respectively. The oscillating current flowing through the load circuit is
The signal is fed back to the bases of the transistors Q 1 and Q 2 via T 1 , whereby the transistors Q 1 and Q 2 are alternately turned on and off, and the inverter device performs a self-excited oscillation operation.
Transistor Q 1 is on and when the transistor Q 2 is off, when the capacitor C 01 current flows through the load circuit via the transistor Q 1, the transistor Q 1 is off, the transistor Q 2 is turned on, the transistor Q 2 , A current flows from the capacitor C02 to the load circuit, and thereby an alternating current is supplied to the load circuit.
次に、本実施例に用いる起動回路１の構成について説
明する。起動回路１は汎用の集積回路IC1（例えば日本
電気製μPC1555）よりなる無安定マルチバイブレータを
備えており、制御電源電圧VDDにより動作する。この集
積回路IC1は、周知のように、トリガー端子（２番ピ
ン）が（1/3）VDD以下になると、トリガーされて出力端
子（３番ピン）が“High"レベルとなり、放電端子（７
番ピン）が高インピーダンスとなる。また、スレショル
ド端子（６番ピン）が（2/3）VDDに達すると出力端子
（３番ピン）が“Low"レベルとなり、放電端子（７番ピ
ン）も“Low"レベルとなる。電源端子（８番ピン）は制
御電源電圧VDDに接続され、アース端子（１番ピン）は
接地されている。また、リセット端子（４番ピン）は電
源端子（８番ピン）に接続されており、周波数制御端子
（５番ピン）は、デカップリングコンデンサC6を介して
アース端子（１番ピン）に接続されている。時定数回路
を構成する抵抗R10，R11及びコンデンサC5の直列回路に
は、制御電源電圧VDDが印加されている。抵抗R10，R11
の接続点は放電端子（７番ピン）に接続され、抵抗R11
とコンデンサC5の接続点はスレショルド端子（６番ピ
ン）及びトリガー端子（２番ピン）に接続されている。
これにより、コンデンサC5は抵抗R10，R11を介して（2/
3）VDDまで充電され、抵抗R11を介して（1/3）VDDまで
放電される。故に、この回路は無安定マルチバイブレー
タとして動作する。その矩形波発振信号は出力端子（３
番ピン）から得られる。この信号をNOT回路G5により反
転し、ダイオードD4及び抵抗R16を介してトランジスタQ
2のベースに供給している。Next, the configuration of the starting circuit 1 used in the present embodiment will be described. The starting circuit 1 includes an astable multivibrator composed of a general-purpose integrated circuit IC 1 (for example, μPC1555 manufactured by NEC Corporation), and is operated by the control power supply voltage VDD . As is well known, when the trigger terminal (Pin 2) falls below (1/3) V DD , the integrated circuit IC 1 is triggered and the output terminal (Pin 3) goes to the “High” level, and the discharge terminal (7
Pin (2) becomes high impedance. Also, when the threshold terminal (Pin 6) reaches (2/3) VDD , the output terminal (Pin 3) becomes "Low" level, and the discharge terminal (Pin 7) also becomes "Low" level. The power terminal (Pin 8) is connected to the control power supply voltage V DD , and the ground terminal (Pin 1) is grounded. The reset pin (pin 4) is connected to a power supply terminal (8 pin), a frequency control terminal (pin 5) is connected to the ground terminal (pin 1) via a decoupling capacitor C 6 Have been. The control power supply voltage V DD is applied to a series circuit of the resistors R 10 and R 11 and the capacitor C 5 that constitute the time constant circuit. Resistance R 10 , R 11
Is connected to the discharge terminal (Pin 7) and the resistor R 11
A connecting point of the capacitor C 5 is connected to the threshold terminal (pin 6) and a trigger terminal (pin 2).
Thus, the capacitor C 5 via a resistor R 10, R 11 (2 /
3) until V DD is charged, via a resistor R 11 (1/3) is discharged to V DD. Therefore, this circuit operates as an astable multivibrator. The square wave oscillation signal is output to an output terminal (3
Pin No.). This signal is inverted by the NOT circuit G 5, the transistor Q via a diode D 4 and the resistor R 16
2 base supplies.
トランジスタQ2の両端には、抵抗R6，R7の直列回路が
接続されている。抵抗R6，R7の接続点に得られる電圧は
NOT回路G6，G7よりなるバッファ回路と抵抗R17を介して
トランジスタQ8のベースに供給されている。このトラン
ジスタQ8はコンデンサC5の両端に並列接続されている。
インバータ装置が起動していないときには、トランジス
タQ2の両端には電圧が印加されないから、トランジスタ
Q8はオフ状態であり、起動回路１の無安定マルチバイブ
レータが発振動作を行い、その出力端子（３番ピン）に
得られる矩形波信号をNOT回路G5により反転した電圧が
起動パルスとしてトランジスタQ2に与えられる。これに
よりインバータ装置が起動されて、発振動作を開始する
と、トランジスタQ2の両端電圧が周期的に高くなるの
で、トランジスタQ8が周期的にオンされて、コンデンサ
C5の電荷が放電される。したがって、無安定マルチバイ
ブレータのトリガー端子（２番ピン）は常に（1/3）VDD
以下となり、出力端子（３番ピン）は常に“High"レベ
ルとなる。このため、NOT回路G5の出力は常に“Low"レ
ベルとなり、トランジスタQ2への起動パルスの供給は停
止される。A series circuit of resistors R 6 and R 7 is connected to both ends of the transistor Q 2 . The voltage obtained at the junction of resistors R 6 and R 7 is
Via the NOT circuit G 6, the buffer circuit and the resistor R 17 made of G 7 is supplied to the base of the transistor Q 8. The transistor Q 8 is connected in parallel across the capacitor C 5.
When the inverter is not activated, since the voltage at both ends of the transistor Q 2 is not applied, the transistor
Q 8 is in an off state, the astable multivibrator of the starting circuit 1 performs an oscillating operation, and a voltage obtained by inverting a rectangular wave signal obtained at its output terminal (the third pin) by the NOT circuit G 5 is used as a starting pulse as a transistor. It is given to Q 2. Thereby an inverter device is started and starts the oscillation operation, the voltage across the transistor Q 2 is periodically increased, the transistor Q 8 is periodically turned on, the capacitor
Charge of C 5 is discharged. Therefore, the trigger terminal (pin 2) of the astable multivibrator is always (1/3) V DD
The output terminal (3rd pin) is always at the “High” level. Therefore, the output of the NOT circuit G 5 is always "Low" level, the supply of activation pulses to the transistor Q 2 is being stopped.
第６図は本実施例の動作波形図である。同図（イ）は
NOT回路G5から出力される起動パルスの波形図である。
図中、t1は起動パルスのパルス幅であり、t1≒0.693R11
C5で決まる。また、Ｔは起動パルスの間隔であり、少な
くともＴ＞４t1となるように、抵抗R7とコンデンサC5の
値を設定する。起動パルスのパルス幅t1を負荷回路の固
有振動周期t0の1/4倍（又は5/4倍）付近に設定した場
合、起動パルスによるトランジスタQ2のオン期間が経過
して、トランジスタQ2がオフしたときに、インダクタL1
の残留エネルギーは最大となる。このため、インバータ
装置は容易に起動する。FIG. 6 is an operation waveform diagram of the present embodiment. The same figure (a)
It is a waveform diagram of a start pulse output from the NOT circuit G 5.
In the figure, t 1 is the pulse width of the starting pulse, and t 1 ≒ 0.693R 11
Determined by the C 5. Also, T is the interval of activation pulses, such that at least T> 4t 1, sets the value of the resistor R 7 and capacitor C 5. If the pulse width t 1 of the start pulse is set in the vicinity of 1/4 (or 5/4) of the natural vibration period t 0 of the load circuit, it has elapsed on period of the transistor Q 2 by the activation pulse, the transistor Q When 2 turns off, inductor L 1
Has the maximum residual energy. For this reason, the inverter device is easily started.
第６図（ロ），（ハ）は最初の起動パルスでインバー
タ装置が起動された場合の動作波形を示しており、第６
図（ニ），（ホ）は最初の起動パルスでインバータ装置
が起動されなかった場合の動作波形を示している。ここ
で、第６図（ロ），（ニ）はトランジスタQ1とダイオー
ドD1よりなる第１のスイッチング素子に流れる電流の波
形図であり、正方向がトランジスタQ1の電流で、負方向
がダイオードD1の電流である。また、第６図（ハ），
（ホ）はトランジスタQ2とダイオードD2よりなる第２の
スイッチング素子に流れる電流の波形図であり、正方向
がトランジスタQ2の電流で、負方向がダイオードD2の電
流である。FIGS. 6 (b) and 6 (c) show operation waveforms when the inverter device is activated by the first activation pulse.
FIGS. 4D and 4E show operation waveforms when the inverter device is not started by the first start pulse. Here, FIG. 6 (b), (d) is a waveform diagram of the current flowing in the first switching element consisting of a transistor Q 1, a diode D 1, the positive direction of the transistor Q 1 current, the negative direction a diode D 1 of the current. In addition, FIG.
(E) is a waveform diagram of a current flowing through the second switching element consisting of a transistor Q 2 and the diode D 2, the positive direction of the transistor Q 2 current is a negative direction of the diode D 2 current.
第６図（ニ），（ホ）に示すように、最初の起動パル
スでインバータ装置が起動されなかった場合には、ダイ
オードD1，D2が交互にオン・オフして振動電流が流れ、
この振動電流は次第に減衰して行く。この場合、トラン
ジスタQ2の両端電圧は上昇しないので、トランジスタQ8
はオフ状態のままであり、起動回路１の無安定マルチバ
イブレータは発振動作を継続する。そして、第６図
（イ）の破線で示すように、次に起動パルスが与えら
れ、起動が成功するまで継続される。As shown in FIGS. 6 (d) and 6 (e), when the inverter device is not started by the first start pulse, the diodes D 1 and D 2 are alternately turned on and off, and an oscillating current flows.
This oscillating current gradually decreases. In this case, the voltage across the transistor Q 2 is not increased, the transistor Q 8
Remains off, and the astable multivibrator of the starting circuit 1 continues the oscillating operation. Then, as shown by the broken line in FIG. 6 (a), a start pulse is given next and is continued until the start is successful.
［発明の効果］ 本発明によれば、負荷回路に流れる振動電流を帰還す
ることによりスイッチング素子をオン・オフ制御するイ
ンバータ装置において、起動時にスイッチング素子のオ
ン期間を負荷回路の固有振動周期の1/4倍又は5/4倍付近
に設定する起動手段を設けたので、スイッチング素子が
オフされた瞬間に負荷回路のインダクタの残留エネルギ
ーは最大となり、したがって、起動性能が良くなるとい
う効果がある。According to the present invention, in an inverter device that controls on / off of a switching element by feeding back an oscillating current flowing through a load circuit, an on-period of the switching element at startup is set to one of the natural oscillation periods of the load circuit. Since the starting means is set at about / 4 or 5/4, the residual energy of the inductor of the load circuit is maximized at the moment when the switching element is turned off, so that the starting performance is improved.
第１図は本発明の基本構成を示す回路図、第２図及び第
３図は同上の動作波形図、第４図は本発明の第１実施例
の回路図、第５図は本発明の第２実施例の回路図、第６
図は同上の動作波形図、第７図は従来例の回路図、第８
図及び第９図は同上の動作波形図である。 E1は直流電源、Q1，Q2はトランジスタ、C0，C1はコンデ
ンサ、L1はインダクタ、ｌは放電灯、n2は帰還巻線、１
は起動回路、Ａは制御手段、Ｚは負荷回路である。1 is a circuit diagram showing a basic configuration of the present invention, FIGS. 2 and 3 are operation waveform diagrams of the same, FIG. 4 is a circuit diagram of a first embodiment of the present invention, and FIG. Circuit diagram of second embodiment, sixth
FIG. 7 is an operation waveform diagram of the above, FIG. 7 is a circuit diagram of a conventional example, and FIG.
FIG. 9 and FIG. 9 are operation waveform diagrams of the above. E 1 denotes a DC power source, Q 1, Q 2 are transistors, C 0, C 1 is a capacitor, L 1 is an inductor, l is the discharge lamp, n 2 is a feedback winding, 1
Is a starting circuit, A is a control means, and Z is a load circuit.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０２Ｍ 7/5383 Ｈ０２Ｍ 7/5383 7/5387 7/5387 Ａ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H02M 7/5383 H02M 7/5383 7/5387 7/5387 A
Claims (1)
列的に接続されて交互にオン・オフされる一対のスイッ
チング素子と、このスイッチング素子の少なくとも一方
にコンデンサを介して並列接続されインダクタ及び負荷
の直列回路を含む負荷回路と、この負荷回路に流れる振
動電流を少なくとも一方のスイッチング素子の制御端に
帰還して当該スイッチング素子をオン・オフ制御する帰
還手段とを備えるインバータ装置において、起動時にス
イッチング素子のオン期間を負荷回路の固有振動周期の
1/4倍又は5/4倍付近に設定する起動手段を設けたことを
特徴とするインバータ装置。1. A DC power supply, a pair of switching elements connected in series between both ends of the DC power supply and alternately turned on and off, and connected in parallel to at least one of the switching elements via a capacitor. An inverter device comprising: a load circuit including a series circuit of an inductor and a load; and a feedback unit configured to feedback an oscillating current flowing through the load circuit to a control terminal of at least one of the switching elements and control on / off of the switching element. At startup, the ON period of the switching element is
An inverter device provided with a starting means for setting a value near 1/4 or 5/4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220582A JP2871739B2 (en) | 1989-08-28 | 1989-08-28 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220582A JP2871739B2 (en) | 1989-08-28 | 1989-08-28 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0386081A JPH0386081A (en) | 1991-04-11 |
| JP2871739B2 true JP2871739B2 (en) | 1999-03-17 |
Family
ID=16753232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1220582A Expired - Fee Related JP2871739B2 (en) | 1989-08-28 | 1989-08-28 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871739B2 (en) |
-
1989
- 1989-08-28 JP JP1220582A patent/JP2871739B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0386081A (en) | 1991-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3871345B2 (en) | Power circuit | |
| RU2140126C1 (en) | Power unit with series-resonance self- oscillating transducer | |
| JP3623181B2 (en) | High voltage semiconductor switch device and high voltage generator | |
| JPH1155949A (en) | Power unit | |
| US4429359A (en) | Inverter circuit with symmetry control | |
| JP2871739B2 (en) | Inverter device | |
| US3953780A (en) | Inverter having forced turn-off | |
| JPH0691750B2 (en) | Inverter device | |
| US5043680A (en) | Resonant converter oscillator usable for powering a magnetron | |
| EP0156586B1 (en) | Switching power supply | |
| JP2561871B2 (en) | Switching regulator | |
| CN1066295C (en) | Power-supply circuit | |
| KR960007997B1 (en) | Converter using zero voltage switching | |
| JP2721527B2 (en) | Inverter device | |
| JP2913058B2 (en) | Power supply | |
| JPH0767335A (en) | Switching power supply device | |
| JPH043595Y2 (en) | ||
| JP2532203Y2 (en) | Switching power supply | |
| JPH0713431Y2 (en) | Power supply circuit | |
| JP2998987B2 (en) | Inverter device | |
| JPS6319591Y2 (en) | ||
| JP2519161Y2 (en) | Switching power supply | |
| JPH05176550A (en) | Inverter apparatus | |
| JP2872279B2 (en) | DC-AC inverter | |
| JPH03277174A (en) | Inverter unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |