JPH0386081A - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH0386081A
JPH0386081A JP1220582A JP22058289A JPH0386081A JP H0386081 A JPH0386081 A JP H0386081A JP 1220582 A JP1220582 A JP 1220582A JP 22058289 A JP22058289 A JP 22058289A JP H0386081 A JPH0386081 A JP H0386081A
Authority
JP
Japan
Prior art keywords
transistor
circuit
turned
inverter device
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1220582A
Other languages
Japanese (ja)
Other versions
JP2871739B2 (en
Inventor
Koji Yamada
晃司 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1220582A priority Critical patent/JP2871739B2/en
Publication of JPH0386081A publication Critical patent/JPH0386081A/en
Application granted granted Critical
Publication of JP2871739B2 publication Critical patent/JP2871739B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To improve starting performance by providing a pair of switching elements serially connected between both ends of a DC power source and alternately turned ON and OFF, and providing the ON period of the switching element to a specific value of an intrinsic vibration period of a load circuit at the time of starting. CONSTITUTION:The ON period of a transistor Q2 is controlled by the oscillation output of a starter 1 immediately after a power source E1 is turned ON, and the pulse width of the output signal of the starter 1 is set to a specific value of the intrinsic vibration period of a load circuit Z. The residual energy of an inductance L1 when the transistor Q2 is turned OFF becomes maximum, a transistor Q1 is easily turned ON and an inverter device is started.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、直流電源の直流電圧をスイッチング素子を用
いて交流電圧に変換して負荷に給電するインバータ装置
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an inverter device that converts a DC voltage of a DC power supply into an AC voltage using a switching element to supply power to a load.

[従来の技術] 第7図は従来のインバータ装置(特願昭63−2’97
276号)の回路図である。以下、その回路構成につい
て説明する。直流電源E1の両端には、電源スィッチS
Wを介して主スイツチング素子たるトランジスタQ、、
Q2が直列接続され、各トランジスタQ、、Q、にはそ
れぞれダイオードDD2が逆並列接続されている。トラ
ンジスタQ、の両端には、直流成分をカットするための
結合コンデンサC0を介して負荷回路2が接続されてい
る。
[Prior art] Fig. 7 shows a conventional inverter device (Japanese patent application No. 63-2'97).
276) is a circuit diagram. The circuit configuration will be explained below. A power switch S is installed at both ends of the DC power supply E1.
Transistor Q, which is the main switching element, is connected via W.
Q2 are connected in series, and a diode DD2 is connected in antiparallel to each transistor Q, , Q, respectively. A load circuit 2 is connected to both ends of the transistor Q via a coupling capacitor C0 for cutting DC components.

負荷回路Zは、インダクタし3、コンデンサC1及び放
電灯2よりなるLC共振回路にて構成されており、負荷
電流は振動電流となる。この振動電流はインダクタL、
の1次巻線n1を介して流れる。
The load circuit Z is constituted by an LC resonant circuit including an inductor 3, a capacitor C1, and a discharge lamp 2, and the load current is an oscillating current. This oscillating current flows through the inductor L,
flows through the primary winding n1 of.

したがって、インダクタL1の2次巻線n、には、負荷
回路2に流れる振動電流に応じて極性の変化する電圧が
誘起され、この誘起電圧を抵抗R1を介してトランジス
タQ1のベース・エミッタ間に印加して、トランジスタ
Q、をオン・オフ制御している。
Therefore, a voltage whose polarity changes according to the oscillating current flowing through the load circuit 2 is induced in the secondary winding n of the inductor L1, and this induced voltage is applied between the base and emitter of the transistor Q1 via the resistor R1. The voltage is applied to control the on/off of the transistor Q.

他方のトランジスタQ2は単安定マルチバイブレータM
VIによりオン・オフ制御されている。
The other transistor Q2 is a monostable multivibrator M
It is on/off controlled by VI.

単安定マルチバイブレータMVIは汎用の集積回路(例
えば日本電気製μPD4538)よりなり、立ち下がり
トリガー入力端子Bが“High’“レベルから’ L
 ow”レベルに変化した後、一定時間は出力端子Qが
“High”レベル、出力端子qが“Low”レベルと
なる0本実施例にあっては、トランジスタQ2の両端電
圧VQ2を抵抗R,,R,の直列回路で分圧することに
より検出し、単安定マルチバイブレータMV1のトリガ
ー信号としている。単安定マルチバイブレータMVIの
出力端子Qが“High”レベルになる時間(出力端子
qが“Low”レベルになる時間〉は、抵抗R9とコン
デンサC4の時定数で決定される。出力端子Qは抵抗R
+4を介して駆動用のトランジスタQ4のベースに接続
され、出力端子Qは抵抗RISを介して駆動用のトラン
ジスタQ、のベースに接続されている。トランジスタQ
4のコレクタは直流電源E2の正極に、トランジスタQ
sのエミッタは直流電源E2の負極に、それぞれ接続さ
れ、トランジスタQ4のエミッタとトランジスタQ、の
コレクタは、抵抗R2を介してトラ・ンジスタQ2のベ
ースに接続されている。したがって、単安定マルチバイ
ブレータMVIは、トランジスタQ2のオン期間τ1を
決めるためのタイマー回路として動作する。単安定マル
チバイブレータMVIの時定数設定用の抵抗R,の値を
変化させることにより連続的に出力調整を行うことがで
き、負荷lが放電灯である場合には連続調光ができる。
The monostable multivibrator MVI is made of a general-purpose integrated circuit (for example, μPD4538 manufactured by NEC Corporation), and the falling trigger input terminal B changes from the “High” level to the “L” level.
After changing to "ow" level, output terminal Q is at "High" level and output terminal q is at "Low" level for a certain period of time. It is detected by dividing the voltage in a series circuit of R, and is used as a trigger signal for the monostable multivibrator MV1. is determined by the time constant of resistor R9 and capacitor C4.The output terminal Q is connected to resistor R
+4 to the base of the driving transistor Q4, and the output terminal Q is connected to the base of the driving transistor Q through a resistor RIS. transistor Q
The collector of 4 is connected to the positive terminal of the DC power supply E2, and the transistor Q
The emitters of s are connected to the negative electrode of the DC power source E2, and the emitter of the transistor Q4 and the collector of the transistor Q are connected to the base of the transistor Q2 via a resistor R2. Therefore, the monostable multivibrator MVI operates as a timer circuit for determining the on period τ1 of the transistor Q2. By changing the value of the time constant setting resistor R of the monostable multivibrator MVI, it is possible to continuously adjust the output, and when the load l is a discharge lamp, continuous dimming is possible.

このインバータ装置は、直流電源E、が投入されたとき
に上述の自励発振動作を開始するための起動回路STを
備えている。この起動回路STは電源投入によりコンデ
ンサC2が抵抗R5を介して充電され、その充電電圧が
2端子サイリスタQ4のブレークオーバー電圧に達する
と2端子サイリスタQ、がオンし、トランジスタQ2の
ベースに2端子サイリスタQ、を介してベース電流を流
してトランジスタQ2を最初にオン動作させ、インバー
タ装置を起動するものである。インバータ装置が動作を
開始すると、トランジスタQ2がオンする度にダイオー
ドD1、トランジスタQ2を介してコンデンサC2の電
荷が放電されるので、起動パルスが発生しなくなる。こ
の起動回路は、特開昭58−192296号や特願昭6
1−241839号にも開示されている。
This inverter device includes a starting circuit ST for starting the above-described self-oscillation operation when the DC power source E is turned on. In this startup circuit ST, when the power is turned on, the capacitor C2 is charged via the resistor R5, and when the charging voltage reaches the breakover voltage of the two-terminal thyristor Q4, the two-terminal thyristor Q is turned on, and the two terminals are connected to the base of the transistor Q2. A base current is caused to flow through the thyristor Q to first turn on the transistor Q2, thereby activating the inverter device. When the inverter device starts operating, the charge in the capacitor C2 is discharged via the diode D1 and the transistor Q2 every time the transistor Q2 is turned on, so that no starting pulse is generated. This starting circuit is known from Japanese Patent Application Laid-Open No. 58-192296 and Japanese Patent Application No. 6
It is also disclosed in No. 1-241839.

第8図は上記インバータ装置の負荷回路Zが誘導性であ
る場合の動作波形図である。同図〈イ)はインダクタL
、に流れる負荷電流Iを示し、図中工。I+IQ1はト
ランジスタQ、、Q2に流れるコレクタ電流、IOI+
ID2はダイオードD、、D2に流れる電流を示してい
る。また、同図(ロ)はトランジスタQ、のコレクタ・
エミッタ間電圧V、、、同図(ハ)はトランジスタQ2
のコレクタ・エミッタ間電圧vQ2、同図(ニ)はトラ
ンジスタQ、のベース・エミッタ間電圧V、、、、同図
〈ホ)、(へ)は単安定マルチバイブレータMVIの出
力端子Q、Qの出力信号をそれぞれ示している。
FIG. 8 is an operating waveform diagram when the load circuit Z of the inverter device is inductive. The same figure (A) is the inductor L.
, shows the load current I flowing through . I+IQ1 is the collector current flowing through transistors Q, Q2, IOI+
ID2 indicates the current flowing through the diodes D, D2. In addition, the same figure (b) shows the collector of transistor Q.
The emitter voltage V,..., the same figure (c) is the transistor Q2
The collector-emitter voltage vQ2 of the transistor Q is the collector-emitter voltage vQ2, the figure (d) is the base-emitter voltage V of the transistor Q, . The output signals are shown respectively.

以下、第8図の動作波形図を参照しながら上記インバー
タ装置の動作について説明する。電源スィッチSWを投
入すると、起動回路STによりトランジスタQ、がオン
となり、その両端電圧VQ2(第8図(ハ))が“L 
os”レベルになるので、単安定マルチバイブレータM
■1のトリガー入力端子Bは“High”レベルから“
L os”レベルに変化する。
The operation of the inverter device will be described below with reference to the operation waveform diagram of FIG. 8. When the power switch SW is turned on, the transistor Q is turned on by the startup circuit ST, and the voltage VQ2 across it (FIG. 8 (c)) becomes "L".
os” level, so monostable multivibrator M
■Trigger input terminal B of 1 goes from “High” level to “
The level changes to "Los" level.

これにより、単安定マルチバイブレータMVIはトリガ
ーされて、その出力端子Qは“High”レベル、出力
端子Qは“L os”レベルとなる(第8図(ホ)。
As a result, the monostable multivibrator MVI is triggered, and its output terminal Q becomes the "High" level and the output terminal Q becomes the "Los" level (FIG. 8 (E)).

(へ))、シたがって、駆動用のトランジスタQ4はオ
ン、トランジスタQ、はオフとなり、直流電源E2から
トランジスタQ1、抵抗R2を通してトランジスタQ2
にベース電流が供給され、トランジスタQ2のオン状態
が維持される。トランジスタQ2がオンすると、ダイオ
ードD、が導通して、コンデンサC2は充電されなくな
るので、起動回路STは停止する。このとき、インダク
タし、の2次巻線n2は、トランジスタQ1のベース・
エミッタ間に逆バイアスの電圧を印加するような極性に
巻かれ、トランジスタQ1はオフ状態を維持する。
(to)), Therefore, the driving transistor Q4 is turned on and the transistor Q is turned off, and the DC power supply E2 is connected to the transistor Q2 through the transistor Q1 and the resistor R2.
A base current is supplied to the transistor Q2, and the on state of the transistor Q2 is maintained. When transistor Q2 turns on, diode D becomes conductive and capacitor C2 is no longer charged, so starting circuit ST stops. At this time, the secondary winding n2 of the inductor is connected to the base of the transistor Q1.
The transistor Q1 is wound with a polarity such that a reverse bias voltage is applied between the emitters, and the transistor Q1 remains in an off state.

次に、抵抗R,とコンデンサC4で決まる所定時間tの
経過後に、単安定マルチバイブレータMV1の出力端子
Qは“L ow”レベル、出力端子qは”High”レ
ベルとなり、トランジスタQ4はオフ、トランジスタQ
、はオンになる。このため、トランジスタQ2はオフ状
態になる。第8図(イ)に示すA点でトランジスタQ2
がオフすると、トランジスタQ2のコレクタ電流IQ2
が減少することによりインダクタLlの残留インダクタ
ンスは逆の誘起電圧を発生し、インダクタL、に流れる
振動電流■は同一方向に流れようとするので、ダイオー
ドDIが導通し、電流IO+が流れる。また、インダク
タL1の2次巻lin+が逆の誘起電圧を発生すること
により、第8図(二〉に示すように、トランジスタQ1
が順バイアスされて、トランジスタQ、はオン状態とな
る。ダイオードD1の電流Inがゼロになると、コンデ
ンサC0の蓄′HI電荷を電源としてトランジスタQ1
に電流IQIが流れる。
Next, after a predetermined time t determined by the resistor R and capacitor C4 has elapsed, the output terminal Q of the monostable multivibrator MV1 becomes "Low" level, the output terminal q becomes "High" level, the transistor Q4 is turned off, and the transistor Q
, is turned on. Therefore, transistor Q2 is turned off. Transistor Q2 at point A shown in FIG. 8(a)
is turned off, the collector current IQ2 of transistor Q2
As a result, the residual inductance of the inductor Ll generates an opposite induced voltage, and the oscillating currents flowing through the inductors L and 2 tend to flow in the same direction, so the diode DI becomes conductive and a current IO+ flows. In addition, as the secondary winding lin+ of the inductor L1 generates an opposite induced voltage, the transistor Q1
is forward biased, and transistor Q is turned on. When the current In of the diode D1 becomes zero, the transistor Q1 is powered by the accumulated HI charge of the capacitor C0.
Current IQI flows through.

このとき、インダクタL+のコアは飽和磁束に向かって
直線的に磁化される。やがて、コアが飽和磁束に達する
と、インダクタンスは急激にゼロの方向に向かい、その
結果、トランジスタQ、のコレクタ電流IQ+の時間変
化分は無限大となる。トランジスタQ1のコレクタ電流
IQIがベース電流のhfe倍に達すると、トランジス
タQ、は不飽和状態となり、インダクタL、の各巻線の
誘起電圧は減少するから、帰還されるベース電流も減少
してトランジスタQ1はオフする。トランジスタQ1が
オフした後も、インダクタL+に流れる振動電流Iは同
一方向に流れようとするので、ダイオードD2が導通し
、電流ID2が負荷回路Z、コンデンサC0、直流電源
E、の経路で流れる。ダイオードD2が導通すると、ト
ランジスタQ2の電圧VQ2はゼロになるので、単安定
マルチバイブレータMV1の立ち下がりトリガー入力端
子Bは“High”レベルから“L os”レベルに変
化し、単安定マルチバイブレータMVIの出力端子Qは
High”レベルになり、駆動用のトランジスタQ、が
オンして、トランジスタQ2は順バイアスされる。ダイ
オードD、に流れる振動電流ID2がゼロになった後は
、直流電源E1より、コンデンサC0、負荷回路2、ト
ランジスタQ2の経路でコレクタ電流IQ2が流れる。
At this time, the core of inductor L+ is linearly magnetized toward the saturation magnetic flux. Eventually, when the core reaches saturation magnetic flux, the inductance rapidly goes toward zero, and as a result, the amount of time change in the collector current IQ+ of transistor Q becomes infinite. When the collector current IQI of the transistor Q1 reaches hfe times the base current, the transistor Q becomes unsaturated and the induced voltage in each winding of the inductor L decreases, so the base current fed back also decreases and the transistor Q1 is turned off. Even after the transistor Q1 is turned off, the oscillating current I flowing through the inductor L+ tends to flow in the same direction, so the diode D2 becomes conductive and the current ID2 flows through the path of the load circuit Z, the capacitor C0, and the DC power supply E. When the diode D2 becomes conductive, the voltage VQ2 of the transistor Q2 becomes zero, so the falling trigger input terminal B of the monostable multivibrator MV1 changes from the "High" level to the "Los" level, and the voltage of the monostable multivibrator MVI changes from the "High" level to the "Los" level. The output terminal Q becomes High" level, the driving transistor Q is turned on, and the transistor Q2 is forward biased. After the oscillating current ID2 flowing through the diode D becomes zero, the DC power supply E1 Collector current IQ2 flows through the path of capacitor C0, load circuit 2, and transistor Q2.

以下、上述の動作を繰り返すことにより、インバータの
発振動作が継続される。
Thereafter, by repeating the above-described operation, the oscillation operation of the inverter is continued.

[発明が解決しようとする課題] 上述のインバータ装置にあっては、一方のトランジスタ
Q1は帰還巻線n2により負荷回路Zの振動電流に応じ
てオン・オフ制御され、他方のトランジスタQ2は単安
定マルチバイブレータMVIによりオン・オフ制御され
るので、一対の帰還巻線又は駆動巻線を有する電流トラ
ンスを使用する必要がなく、非常に簡単な構成で発振を
行うことができ、しかも単安定マルチバイブレータMV
Iの時定数に応じてトランジスタQ2のオン期間を変え
ることができるので、インバータ装置の出力調整を行う
ことができるものである。ところが、この従来例にあっ
ては、起動性能が必ずしも良くないという問題があった
[Problems to be Solved by the Invention] In the above-mentioned inverter device, one transistor Q1 is controlled on and off by the feedback winding n2 according to the oscillating current of the load circuit Z, and the other transistor Q2 is monostable. Since the on/off control is controlled by the multivibrator MVI, there is no need to use a current transformer with a pair of feedback windings or drive windings, and oscillation can be performed with a very simple configuration.Moreover, it is a monostable multivibrator. MV
Since the on-period of the transistor Q2 can be changed according to the time constant of I, the output of the inverter device can be adjusted. However, this conventional example has a problem in that the startup performance is not necessarily good.

上記従来例において、起動回路STによるトランジスタ
Q2のオン期間は、コンデンサC2の蓄積電荷と、その
放電経路である2端子サイリスタQ。
In the above conventional example, the on-period of the transistor Q2 by the starting circuit ST is caused by the accumulated charge in the capacitor C2 and the two-terminal thyristor Q, which is the discharge path thereof.

及びトランジスタQ2のインピーダンス、及びトランジ
スタQ2のオン電圧で決まる。また、起動パルスと次の
起動パルスとの間隔は、直流電源EIの電圧と抵抗R9
及びコンデンサC2の時定数で設定される。ただし、一
般に直流電源E1は商用交流電圧を整流平滑して得られ
るので、直流電源Eの電圧は電源投入時には徐々に上昇
する0例えば、E、!−1150V、Rs=270にΩ
、C2=0.15μFで、2端子サイリスタQ、として
日本電気株式会社製造のN413(M)、トランジスタ
Q2としてFK1050(サンケン電気株式会社製造)
を用いた場合、トランジスタQ2のオン期間は約2QA
zsecであった。この実験で観測された動作波形を第
9図に示す、同図(イ)はトランジスタQ2のドレイン
・ソース間電圧VDs2であり、同図(ロ)はトランジ
スタQ2のトレイン電流IDIである。
It is determined by the impedance of the transistor Q2, and the on-voltage of the transistor Q2. Also, the interval between the starting pulse and the next starting pulse is determined by the voltage of the DC power supply EI and the resistance R9.
and the time constant of capacitor C2. However, since the DC power source E1 is generally obtained by rectifying and smoothing the commercial AC voltage, the voltage of the DC power source E gradually increases when the power is turned on.For example, E,! -1150V, Rs=270Ω
, C2 = 0.15 μF, the 2-terminal thyristor Q is N413 (M) manufactured by NEC Corporation, and the transistor Q2 is FK1050 (manufactured by Sanken Electric Co., Ltd.).
When using , the on period of transistor Q2 is approximately 2QA
It was zsec. The operating waveforms observed in this experiment are shown in FIG. 9. FIG. 9(a) shows the drain-source voltage VDs2 of the transistor Q2, and FIG. 9(b) shows the train current IDI of the transistor Q2.

トランジスタQ2は約20μSeeのオン期間の後、オ
フされる。このとき、振動電流がゼロ付近でトランジス
タQ2がオフしているために、トランジスタQ1をオン
させるためのインダクタL1の蓄積エネルギーが小さく
、2次巻線n2に誘起される起電力も小さいので、トラ
ンジスタQ1を容易にオンさせることができないという
問題がある。
Transistor Q2 is turned off after an on period of approximately 20 μSee. At this time, since the oscillating current is near zero and the transistor Q2 is off, the energy stored in the inductor L1 to turn on the transistor Q1 is small, and the electromotive force induced in the secondary winding n2 is also small. There is a problem that Q1 cannot be easily turned on.

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、負荷電流の帰還により少なくと
も一方のスイッチング素子をオン・オフ制御するように
したインバータ装置において・、起動性能を改善するこ
とにある。
The present invention has been made in view of these points, and its purpose is to improve the starting performance in an inverter device that controls on/off of at least one switching element by feedback of load current. It's about improving.

[課題を解決するための手段] 本発明に係るインバータ装置にあっては、上記の課題を
解決するために、第1図に示すように、直流電源E、と
、この直流電源E1の両端に直列接続されて交互にオン
・オフされる一対のトランジスタQ、、Q、と、このト
ランジスタQ、、Q、の少なくとも一方にコンデンサC
0を介して並列接続され、インダクタLl及び負荷lの
直列回路を含む負荷回路2と、この負荷回路2に流れる
振動電流を少なくとも一方のトランジスタQ1の制御端
に帰還し、上記振動電流で決まる所定周期で当該トラン
ジスタQ、をオン・オフ制御する帰還巻1intとを備
えるインバータ装置において、起動時にトランジスタQ
2のオン期間を負荷回路2の固有振動周期の1/4倍又
は5/4倍付近に設定する起動手段1を設けたことを特
徴とするものである。
[Means for Solving the Problems] In order to solve the above problems, in the inverter device according to the present invention, as shown in FIG. A pair of transistors Q, , Q connected in series and turned on and off alternately, and a capacitor C connected to at least one of the transistors Q, , Q.
A load circuit 2 including a series circuit of an inductor Ll and a load L is connected in parallel through a transistor Q1, and an oscillating current flowing through the load circuit 2 is fed back to the control end of at least one transistor Q1, and a predetermined amount determined by the oscillating current is In an inverter device equipped with a feedback winding 1int that periodically controls on/off the transistor Q, the transistor Q is turned on and off at startup.
The present invention is characterized in that a starting means 1 is provided for setting the ON period of the load circuit 2 to around 1/4 or 5/4 times the natural vibration period of the load circuit 2.

なお、第1図に示す制御手段Aにおいては、検出回路2
によりインバータ装置の発振が開始されたか否かを判定
しており、インバータ装置の発振が開始されていなけれ
ば起動手段1が動作し、インバータ装置の発振が開始さ
れていれば、トリガー回路3によりトランジスタQ、の
オフ時点でタイマー回路4をトリガーし、タイマー回路
4のタイマー出力により、トランジスタQ2を一定時間
オンさせるようにしている。この回路において、スイッ
チング周波数は負荷回路Zの固有振動周波数°よりも高
く設定されるものとする。
Note that in the control means A shown in FIG.
It is determined whether or not the oscillation of the inverter device has started. If the oscillation of the inverter device has not started, the starting means 1 operates, and if the oscillation of the inverter device has started, the trigger circuit 3 activates the transistor. The timer circuit 4 is triggered when Q is turned off, and the timer output of the timer circuit 4 turns on the transistor Q2 for a certain period of time. In this circuit, the switching frequency is set higher than the natural vibration frequency of the load circuit Z.

[作用] 第1図に示す回路において、トランジスタQ2のベース
に、第2図(イ)に示すようなオン信号を与えた場合、
トランジスタQ2とダイオードD2よりなるスイッチン
グ素子には、第2図(ロ)に示すような振動電流が流れ
る。この振動電流は徐々に減衰して行く、この振動電流
を■とすると、インダクタL、に蓄積される電磁エネル
ギーは、W=LI”/2であるから、振動電流Iが多い
ほどインダクタL、の蓄積エネルギーは大きくなる。そ
のため、トランジスタQ2に流れる電流がピークに達す
る時刻1+(又はtz)でトランジスタQ2をオフさせ
れば、インダクタL、の残留エネルギーは大きくなり、
それだけトランジスタQ、がオンじやすくなって、起動
性能が改善される。この時刻1+(又はtz)でトラン
ジスタQ2をオフさせた場合、トランジスタQ2のオン
期間は、負荷回路2の固有振動周期【。の1/4倍(又
は5/4倍)となる。
[Operation] In the circuit shown in FIG. 1, when an ON signal as shown in FIG. 2 (a) is applied to the base of the transistor Q2,
An oscillating current as shown in FIG. 2(b) flows through the switching element consisting of the transistor Q2 and the diode D2. This oscillating current gradually attenuates.If this oscillating current is represented by The stored energy increases. Therefore, if the transistor Q2 is turned off at time 1+ (or tz) when the current flowing through the transistor Q2 reaches its peak, the residual energy in the inductor L increases,
This makes it easier for transistor Q to turn on, improving startup performance. When the transistor Q2 is turned off at this time 1+ (or tz), the on period of the transistor Q2 is equal to the natural vibration period of the load circuit 2 [. 1/4 times (or 5/4 times)

また、この時刻h(又はtz)は、I>OでdI/dt
=Oとなる場合でもある。
Also, this time h (or tz) is dI/dt with I>O
There are also cases where =O.

なお、nを1以上の整数とすると、−mにトランジスタ
Q2のオン期間を負荷回路Zの固有振動周期t0の(4
n−3>/4倍に設定すれば、I>0でdI/dtとな
るが、振動電流■の振幅は時間の経過と共に徐々に減衰
するので、実用的には固有振動周期上〇の1/4倍(又
は5/4倍)程度のオン期間とすることが適当である。
Note that if n is an integer greater than or equal to 1, then -m is the on-period of the transistor Q2, which is (4) of the natural vibration period t0 of the load circuit Z.
If it is set to n-3>/4 times, dI/dt will be obtained when I>0, but the amplitude of the oscillating current ■ will gradually attenuate over time, so in practical terms it will be It is appropriate to set the on period to about /4 times (or 5/4 times).

負荷として放電灯lを用いた場合には、起動時に放電灯
lは高インピーダンス状態であるので、負荷回路2の固
有振動周期!、tto=:2r(L+C1Cz/(C+
+Cz))”2となる。したがって、トランジスタQ2
のオン期間は、t1=(π/ 2 HL +C1C2/
 (CI+ 02))”2あるいは、h=(5r/2)
(L+C1C1/(C++C2))’/”とすれば良い
When the discharge lamp 1 is used as a load, since the discharge lamp 1 is in a high impedance state at startup, the natural oscillation period of the load circuit 2! , tto=:2r(L+C1Cz/(C+
+Cz))"2. Therefore, transistor Q2
The on period of t1=(π/2 HL +C1C2/
(CI+ 02))”2 or h=(5r/2)
(L+C1C1/(C++C2))'/" may be used.

第3図はトランジスタQ2のオン信号の波形図である。FIG. 3 is a waveform diagram of the ON signal of transistor Q2.

起動時にはトランジスタQ2のオン信号のパルス幅をt
lとし、その後、所定時間T以内に発振が開始されなけ
れば、再びパルス幅1.のオン信号を与える。これによ
り発振が開始されれば、その後はタイマー回路4により
トランジスタQ2のオン信号のパルス幅が決定される。
At startup, the pulse width of the on signal of transistor Q2 is set to t.
If oscillation is not started within a predetermined time T, the pulse width is set to 1. Gives an on signal. Once oscillation is started, the timer circuit 4 determines the pulse width of the ON signal of the transistor Q2.

なお、トランジスタQ、、Q2は他のスイッチング素子
(例えば、静電誘導サイリスタやGTO等〉であっても
良い。
Note that the transistors Q, Q2 may be other switching elements (for example, electrostatic induction thyristors, GTOs, etc.).

[実施例1] 第4図は本発明の第1実施例の回路図である。[Example 1] FIG. 4 is a circuit diagram of a first embodiment of the present invention.

本実施例にあっては、交流電源Vsをダイオードブリッ
ジDBにより全波整流し、その整流出力をコンデンサC
1により平滑することにより、インバータ回路の直流電
源を得ている。インバータ回路のm戒は第7図に示す従
来例と同じである。ただし、トランジスタQ、、Q、と
してパワーMO8FETを使用しているので、そのゲー
ト・ソース間に抵抗R,,R,をそれぞれ並列接続して
いる。
In this embodiment, the AC power supply Vs is full-wave rectified by a diode bridge DB, and the rectified output is connected to a capacitor C.
By smoothing by 1, the DC power source for the inverter circuit is obtained. The m precepts of the inverter circuit are the same as those of the conventional example shown in FIG. However, since power MO8FETs are used as the transistors Q, , Q, resistors R, , R, are connected in parallel between their gates and sources.

以下、制御回路の構成について説明する。トランジスタ
Q2の両端電圧は抵抗Ri 、 R、により分圧され、
バッファBFを介してタイマー回路4にトリガー信号と
して入力される。この抵抗Ra 、 R?及びバッファ
BFによりトリガー回路3が構成されている。タイマー
回路4は第7図に示す従来例と同じく、汎用の集積回路
1(,2(例えば日本電気製μPD4538)よりなる
単安定マルチバイブレータを備えており、その時定数は
抵抗R9とコンデンサC4により決定される。タイマー
回路4のタイマー出力はAND回路回路内一方の入力に
接続されている。AND回路回路内他方の入力には、検
出回路2の出力が接続されている。この検出回路2の出
力はNOT回路G3を介してAND回路G2の一方の入
力に接続されている。AND回路G2の他方の入力には
起動回路1の出力が接続されている。AND回路回路内
びG4の出力はOR回路Glと抵抗R8を介して駆動用
のトランジスタQ6゜Q7のベースに接続されている。
The configuration of the control circuit will be explained below. The voltage across transistor Q2 is divided by resistors Ri, R,
The signal is input as a trigger signal to the timer circuit 4 via the buffer BF. This resistance Ra, R? and buffer BF constitute a trigger circuit 3. As with the conventional example shown in FIG. 7, the timer circuit 4 includes a monostable multivibrator made of general-purpose integrated circuits 1 (for example, μPD4538 manufactured by NEC Corporation), and its time constant is determined by a resistor R9 and a capacitor C4. The timer output of the timer circuit 4 is connected to one input in the AND circuit.The output of the detection circuit 2 is connected to the other input in the AND circuit. is connected to one input of the AND circuit G2 via the NOT circuit G3.The output of the startup circuit 1 is connected to the other input of the AND circuit G2.The output of the AND circuit and G4 is ORed. It is connected to the bases of driving transistors Q6 and Q7 via a circuit Gl and a resistor R8.

トランジスタQi。Transistor Qi.

Q、の各コレクタは制御電源Vl)Dの正極及び負極に
それぞれ接続され、エミッタはトランジスタQ2のゲー
トに接続されている。これにより、トランジスタQ6は
トーテムポール回路を構成している。
The respective collectors of Q are connected to the positive and negative electrodes of the control power supply Vl)D, respectively, and the emitters are connected to the gate of the transistor Q2. Thereby, transistor Q6 constitutes a totem pole circuit.

起動回路1は汎用の集積回路IC,(例えば日本電気製
μPC1555)よりなる無安定マルチバイブレータを
備えている。その発振周期及び出力パルス幅は抵抗R1
゜、R11とコンデンサC5により決定される。
The starting circuit 1 includes an astable multivibrator made of a general-purpose integrated circuit IC (for example, μPC1555 manufactured by NEC Corporation). The oscillation period and output pulse width are determined by the resistor R1.
°, determined by R11 and capacitor C5.

以下、本実施例の動作について説明する。まず、検出回
路2は、例えば、インバータ装置に流れる振動電流のレ
ベルを検出したり、トランジスタQ2の両端に現れる矩
形波電圧のパルス数をカウントしたり、あるいは共振用
のコンデンサCIの両端電圧を検出したりすることによ
り、インバータ装置が発振を開始したか否かを検出する
ものであり、発振開始を検出したときには、出力が“H
igh″レベルとなる。を源投入直後は、インバータ装
置が発振を開始していないので、検出回路2の出力は“
Low”レベルである。このため、タイマー回路4の出
力はAND回路回路内阻止されるので、OR回路G1に
は入力されない、また、NOT回路回路内出力が″Hi
gh’レベルになるので、起動回路lの出力がAND回
路G2を介してOR回路G、に入力される。故に、電源
投入直後は、起動回路1の発振出力によりトランジスタ
Q2のオン期間が制御される。この起動回路1から出力
される信号のパルス幅は、負荷回路の固有振動周期t0
の1/4倍(又は415倍)程度に設定されている。し
たがって、トランジスタQ2がオフされたときのインダ
クタL、の残留エネルギーは最大となり、トランジスタ
Q1が容易にオンされる。これにより、インバータ装置
は起動される。仮に起動に失敗しても、本実施例にあっ
ては、起動回路1として無安定マルチバイブレータを用
いているので、一定時間以内に再度起動パルスが与えら
れ、いずれはインバータ装置が発振を開始して、検出回
路2の出力は“High”レベルに変化する。これによ
り、NOT@路G、の出力が“Low”レベルとなるの
で、起動回路1の出力はAND回路G2により阻止され
て、OR回路G1には入力されない、一方、タイマー回
路4の出力はAND回路G4を介してOR回路G1に入
力される。故に、インバータ装置の発振開始後は、タイ
マー回路4の出力によりトランジスタQ2のオン期間が
制御される。
The operation of this embodiment will be explained below. First, the detection circuit 2 detects, for example, the level of the oscillating current flowing through the inverter device, counts the number of pulses of the rectangular wave voltage appearing across the transistor Q2, or detects the voltage across the resonance capacitor CI. It detects whether the inverter device has started oscillation by
Immediately after the power is turned on, the inverter device has not started oscillating, so the output of the detection circuit 2 is “high” level.
Therefore, the output of the timer circuit 4 is blocked within the AND circuit, so it is not input to the OR circuit G1, and the output within the NOT circuit is "Hi" level.
gh' level, the output of the starting circuit I is input to the OR circuit G via the AND circuit G2. Therefore, immediately after the power is turned on, the on period of the transistor Q2 is controlled by the oscillation output of the startup circuit 1. The pulse width of the signal output from this starting circuit 1 is the natural vibration period t0 of the load circuit.
It is set to about 1/4 times (or 415 times) that of Therefore, when transistor Q2 is turned off, the residual energy in inductor L is maximized, and transistor Q1 is easily turned on. As a result, the inverter device is activated. Even if startup fails, in this embodiment, since an astable multivibrator is used as the startup circuit 1, a startup pulse will be given again within a certain period of time, and eventually the inverter device will start oscillating. Then, the output of the detection circuit 2 changes to "High" level. As a result, the output of the NOT @ circuit G becomes "Low" level, so the output of the starting circuit 1 is blocked by the AND circuit G2 and is not input to the OR circuit G1.On the other hand, the output of the timer circuit 4 is It is input to the OR circuit G1 via the circuit G4. Therefore, after the inverter device starts oscillating, the on-period of the transistor Q2 is controlled by the output of the timer circuit 4.

[実施例2] 第5図は本発明の他の実施例の回路図である。[Example 2] FIG. 5 is a circuit diagram of another embodiment of the present invention.

本実施例にあっては、インバータ回路としてハーフブリ
ッジ回路を使用している。つまり、直流電源E、の両端
にコンデンサCot、CO2の直列回路を並列的に接続
し、コンデンサCo + + C112の接続点とトラ
ンジスタQ、、Q、の接続点の間に負荷回路を接続した
ものである。また、インダクタLlの2次巻線を省略し
、電流帰還専用の電流トランスT、を設けて、その1次
巻線をインダクタし、と直列に接続している。電流トラ
ンスT、には2つの2次巻線が設けられており、一方の
2次巻線は抵抗R7を介してトランジスタQ1のベース
・エミッタ間に接続され、他方の2次巻線は抵抗R2を
介してトランジスタQ2のベース・エミッタ間に接続さ
れている。なお、トランジスタQ、、Q、のエミッタに
は、過電流防止用の抵抗Rl 2 、 R13がそれぞ
れ直列接続されている。負荷回路に流れる振動電流は、
電流トランスT、を介してトランジスタQ、、Q、のベ
ースに帰還され、これにより、トランジスタQ、、Q、
が交互にオン・オフされて、インバータ装置は自励発振
動作を行うものである。
In this embodiment, a half bridge circuit is used as the inverter circuit. In other words, a series circuit of capacitors Cot and CO2 is connected in parallel to both ends of the DC power supply E, and a load circuit is connected between the connection point of the capacitor Co + + C112 and the connection point of the transistors Q,,Q,. It is. Further, the secondary winding of the inductor Ll is omitted, and a current transformer T exclusively for current feedback is provided, and its primary winding is connected in series with the inductor. The current transformer T is provided with two secondary windings, one of which is connected between the base and emitter of the transistor Q1 via a resistor R7, and the other secondary winding is connected to a resistor R2. It is connected between the base and emitter of transistor Q2 via. Note that resistors Rl 2 and R13 for overcurrent prevention are connected in series to the emitters of the transistors Q, , Q, respectively. The oscillating current flowing in the load circuit is
The current is fed back to the base of the transistors Q, ,Q, via the current transformer T, which causes the transistors Q, ,Q,
is turned on and off alternately, and the inverter device performs self-excited oscillation operation.

トランジスタQ、がオンで、トランジスタQ2がオフの
ときには、コンデンサC□からトランジスタQ1を介し
て負荷回路に電流が流れ、トランジスタQ1がオフで、
トランジスタQ2がオンのときには、トランジスタQ2
を介してコンデンサC02から負荷回路に電流が流れる
ものであり、これにより交流電流が負荷回路に給電され
る。
When transistor Q is on and transistor Q2 is off, current flows from capacitor C to the load circuit via transistor Q1, and when transistor Q1 is off,
When transistor Q2 is on, transistor Q2
Current flows from the capacitor C02 to the load circuit via the capacitor C02, thereby supplying alternating current to the load circuit.

次に、本実施例に用いる起動回路1の構成について説明
する。起動図!1は汎用のj[回路IC(例えば日本電
気製μPCl555)よりなる無安定マルチバイブレー
タを備えており、制御電源電圧VDDにより動作する。
Next, the configuration of the starting circuit 1 used in this embodiment will be explained. Startup diagram! 1 is equipped with an astable multivibrator made of a general-purpose j[circuit IC (for example, μPCl555 manufactured by NEC Corporation), and is operated by a control power supply voltage VDD.

この集積回路■C1は、周知のように、トリガ一端子(
2番ピン)が(1/3)Voo以下になると、トリガー
されて出力端子(3番ビン〉が“High”レベルとな
り、放電端子(7番ビン)は高インピーダンスとなる。
As is well known, this integrated circuit C1 has one trigger terminal (
When the voltage (No. 2 pin) becomes below (1/3) Voo, it is triggered and the output terminal (No. 3 bin) goes to "High" level, and the discharge terminal (No. 7 bin) becomes high impedance.

また、スレショルド端子(6番ビン)が(2/3)Vo
oに達すると出力端子(3番ビン)が“Low”レベル
となり、放電端子(7番ビン)も“L ow”レベルと
なる。電源端子(8番ビン)は制御電源電圧VOOに接
続され、アース端子(1番ピン)は接地されている。ま
た、リセット端子(4番ビン)は電源端子(8番ビン)
に接続されており、周波数制御端子(5番ピン〉は、デ
カップリングコンデンサC6を介してアース端子(1番
ピン)に接続されている0時定数回路を構成する抵抗R
,,,R目及びコンデンサCsの直列回路には、制御電
源電圧VOOが印加されている。抵抗R1゜、R11の
接続点は放電端子(7番ビン)に接続され、抵抗R1+
とコンデンサC7の接続点はスレショルド端子(6番ビ
ン)及びトリガ一端子(2番ピン)に接続されている。
Also, the threshold terminal (bin 6) is (2/3) Vo
When it reaches o, the output terminal (bin 3) goes to "Low" level, and the discharge terminal (bin No. 7) also goes to "Low" level. The power supply terminal (No. 8 pin) is connected to the control power supply voltage VOO, and the earth terminal (No. 1 pin) is grounded. Also, the reset terminal (bin 4) is the power terminal (bin 8).
The frequency control terminal (Pin 5) is connected to the resistor R that constitutes the 0 time constant circuit, which is connected to the ground terminal (Pin 1) via the decoupling capacitor C6.
, , A control power supply voltage VOO is applied to the series circuit of the R-th capacitor and the capacitor Cs. The connection point of resistors R1° and R11 is connected to the discharge terminal (bin 7), and the resistor R1+
The connection point between capacitor C7 and capacitor C7 is connected to the threshold terminal (bin 6) and the trigger terminal (pin 2).

これにより、コンデンサC2は抵抗R+o、R,,を介
して(2/3)Vooまで充電され、抵抗R11を介し
て(1/3)Vooまで放電される。故に、この回路は
無安定マルチバイブレータとして動作する。その矩形波
発振信号は出力端子(3番ビン)から得られる。この信
号をN。
As a result, the capacitor C2 is charged to (2/3) Voo via the resistors R+o, R, , and discharged to (1/3) Voo via the resistor R11. Therefore, this circuit operates as an astable multivibrator. The rectangular wave oscillation signal is obtained from the output terminal (bin 3). This signal is N.

T回路G、により反転し、ダイオードD4及び抵抗R4
を介してトランジスタQ、のベースに供給している。
Inverted by T circuit G, diode D4 and resistor R4
It is supplied to the base of transistor Q through.

トランジスタQ2の両端には、抵抗Rs 、 Ryの直
列回路が接続されている。抵抗Rs 、 R?の接続点
に得られる電圧はNOT回路回路s 、 G tよりな
るバッファ回路と抵抗R+7を介してトランジスタQ、
のベースに供給されている。このトランジスタQ。
A series circuit of resistors Rs and Ry is connected to both ends of the transistor Q2. Resistance Rs, R? The voltage obtained at the connection point of is passed through the buffer circuit consisting of the NOT circuit s and G t and the resistor R+7 to the transistor Q,
is supplied to the base. This transistor Q.

はコンデンサC7の両端に並列接続されている。are connected in parallel across the capacitor C7.

インバータ装置が起動していないときには、トランジス
タQ2の両端には電圧が印加されないから、トランジス
タQ・はオフ状態であり、起動回路1の無安定マルチバ
イブレータが発振動作を行い、その出力端子(3番ビン
)に得られる矩形波信号をNOT回路回路により反転し
た電圧が起動パルスとしてトランジスタQ2に与えられ
る。これによりインバータ装置が起動されて、発振動作
を開始すると、トランジスタQ2の両端電圧が周期的に
高くなるので、トランジスタQ8が周期的にオンされて
、コンデンサC9の電荷が放電される。したがって、無
安定マルチバイブレータのトリガー端子(2番ピン)は
常に(1/3)Voo以下となり、出力端子(3番ビン
)は常に“High”レベルとなる。
When the inverter device is not started, no voltage is applied across the transistor Q2, so the transistor Q is in the off state, and the astable multivibrator of the startup circuit 1 performs oscillation, and its output terminal (No. 3 A voltage obtained by inverting the rectangular wave signal obtained at the input terminal (bin) by the NOT circuit is applied to the transistor Q2 as a starting pulse. When the inverter device is thereby activated and starts an oscillation operation, the voltage across the transistor Q2 increases periodically, so the transistor Q8 is periodically turned on and the charge in the capacitor C9 is discharged. Therefore, the trigger terminal (pin 2) of the astable multivibrator is always below (1/3) Voo, and the output terminal (bin 3) is always at "High" level.

このため、NOT回路回路の出力は常に“Low”レベ
ルとなり、トランジスタQ2への起動パルスの供給は停
止される。
Therefore, the output of the NOT circuit is always at a "Low" level, and the supply of the activation pulse to the transistor Q2 is stopped.

第6図は本実施例の動作波形図である。同図(イはNO
T回路Gsから出力される起動パルスの波〉 形量である0図中、tlは起動パルスのパルス幅であり
、t + # 0 、693 R+ + Csで決まる
。また、Tは起動パルスの間隔であり、少なくともT>
4tlとなるように、抵抗R1とコンデンサC1の値を
設定する。起動パルスのパルス41! t +を負荷回
路の固有振動周期t。の1/4倍(又は5/4倍)付近
に設定した場合、起動パルスによるトランジスタQ2の
オン期間が経過して、トランジスタQ2がオフしたとき
に、インダクタL1の残留エネルギーは最大となる。こ
のため、インバータ装置は容易に起動する。
FIG. 6 is an operational waveform diagram of this embodiment. Same figure (A is NO
Wave of starting pulse output from T circuit Gs> In the figure, tl is the pulse width of the starting pulse, which is determined by t + # 0, 693 R+ + Cs. In addition, T is the interval between starting pulses, and at least T>
The values of the resistor R1 and capacitor C1 are set so that the voltage becomes 4tl. Pulse 41 of the starting pulse! t + is the natural vibration period t of the load circuit. When set to around 1/4 times (or 5/4 times), the residual energy of the inductor L1 becomes maximum when the on period of the transistor Q2 due to the activation pulse has elapsed and the transistor Q2 is turned off. Therefore, the inverter device starts up easily.

第6図(ロ)、(ハ)は最初の起動パルスでインバータ
装置が起動された場合の動作波形を示しており、第6図
(二〉、(ホ〉は最初の起動パルスでインバータ装置が
起動されなかった場合の動作波形を示している。ここで
、第6図(ロ)、(二〉はトランジスタQ、とダイオー
ドD、よりなる第1のスイッチング素子に流れる電流の
波形図であり、正方向がトランジスタQ、の電流で、負
方向がダイオードD1の電流である。また、第6図(ハ
)、(ホ)はトランジスタQ2とダイオードD2よりな
る第2のスイッチング素子に流れる電流の波形図であり
、正方向がトランジスタQ2の電流で、負方向がダイオ
ードD2の電流である。
Figures 6 (B) and (C) show the operating waveforms when the inverter device is started with the first starting pulse, and Figures 6 (2) and (E) show the operation waveforms when the inverter device is started with the first starting pulse. This shows the operating waveforms when the device is not activated. Here, FIGS. The positive direction is the current of the transistor Q, and the negative direction is the current of the diode D1.Furthermore, FIGS. In the figure, the positive direction is the current of the transistor Q2, and the negative direction is the current of the diode D2.

第6図(ニ)、(ホ)に示すように、最初の起動パルス
でインバータ装置が起動されながった場合には、ダイオ
ードD、、D2が交互にオン・オフして振動電流が流れ
、この振動電流は次第に減衰して行く、この場合、トラ
ンジスタQ2の両端電圧は上昇しないので、トランジス
タQ、はオフ状態のままであり、起動回路1の無安定マ
ルチバイブレータは発振動作を継続する。そして、第6
図(イ)の破線で示すように、次の起動パルスが与えら
れ、起動が成功するまで継続される。
As shown in Figures 6(d) and (e), if the inverter device is not started by the first starting pulse, diodes D, D2 are turned on and off alternately, causing an oscillating current to flow. , this oscillating current gradually attenuates. In this case, since the voltage across transistor Q2 does not rise, transistor Q remains in the off state, and the astable multivibrator of starting circuit 1 continues to oscillate. And the sixth
As shown by the broken line in Figure (A), the next activation pulse is applied and continues until activation is successful.

[発明の効果] 本発明によれば、負荷回路に流れる振動電流を帰還する
ことによりスイッチング素子をオン・オフ制御するイン
バータ装置において、起動時にスイッチング素子のオン
期間を負荷回路の固有振動周期の174倍又は5/4倍
付近に設定する起動手段を設けたので、スイッチング素
子がオフされた瞬間に負荷回路のインダクタの残留エネ
ルギーは最大となり、したがって、起動性能が良くなる
という効果がある。
[Effects of the Invention] According to the present invention, in an inverter device that controls on/off of a switching element by feeding back an oscillating current flowing into a load circuit, the on-period of the switching element at startup is set to 174 times the natural vibration period of the load circuit. Since the starting means is provided to set the value to about double or 5/4 times, the residual energy in the inductor of the load circuit becomes maximum at the moment the switching element is turned off, and therefore the starting performance is improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の基本構成を示す回路図、第2図及び第
3図は同上の動作波形図、第4図は本発明の第1実施例
の回路図、第5図は本発明の第2実施例の回路図、第6
図は同上の動作波形図、第7図は従来例の回路図、第8
図及び第9図は同上の動作波形図である。 E、は直流電源、Q、Q2はトランジスタ、co。 CIはコンデンサ、Llはインダクタ、lは放電灯、n
2は帰還巻線、1は起動回路、Aは制御手段、Zは負荷
回路である。
FIG. 1 is a circuit diagram showing the basic configuration of the present invention, FIGS. 2 and 3 are operational waveform diagrams of the same as above, FIG. 4 is a circuit diagram of the first embodiment of the present invention, and FIG. 5 is a circuit diagram of the first embodiment of the present invention. Circuit diagram of the second embodiment, No. 6
The figure is the same operating waveform diagram as above, Figure 7 is the circuit diagram of the conventional example, and Figure 8 is the circuit diagram of the conventional example.
FIG. 9 and FIG. 9 are operation waveform diagrams of the same as above. E is a DC power supply, Q and Q2 are transistors, co. CI is a capacitor, Ll is an inductor, l is a discharge lamp, n
2 is a feedback winding, 1 is a starting circuit, A is a control means, and Z is a load circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)直流電源と、この直流電源の両端間にて直列的に
接続されて交互にオン・オフされる一対のスイッチング
素子と、このスイッチング素子の少なくとも一方にコン
デンサを介して並列接続されインダクタ及び負荷の直列
回路を含む負荷回路と、この負荷回路に流れる振動電流
を少なくとも一方のスイッチング素子の制御端に帰還し
て当該スイッチング素子をオン・オフ制御する帰還手段
とを備えるインバータ装置において、起動時にスイッチ
ング素子のオン期間を負荷回路の固有振動周期の1/4
倍又は5/4倍付近に設定する起動手段を設けたことを
特徴とするインバータ装置。
(1) A DC power supply, a pair of switching elements connected in series between both ends of the DC power supply and turned on and off alternately, and an inductor and an inductor connected in parallel to at least one of the switching elements via a capacitor. In an inverter device comprising a load circuit including a series circuit of loads, and feedback means for returning an oscillating current flowing through the load circuit to the control terminal of at least one switching element to control on/off of the switching element, the The on-period of the switching element is set to 1/4 of the natural vibration period of the load circuit.
An inverter device characterized in that it is provided with a starting means for setting around twice or 5/4 times.
JP1220582A 1989-08-28 1989-08-28 Inverter device Expired - Fee Related JP2871739B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1220582A JP2871739B2 (en) 1989-08-28 1989-08-28 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1220582A JP2871739B2 (en) 1989-08-28 1989-08-28 Inverter device

Publications (2)

Publication Number Publication Date
JPH0386081A true JPH0386081A (en) 1991-04-11
JP2871739B2 JP2871739B2 (en) 1999-03-17

Family

ID=16753232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1220582A Expired - Fee Related JP2871739B2 (en) 1989-08-28 1989-08-28 Inverter device

Country Status (1)

Country Link
JP (1) JP2871739B2 (en)

Also Published As

Publication number Publication date
JP2871739B2 (en) 1999-03-17

Similar Documents

Publication Publication Date Title
JP2003069406A (en) High voltage semiconductor switch device and high voltage generating apparatus
JP2513381B2 (en) Power supply circuit
JPH0550234B2 (en)
JPH0691750B2 (en) Inverter device
US5043680A (en) Resonant converter oscillator usable for powering a magnetron
JPH0386081A (en) Inverter device
JPS61295875A (en) Inverter
JPS60197166A (en) Switching power source
JPH0632791Y2 (en) Inverter device
JPH0622560A (en) Dc-ac converter
KR960007997B1 (en) Converter using zero voltage switching
JPH078143B2 (en) Inverter device
JP2913058B2 (en) Power supply
KR100191739B1 (en) Electronic ballast for discharge lamp
JP2721521B2 (en) Inverter device
JPH0713431Y2 (en) Power supply circuit
KR940008908B1 (en) Inverter circuit
JPH0586131B2 (en)
JPH0313831B2 (en)
JPS6051464A (en) Power source
JPH01318548A (en) Power source converter
JPH04161065A (en) Power supply circuit
JPH03277174A (en) Inverter unit
JPH0570392B2 (en)
JPS6244076A (en) Resonance self-excited inverter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees