JPH05166962A - Mounting structure of power amplifier - Google Patents
Mounting structure of power amplifierInfo
- Publication number
- JPH05166962A JPH05166962A JP3333405A JP33340591A JPH05166962A JP H05166962 A JPH05166962 A JP H05166962A JP 3333405 A JP3333405 A JP 3333405A JP 33340591 A JP33340591 A JP 33340591A JP H05166962 A JPH05166962 A JP H05166962A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- power amplifier
- conductor pattern
- package
- alumina package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、自動車電話や携帯電話
等の小型電話装置に用いる電力増幅器の実装構造に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting structure of a power amplifier used in a small telephone device such as a car telephone or a mobile telephone.
【０００２】[0002]
【従来の技術】従来、この種の電力増幅器は、例えば、
「沖研究開発Ｖｏｌ５８，Ｎｏ１，Ｐ．９７−９８，
『８００ＭＨｚ帯ＧａＡｓＦＥＴ小型・高効率電力増幅
器』」に開示されたものがあった。図２は前記従来の電
力増幅器の回路図、また図３はその平面図である。2. Description of the Related Art Conventionally, a power amplifier of this type is, for example,
"Oki R & D Vol 58, No 1, P. 97-98,
There was one disclosed in "800 MHz band GaAs FET small size and high efficiency power amplifier". 2 is a circuit diagram of the conventional power amplifier, and FIG. 3 is a plan view thereof.
【０００３】図２及び図３において、Ａ1 は入力端子、
Ａ3 は第１の駆動電圧Ｖｄ1 が印加される電源端子、Ａ
5 はゲートバイアス電圧Ｖg が印加される電源端子、Ａ
6 は第２の駆動電圧Ｖｄ2 が印加される電源端子、Ａ7
は出力端子である。入力端子Ａ1 には抵抗Ｒ1 、インダ
クタンスＬ1 ，Ｌ2 及びコンデンサＣ1 からなる入力整
合回路が接続され、この入力整合回路は入力端子Ａ1 の
入力インピーダンスを５０Ωに設定するためにＧａＡｓ
ＦＥＴ（以下、ＦＥＴという）Ｕ1 の入力段に設けられ
る。また、この入力整合回路にはＦＥＴＵ1 、コンデン
サＣ 4 、Ｃ5 、インダクタンスＬ4、抵抗Ｒ5 、コンデ
ンサＣ7 からなる段間整合回路が接続される。そして、
電源端子Ａ3 に第１の駆動電圧Ｖｄ1 が印加され、パス
コンデンサＣ3 により高周波をショートさせるととも
に、電源チョークとしてのインダクタンスＬ3 により電
源からのノイズを除去する。このようにして、平滑化さ
れた駆動電圧がＦＥＴＵ1 のドレインに印加される。ま
た、このＦＥＴＵ 1 のソースには並列にパスコンデンサ
Ｃ2 と抵抗Ｒ2 が接続され、ともに接地される。すなわ
ち、抵抗Ｒ2 によってＦＥＴＵ1 のゲート−ソース印加
電圧を決定するセルフバイアス方式を構成している。2 and 3, A1Is the input terminal,
A3Is the first drive voltage Vd1Power supply terminal to which is applied, A
FiveIs a power supply terminal to which the gate bias voltage Vg is applied, A
6Is the second drive voltage Vd2Power supply terminal to which is applied, A7
Is an output terminal. Input terminal A1Resistance R1, Inda
Coutance L1, L2And capacitor C1Input adjustment consisting of
The input matching circuit is connected to the input terminal A1of
GaAs to set the input impedance to 50Ω
FET (hereinafter referred to as FET) U1Provided at the input stage of
It In addition, this input matching circuit has a FETU1, Conden
SA C Four, CFive, Inductance LFour, Resistance RFive, Conde
Sensor C7Is connected to the interstage matching circuit. And
Power supply terminal A3To the first drive voltage Vd1Applied and pass
Capacitor C3To short the high frequency
And inductance L as a power choke3Due to
Remove noise from the source. In this way, smoothed
Drive voltage is FETU1Applied to the drain of. Well
This FETU 1The source is in parallel with a pass capacitor
C2And resistance R2Are connected and both are grounded. Sanawa
Oh, resistance R2By FETU1Gate-source application
A self-bias method that determines the voltage is configured.
【０００４】一方、ゲートバイアスＶg （−５Ｖ）が印
加される電源端子Ａ5 には高周波をショートさせるパス
コンデンサＣ6 と、抵抗Ｒ3、抵抗Ｒ4 を介して接地さ
れる回路が接続され、抵抗Ｒ3 と抵抗Ｒ4 によって分圧
された電圧が例えば出力が１．３Ｗの高出力ＧａＡｓＦ
ＥＴ（以下、高出力ＦＥＴという）Ｑ1 のゲートに印加
される。つまり、外部バイアス方式が構成される。ま
た、高出力ＦＥＴＱ1 のゲートには抵抗Ｒ5 とコンデン
サＣ7 とが直列に接続されて接地される。つまり、高出
力ＦＥＴＱ1 の入力ダンピング回路が構成され、高出力
ＦＥＴＱ1 の入力を抑圧する。さらに、高出力ＦＥＴＱ
1 にはコンデンサＣ9 、インダクタンスＬ 7 、コンデン
サＣ10、可変コンデンサＣ11、コンデンサＣ12からなる
出力整合回路を設ける。この出力整合回路は、高出力Ｆ
ＥＴＱ1 の出力インピーダンスＺou t から出力端子Ａ7
のインピーダンスが５０Ωになるように整合する。ま
た、電源端子Ａ6 に第２の駆動電圧Ｖｄ2（６±０．６
Ｖ）が印加され、パスコンデンサＣ8 により高周波をシ
ョートすると共に、電源チョークとしてのインダクタン
スＬ6 により電源からのノイズを除去する。このように
して、平滑化された駆動電圧が高出力ＦＥＴＱ1 のドレ
インに印加される。On the other hand, the gate bias Vg (-5V) is marked.
Added power supply terminal AFiveIs a path that shorts high frequencies
Capacitor C6And resistance R3, Resistance RFourGrounded through
Circuit is connected and the resistance R3And resistance RFourBy partial pressure
The output voltage is, for example, a high-power GaAsF whose output is 1.3W.
ET (hereinafter referred to as high-power FET) Q1Applied to the gate of
To be done. That is, the external bias method is configured. Well
High output FETQ1Resistor R at the gate ofFiveAnd Conden
SA C7And are connected in series and grounded. That is, high output
Force FET Q1Input dumping circuit is configured, high output
FETQ1Suppress the input of. Furthermore, high output FETQ
1Capacitor C9, Inductance L 7, Conden
SA CTen, Variable capacitor C11, Capacitor C12Consists of
An output matching circuit is provided. This output matching circuit has a high output F
ETQ1Output impedance Zou tTo output terminal A7
The impedance of is matched to 50Ω. Well
Power supply terminal A6To the second drive voltage Vd2(6 ± 0.6
V) is applied and the pass capacitor C8High frequency
Inductor as a power choke
S L6Removes noise from the power supply. in this way
The smoothed driving voltage is high output FETQ1The drain
Applied to the in.
【０００５】なお、抵抗値及びコンデンサの容量は、例
えば、Ｒ1 ，Ｒ5 は１００Ω、Ｒ2 は２０Ω、Ｒ3 は
３．０ｋΩ、Ｒ4 は３．９ｋΩ、Ｃ1 ，Ｃ9 は１．０ｐ
Ｆ、Ｃ 5 は４．０ｐＦ、Ｃ2 〜Ｃ7 は１０００ｐＦ、Ｃ
8 は２２００ｐＦ、Ｃ10は０．７ｐＦ、Ｃ12は３００ｐ
Ｆである。以上のように構成された電力増幅器の回路が
ガラスエポキシ製の実装基板１１上に形成され、さらに
実装基板１１がガラスエポキシ製のメイン基板２１上に
実装されるのであるが、高出力ＦＥＴＱ1 は放熱が必要
であるため、実装基板１１をメイン基板２１に直接実装
することはできない。Note that the resistance value and the capacitance of the capacitor are
For example, R1, RFiveIs 100Ω, R2Is 20Ω, R3Is
3.0 kΩ, RFourIs 3.9 kΩ, C1, C9Is 1.0p
F, C FiveIs 4.0 pF, C2~ C7Is 1000 pF, C
8Is 2200pF, CTenIs 0.7 pF, C12Is 300p
It is F. The circuit of the power amplifier configured as above is
It is formed on the mounting board 11 made of glass epoxy.
The mounting board 11 is mounted on the glass epoxy main board 21.
High output FETQ1Needs heat dissipation
Therefore, the mounting substrate 11 is directly mounted on the main substrate 21.
You cannot do it.
【０００６】そこで、従来は図４（ａ）の基板断面図、
及び図４（ｂ）の実装構造断面図に示すように、ガラス
エポキシ製の実装基板１１に角穴１２を設け、ＧａＡｓ
−アルミナパッケージ１３に高出力ＦＥＴ１４を搭載
し、厚さ１ｍｍ程度の銅板で構成された放熱板１５に実
装基板１１とともにはんだ付けして実装し、さらに、こ
の実装基板１１をメイン基板２１上に実装していた。Therefore, conventionally, the substrate sectional view of FIG.
As shown in the sectional view of the mounting structure of FIG. 4B, a square hole 12 is provided in a mounting substrate 11 made of glass epoxy, and GaAs
-The high-power FET 14 is mounted on the alumina package 13, and is mounted by soldering together with the mounting board 11 on the heat dissipation plate 15 made of a copper plate having a thickness of about 1 mm, and then the mounting board 11 is mounted on the main board 21. Was.
【０００７】なお、図４において、１６，１７は厚さが
例えば１８μｍの銅箔で構成された導体パターン、１８
はＧａＡｓ−アルミナパッケージ１３のリード端子であ
る。また、高出力ＦＥＴ１４は樹脂により封止している
が、図示は省略した。In FIG. 4, 16 and 17 are conductor patterns made of copper foil having a thickness of, for example, 18 μm, and 18
Are lead terminals of the GaAs-alumina package 13. Although the high-power FET 14 is sealed with resin, the illustration is omitted.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、前記従
来の電力増幅器の実装構造では放熱板を設けることが必
要であるため、小型、軽量、生産性等に問題があり、技
術的に満足できるものは得られなかった。本発明は、以
上述べた小型、軽量、生産性等の問題を除去するため、
下面に厚い銅箔を設けたガラスエポキシ基板を用いるこ
とにより、放熱板の不要な電力増幅器の実装構造を提供
することを目的とする。However, in the above-mentioned conventional mounting structure of the power amplifier, since it is necessary to provide a heat sink, there are problems in small size, light weight, productivity, etc. I couldn't get it. The present invention, in order to eliminate the problems such as small size, light weight, and productivity described above,
An object of the present invention is to provide a mounting structure of a power amplifier that does not require a heat dissipation plate by using a glass epoxy substrate having a thick copper foil on the lower surface.
【０００９】[0009]
【課題を解決するための手段】前記問題点を解決するた
めに、本発明は、電力増幅器の実装構造において、穴を
形成し、かつ、下面に銅箔を主に構成した導体パターン
を設けたガラスエポキシ基板と、高出力ＦＥＴを搭載し
たパッケージとを備え、パッケージを穴の中の導体パタ
ーン上に実装するように構成した。In order to solve the above-mentioned problems, according to the present invention, in a mounting structure of a power amplifier, a hole is formed and a conductor pattern mainly composed of a copper foil is provided on the lower surface. It was provided with a glass epoxy substrate and a package with a high-power FET, and the package was mounted on the conductor pattern in the hole.
【００１０】[0010]
【作用】本発明によれば、以上のように電力増幅器の実
装構造を構成したので、高出力ＦＥＴの発熱はパッケー
ジを通して導体パターンに放熱される。すなわち、導体
パターンが放熱板の機能を有するので、放熱板が不要に
なる。According to the present invention, since the mounting structure of the power amplifier is configured as described above, the heat generated by the high power FET is radiated to the conductor pattern through the package. That is, since the conductor pattern has the function of the heat sink, the heat sink is not required.
【００１１】[0011]
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例に係る電
力増幅器の実装構造断面図であって、（ａ）は基板の構
造を示し、（ｂ）は実装状態を示す。実装基板１はガラ
スエポキシで構成され、上面には銅箔で形成された導体
パターン６が、下面には１０５μｍ厚の銅箔に銅めっき
とはんだめっきを施して総厚１５０μｍとした導体パタ
ーン７が設けられている。また、ＧａＡｓ−アルミナパ
ッケージ３を設置するための角穴２（ここでは３×２．
４ｍｍに設定）が座ぐりにより設けられている。導体パ
ターン７はＧａＡｓ−アルミナパッケージ３上に接続さ
れる高出力ＧａＡｓＦＥＴ４の放熱部材、ＧａＡｓ−ア
ルミナパッケージ３の取付部材、電気的なグランド部材
として機能する。Embodiments of the present invention will now be described in detail with reference to the drawings. 1A and 1B are cross-sectional views of a mounting structure of a power amplifier according to an embodiment of the present invention, in which FIG. 1A shows a structure of a substrate and FIG. 1B shows a mounting state. The mounting substrate 1 is made of glass epoxy, and has a conductor pattern 6 formed of copper foil on the upper surface, and a conductor pattern 7 having a total thickness of 150 μm on the lower surface by performing copper plating and solder plating on a copper foil having a thickness of 105 μm. It is provided. Moreover, the square hole 2 (here, 3 × 2.
(Set to 4 mm) is provided by spot facing. The conductor pattern 7 functions as a heat dissipation member for the high-power GaAsFET 4 connected on the GaAs-alumina package 3, a mounting member for the GaAs-alumina package 3, and an electrical ground member.
【００１２】ＧａＡｓ−アルミナパッケージ３は前後に
金属のリード端子８を銀鑞付けにより取り付けてある。
また、上下面及びリード端子（図示せず）に金めっきを
施し、かつ、上面に高出力ＧａＡｓＦＥＴ４を搭載し、
ダイボンド及びワイヤボンドにより接続して回路形成を
行っている。そして、ＧａＡｓ−アルミナパッケージ３
の実装基板１に対する取付けは、ＧａＡｓ−アルミナパ
ッケージ３の下面を導体パターン７にはんだ付けで接続
することにより行う。The GaAs-alumina package 3 has metal lead terminals 8 attached to the front and rear by silver brazing.
In addition, the upper and lower surfaces and lead terminals (not shown) are plated with gold, and the high power GaAs FET 4 is mounted on the upper surface,
Circuits are formed by connecting by die bonding and wire bonding. And GaAs-alumina package 3
The mounting on the mounting board 1 is performed by connecting the lower surface of the GaAs-alumina package 3 to the conductor pattern 7 by soldering.
【００１３】この実装構造により、高出力ＧａＡｓＦＥ
Ｔ４の発熱は、ＧａＡｓ−アルミナパッケージ３を通し
て導体パターン７に放熱される。すなわち、導体パター
ン７が放熱板の機能を有するので、放熱板の不要な表面
実装形の電力増幅器が実現できる。なお、本発明は上記
実施例に限定されるものではなく、本発明の趣旨に基づ
き種々の変形が可能であり、それらを本発明の範囲から
排除するものではない。With this mounting structure, high-power GaAsFE
The heat generated at T4 is radiated to the conductor pattern 7 through the GaAs-alumina package 3. That is, since the conductor pattern 7 has the function of a heat sink, a surface mount type power amplifier that does not require a heat sink can be realized. It should be noted that the present invention is not limited to the above embodiments, and various modifications can be made based on the spirit of the present invention, and they are not excluded from the scope of the present invention.
【００１４】[0014]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ガラスエポキシ基板の下面に厚い銅箔を設けた
ので、放熱板を削除できることになり、表面実装形電力
増幅器の軽薄短小化が実現できる。さらに、製造工数の
削減及び部材コスト低減等の効果がある。As described above in detail, according to the present invention, since the thick copper foil is provided on the lower surface of the glass epoxy substrate, the heat sink can be eliminated, and the surface mount type power amplifier is light, thin, short and small. Can be realized. Furthermore, there are effects such as reduction of manufacturing man-hours and reduction of member cost.
【図１】本発明の実施例に係る電力増幅器の実装構造断
面図である。FIG. 1 is a sectional view of a mounting structure of a power amplifier according to an embodiment of the present invention.
【図２】従来の電力増幅器の回路図である。FIG. 2 is a circuit diagram of a conventional power amplifier.
【図３】従来の電力増幅器の平面図である。FIG. 3 is a plan view of a conventional power amplifier.
【図４】従来の電力増幅器の実装構造断面図である。FIG. 4 is a cross-sectional view of a mounting structure of a conventional power amplifier.
１ 実装基板 ２ 角穴 ３ ＧａＡｓ−アルミナパッケージ ４ ＧａＡｓＦＥＴ ６，７ 導体パターン ８ リード端子 1 Mounting Substrate 2 Square Hole 3 GaAs-Alumina Package 4 GaAsFET 6,7 Conductor Pattern 8 Lead Terminal
Claims (1)
に構成した導体パターンを設けたガラスエポキシ基板
と、 （ｂ）高出力ＦＥＴを搭載したパッケージとを備え、 （ｃ）該パッケージを前記穴の中の前記導体パターン上
に実装することを特徴とする電力増幅器の実装構造。1. A glass epoxy substrate having (a) a hole and a conductor pattern mainly composed of copper foil on the lower surface, and (b) a package having a high-power FET mounted thereon, (c) A mounting structure of a power amplifier, wherein the package is mounted on the conductor pattern in the hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3333405A JPH05166962A (en) | 1991-12-17 | 1991-12-17 | Mounting structure of power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3333405A JPH05166962A (en) | 1991-12-17 | 1991-12-17 | Mounting structure of power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166962A true JPH05166962A (en) | 1993-07-02 |
Family
ID=18265748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3333405A Withdrawn JPH05166962A (en) | 1991-12-17 | 1991-12-17 | Mounting structure of power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166962A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3610015B2 (en) * | 1999-05-11 | 2005-01-12 | 三菱電機株式会社 | Semiconductor device |
-
1991
- 1991-12-17 JP JP3333405A patent/JPH05166962A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3610015B2 (en) * | 1999-05-11 | 2005-01-12 | 三菱電機株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796165A (en) | High-frequency integrated circuit device having a multilayer structure | |
| JPH0637202A (en) | Package for microwave ic | |
| US5635751A (en) | High frequency transistor with reduced parasitic inductance | |
| US6158116A (en) | Radio frequency module and method for fabricating the radio frequency module | |
| KR20070029081A (en) | Electronic circuit module and manufacturing method thereof | |
| JPH08222657A (en) | Semiconductor integrated circuit | |
| JPH0786460A (en) | Semiconductor device | |
| JP3450803B2 (en) | Resin-sealed semiconductor device | |
| JP2728322B2 (en) | Semiconductor device | |
| JPH05166962A (en) | Mounting structure of power amplifier | |
| JPH05167218A (en) | Mounting structure of power amplifier | |
| US5650665A (en) | Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate | |
| JP2937948B2 (en) | High frequency module and method of manufacturing high frequency module | |
| JP2836602B2 (en) | Mold type semiconductor device | |
| JPS59112701A (en) | Microwave integrated circuit | |
| JPH08330696A (en) | Coplanar mmic circuit with high heat radiating effect | |
| JP2802375B2 (en) | Frequency characteristic expansion method for mixed circuit of electric and optical elements | |
| JPH043498A (en) | Direct mounting power amplifier | |
| JP3392744B2 (en) | Module type integrated circuit device | |
| JPH05347324A (en) | Semiconductor package | |
| JPH04296103A (en) | High frequency semiconductor hybrid integrated circuit device | |
| JP2773685B2 (en) | Semiconductor device | |
| JPH02140969A (en) | Semiconductor integrated circuit device | |
| JP2001068615A (en) | Power amplifier module | |
| JPH04162751A (en) | High frequency semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |