JPH05166846A - 高電子移動度トランジスタ - Google Patents
高電子移動度トランジスタInfo
- Publication number
- JPH05166846A JPH05166846A JP35159491A JP35159491A JPH05166846A JP H05166846 A JPH05166846 A JP H05166846A JP 35159491 A JP35159491 A JP 35159491A JP 35159491 A JP35159491 A JP 35159491A JP H05166846 A JPH05166846 A JP H05166846A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- algaas
- doped
- electron mobility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ＭＢＥ法やＭＯＣＶＤ法により作製される、
プレーナドープを用いたエピタキシャル成長による高電
子移動トランジスタの電気特性の方向により異常性をな
くす。 【構成】 ＧａＡｓ基板上に、下から第一層としてＧａ
Ａｓバッファ層、第２層としてＡｌＧａＡｓバッファ
層、第３層としてＧａＡｓチャネル層、第４層としてＡ
ｌＧａＡｓドープ層、第５層としてＧａＡｓ電極層をエ
ピタキシャル成長した構造であって、さらに第４層のＡ
ｌＧａＡｓドープ層の成長中に一時成長を中断してドー
パントをプレーナドープしたトランジスタにおいて、第
３層のＧａＡｓチャネル層の厚みを１５００Ａ（オング
ストローム）以上とする。
プレーナドープを用いたエピタキシャル成長による高電
子移動トランジスタの電気特性の方向により異常性をな
くす。 【構成】 ＧａＡｓ基板上に、下から第一層としてＧａ
Ａｓバッファ層、第２層としてＡｌＧａＡｓバッファ
層、第３層としてＧａＡｓチャネル層、第４層としてＡ
ｌＧａＡｓドープ層、第５層としてＧａＡｓ電極層をエ
ピタキシャル成長した構造であって、さらに第４層のＡ
ｌＧａＡｓドープ層の成長中に一時成長を中断してドー
パントをプレーナドープしたトランジスタにおいて、第
３層のＧａＡｓチャネル層の厚みを１５００Ａ（オング
ストローム）以上とする。
Description
【０００１】
【産業上の利用分野】本発明は分子線エピタキシー法
（ＭＢＥ法）や有機金属気相成長法（ＭＯＣＶＤ法）な
どによって作製されたエピタキシャル成長による高電子
移動度トランジスタに関するもので、電気特性の方向に
よる異常性をなくし、又は軽減したものである。
（ＭＢＥ法）や有機金属気相成長法（ＭＯＣＶＤ法）な
どによって作製されたエピタキシャル成長による高電子
移動度トランジスタに関するもので、電気特性の方向に
よる異常性をなくし、又は軽減したものである。
【０００２】
【従来の技術】高電子移動度トランジスタ（ＨＥＭＴ）
用エピタキシャルウエハの典型的構造は、図５に示すよ
うに、ＧａＡｓ基板上に第１層としてＧａＡｓバッファ
層、第２層としてＡｌＧａＡｓバッファ層、第３層とし
てＧａＡｓチャネル層、第４層としてＡｌＧａＡｓ；Ｓ
ｉドープ層、第５層としてＧａＡｓ電極層からなる。電
子供給のためのドーパントとしてはＳｉ、Ｓｅ、Ｓ等が
あるが、以下はＳｉを代表例として説明する。尚他のド
ーパントでも同様である。ＨＥＭＴは第４層のＡｌＧａ
Ａｓ；Ｓｉドープ層中の電子が電気陰性度の高い第３層
であるＧａＡｓチャネル層に移動することにより、電子
がＳｉイオンに散乱されずに第３層であるＧａＡｓチャ
ネル層中を動くことができるトランジスタである。図６
はＩｎＧａＡｓ型ＨＥＭＴ（pseudo - morphic型ＨＥＭ
Ｔ）を示すもので、ＧａＡｓ基板上に第１層としてＧａ
Ａｓバッファ層、第２層としてＡｌＧａＡｓバッファ
層、第３層としてＩｎＧａＡｓチャネル層、第４層とし
てＡｌＧａＡｓ；Ｓｉドープ層、第５層としてＧａＡ
ｓ；Ｓｉ電極層からなり、第３層であるＩｎＧａＡｓチ
ャネル層が更に電気陰性度が高いことを利用し、電子を
第３層であるＩｎＧａＡｓチャネル層中を移動させるも
のである。ところでＡｌＧａＡｓ中にドーパントを入れ
る方法として、最近プレーナドープ（原子層ドープ、デ
ルタドープ）技術が開発された。これはＡｌＧａＡｓド
ープ層の成長中、ＡｌやＧａの供給を一時停止して成長
を止め、Ｓｉ原料だけを供給してＡｌＧａＡｓ；Ｓｉ又
はＳｉの薄い層を作製する技術である。プレーナドープ
は従来の一様ドープに比べ、急峻で多量のＳｉを入れる
ことができる。近年ＨＥＭＴ用エピタキシャル構造と、
プレーナドープを組み合せたエピタキシャルウエハを用
いたトランジスタの開発が行われている。
用エピタキシャルウエハの典型的構造は、図５に示すよ
うに、ＧａＡｓ基板上に第１層としてＧａＡｓバッファ
層、第２層としてＡｌＧａＡｓバッファ層、第３層とし
てＧａＡｓチャネル層、第４層としてＡｌＧａＡｓ；Ｓ
ｉドープ層、第５層としてＧａＡｓ電極層からなる。電
子供給のためのドーパントとしてはＳｉ、Ｓｅ、Ｓ等が
あるが、以下はＳｉを代表例として説明する。尚他のド
ーパントでも同様である。ＨＥＭＴは第４層のＡｌＧａ
Ａｓ；Ｓｉドープ層中の電子が電気陰性度の高い第３層
であるＧａＡｓチャネル層に移動することにより、電子
がＳｉイオンに散乱されずに第３層であるＧａＡｓチャ
ネル層中を動くことができるトランジスタである。図６
はＩｎＧａＡｓ型ＨＥＭＴ（pseudo - morphic型ＨＥＭ
Ｔ）を示すもので、ＧａＡｓ基板上に第１層としてＧａ
Ａｓバッファ層、第２層としてＡｌＧａＡｓバッファ
層、第３層としてＩｎＧａＡｓチャネル層、第４層とし
てＡｌＧａＡｓ；Ｓｉドープ層、第５層としてＧａＡ
ｓ；Ｓｉ電極層からなり、第３層であるＩｎＧａＡｓチ
ャネル層が更に電気陰性度が高いことを利用し、電子を
第３層であるＩｎＧａＡｓチャネル層中を移動させるも
のである。ところでＡｌＧａＡｓ中にドーパントを入れ
る方法として、最近プレーナドープ（原子層ドープ、デ
ルタドープ）技術が開発された。これはＡｌＧａＡｓド
ープ層の成長中、ＡｌやＧａの供給を一時停止して成長
を止め、Ｓｉ原料だけを供給してＡｌＧａＡｓ；Ｓｉ又
はＳｉの薄い層を作製する技術である。プレーナドープ
は従来の一様ドープに比べ、急峻で多量のＳｉを入れる
ことができる。近年ＨＥＭＴ用エピタキシャル構造と、
プレーナドープを組み合せたエピタキシャルウエハを用
いたトランジスタの開発が行われている。
【０００３】
【発明が解決しようとする課題】本発明者等はプレーナ
ドープＨＥＭＴの研究を行った結果、次のような問題点
があることを知見した。即ち図７に示すようにＧａＡｓ
基板上に第１層としてＧａＡｓバッファ層、第２層とし
てＡｌＧａＡｓバッファ層、第３層としてＧａＡｓチャ
ネル層、第４層としてＡｌＧａＡｓ；Ｓｉドープ層、第
５層としてＳｉプレーナドープ層、第６層としてＡｌＧ
ａＡｓ；Ｓｉドープ層、第７層としてＧａＡｓ電極層を
エピタキシャル成長した構造のＨＥＭＴ用エピタキシャ
ルウエハの−１９６℃における電気的性質が測定の方向
により異なることである。図８にＶ．Ｄ．Ｐ．法による
抵抗測定方法を示す。図において１，２，３，４は資料
につけた電極を示し、１−３間に電流を流して電気抵
抗、移動度、電子密度を算出した場合と、２−４間に電
流を流してこれらを算出した場合の値が違うことがわか
った。これはプレーナドープＨＥＭＴ用エピタキシャル
ウエハ特有の現象であり、また室温で測定した場合に
は、このような異常は見られない。電流の方向で特性が
違うことは、電子デバイスに致命的欠陥をもたらす。
ドープＨＥＭＴの研究を行った結果、次のような問題点
があることを知見した。即ち図７に示すようにＧａＡｓ
基板上に第１層としてＧａＡｓバッファ層、第２層とし
てＡｌＧａＡｓバッファ層、第３層としてＧａＡｓチャ
ネル層、第４層としてＡｌＧａＡｓ；Ｓｉドープ層、第
５層としてＳｉプレーナドープ層、第６層としてＡｌＧ
ａＡｓ；Ｓｉドープ層、第７層としてＧａＡｓ電極層を
エピタキシャル成長した構造のＨＥＭＴ用エピタキシャ
ルウエハの−１９６℃における電気的性質が測定の方向
により異なることである。図８にＶ．Ｄ．Ｐ．法による
抵抗測定方法を示す。図において１，２，３，４は資料
につけた電極を示し、１−３間に電流を流して電気抵
抗、移動度、電子密度を算出した場合と、２−４間に電
流を流してこれらを算出した場合の値が違うことがわか
った。これはプレーナドープＨＥＭＴ用エピタキシャル
ウエハ特有の現象であり、また室温で測定した場合に
は、このような異常は見られない。電流の方向で特性が
違うことは、電子デバイスに致命的欠陥をもたらす。
【０００４】
【課題を解決するための手段】本発明はこれに鑑み、種
々の構造のＨＥＭＴ用エピタキシャルウエハを作製し、
実験を行なった結果、プレーナドープとＡｌＧａＡｓバ
ッファ層との組み合せがある場合、前述の異常が起り易
いことを知見した。ＡｌＧａＡｓはバッファ層を高抵抗
化し、かつトランジスタのピンチオフ特性を良くするた
めに有効であるが、プレーナドープと共存すると異常を
引き起す。そこで更に検討の結果、ＡｌＧａＡｓバッフ
ァ層とプレーナドープとの距離を大きくする。即ち図７
示すＧａＡｓチャネル層の厚さを大きくすることによ
り、この問題を解し、本発明高電子移動度トランジスタ
を開発したものである。
々の構造のＨＥＭＴ用エピタキシャルウエハを作製し、
実験を行なった結果、プレーナドープとＡｌＧａＡｓバ
ッファ層との組み合せがある場合、前述の異常が起り易
いことを知見した。ＡｌＧａＡｓはバッファ層を高抵抗
化し、かつトランジスタのピンチオフ特性を良くするた
めに有効であるが、プレーナドープと共存すると異常を
引き起す。そこで更に検討の結果、ＡｌＧａＡｓバッフ
ァ層とプレーナドープとの距離を大きくする。即ち図７
示すＧａＡｓチャネル層の厚さを大きくすることによ
り、この問題を解し、本発明高電子移動度トランジスタ
を開発したものである。
【０００５】即ち本発明の一つは、ＧａＡｓ基板上に、
下から第１層としてＧａＡｓバッファ層、第２層として
ＡｌＧａＡｓバッファ層、第３層としてＧａＡｓチャネ
ル層、第４層としてＡｌＧａＡｓドープ層、第５層とし
てＧａＡｓ電極層をエピタキシャル成長した構造であっ
て、さらに第４層のＡｌＧａＡｓドープ層の成長中に、
一時成長を中断してドーパントをプレーナドープしたト
ランジスタにおいて、第３層のＧａＡｓチャネル層の厚
みを１５００Ａ（オングストローム）以上としたことを
特徴とするもので、また第４層のＡｌＧａＡｓドープ層
としてドーパントを一様にドープし、更にプレーナドー
プしたものを用いるのは有効である。
下から第１層としてＧａＡｓバッファ層、第２層として
ＡｌＧａＡｓバッファ層、第３層としてＧａＡｓチャネ
ル層、第４層としてＡｌＧａＡｓドープ層、第５層とし
てＧａＡｓ電極層をエピタキシャル成長した構造であっ
て、さらに第４層のＡｌＧａＡｓドープ層の成長中に、
一時成長を中断してドーパントをプレーナドープしたト
ランジスタにおいて、第３層のＧａＡｓチャネル層の厚
みを１５００Ａ（オングストローム）以上としたことを
特徴とするもので、また第４層のＡｌＧａＡｓドープ層
としてドーパントを一様にドープし、更にプレーナドー
プしたものを用いるのは有効である。
【０００６】本発明の他の一つは、ＧａＡｓ基板上に、
下から第１層としたＧａＡｓバッファ層、第２層として
ＡｌＧａＡｓバッファ層、第３層としてＧａＡｓバッフ
ァ層、第４層としてＩｎＧａＡｓチャネル層、第５層と
してＡｌＧａＡｓドープ層、第６層としてＧａＡｓ電極
層をエピタキシャル成長した構造であって、さらに第５
層のＡｌＧａＡｓドープ層の成長中に、一時成長を中断
してドーパンドをプレーナドープしたトランジスタにお
いて、第３層のＧａＡｓバッファ層の厚みを２０００Ａ
（オングストローム）以上としたことを特徴とするもの
で、第５層のＡｌＧａＡｓドープ層としてドーパントを
一様にドープし、更にプレーナドープしたものを用いる
のは有効である。
下から第１層としたＧａＡｓバッファ層、第２層として
ＡｌＧａＡｓバッファ層、第３層としてＧａＡｓバッフ
ァ層、第４層としてＩｎＧａＡｓチャネル層、第５層と
してＡｌＧａＡｓドープ層、第６層としてＧａＡｓ電極
層をエピタキシャル成長した構造であって、さらに第５
層のＡｌＧａＡｓドープ層の成長中に、一時成長を中断
してドーパンドをプレーナドープしたトランジスタにお
いて、第３層のＧａＡｓバッファ層の厚みを２０００Ａ
（オングストローム）以上としたことを特徴とするもの
で、第５層のＡｌＧａＡｓドープ層としてドーパントを
一様にドープし、更にプレーナドープしたものを用いる
のは有効である。
【０００７】
【作用】図１はＧａＡｓ層の厚みと電気特性異常の度合
との関係を調べたグラフであり、縦軸は電気特性異常を
代表する値としてＶ．Ｄ．Ｐ測定時の図８に示す電極１
−３間と２−４間にそれぞれ電流を流した時に算出され
る電子密度の比で、ＧａＡｓ層の厚みが１５００Ａ（オ
ングストローム）で異常は小さくなり、２０００Ａ（オ
ングストローム）以上でほとんど異常が存在しないこと
が判る。図７に示すＨＥＭＴ用エピタキシャルウエハの
エネルギーバンドモデルは、図２に示すようになってい
る。ＧａＡｓ基板上の下から２層目のＡｌＧａＡｓバッ
ファ層と下から４層目のＡｌＧａＡｓ；Ｓｉドープ層
は、下から３層目のＧａＡｓチャネル層をはさみ込み、
電子を閉じ込めている。プレーナドープは従来の一様ド
ープに比べ大量の電子を入れることができる。そのため
ＡｌＧａＡｓバッファ層がプレーナドープと近すぎる
と、電子を閉じ込めすぎて電気特性異常が起き易くなっ
ていると考えられる。
との関係を調べたグラフであり、縦軸は電気特性異常を
代表する値としてＶ．Ｄ．Ｐ測定時の図８に示す電極１
−３間と２−４間にそれぞれ電流を流した時に算出され
る電子密度の比で、ＧａＡｓ層の厚みが１５００Ａ（オ
ングストローム）で異常は小さくなり、２０００Ａ（オ
ングストローム）以上でほとんど異常が存在しないこと
が判る。図７に示すＨＥＭＴ用エピタキシャルウエハの
エネルギーバンドモデルは、図２に示すようになってい
る。ＧａＡｓ基板上の下から２層目のＡｌＧａＡｓバッ
ファ層と下から４層目のＡｌＧａＡｓ；Ｓｉドープ層
は、下から３層目のＧａＡｓチャネル層をはさみ込み、
電子を閉じ込めている。プレーナドープは従来の一様ド
ープに比べ大量の電子を入れることができる。そのため
ＡｌＧａＡｓバッファ層がプレーナドープと近すぎる
と、電子を閉じ込めすぎて電気特性異常が起き易くなっ
ていると考えられる。
【０００８】
【実施例】以下本発明を実施例について説明する。 （実施例１）図７に示すＨＥＭＴ用エピタキシャル構造
をＭＯＣＶＤ法で作製した。基板上の下から３層目のＧ
ａＡｓチャネル層の厚みを２０００Ａ（オングストロー
ム）とし、常圧、６５０℃で成長させた。Ｇａ、Ａｌ、
Ａｓ、Ｓｉの原料としてＴＭＧ、ＴＭＡ、ＡｓＨ3 、Ｓ
ｉＨ4 を用いた。
をＭＯＣＶＤ法で作製した。基板上の下から３層目のＧ
ａＡｓチャネル層の厚みを２０００Ａ（オングストロー
ム）とし、常圧、６５０℃で成長させた。Ｇａ、Ａｌ、
Ａｓ、Ｓｉの原料としてＴＭＧ、ＴＭＡ、ＡｓＨ3 、Ｓ
ｉＨ4 を用いた。
【０００９】これについて図８に示す電極１−３間と２
−４間に電流を流し、１−３間と２−４間の比抵抗、電
子密度、移動度をＶ．Ｄ．Ｐ．法により調べた。その結
果を従来のＧａＡｓチャネル層の厚みが５００Ａ（オン
グストローム）であるＨＥＭＴ用エピタシキャル構造の
ものと比較して表１に示す。
−４間に電流を流し、１−３間と２−４間の比抵抗、電
子密度、移動度をＶ．Ｄ．Ｐ．法により調べた。その結
果を従来のＧａＡｓチャネル層の厚みが５００Ａ（オン
グストローム）であるＨＥＭＴ用エピタシキャル構造の
ものと比較して表１に示す。
【００１０】
【表１】
【００１１】表１から判るようにＧａＡｓチャネル層の
厚みを５００Ａ（オングストローム）とした場合の電気
特性は、測定方向により値が大幅に異なっているが、Ｇ
ａＡｓチャネル層の厚みを２０００Ａ（オングストロー
ム）とした本発明では、測定方向による値は近接してい
る。
厚みを５００Ａ（オングストローム）とした場合の電気
特性は、測定方向により値が大幅に異なっているが、Ｇ
ａＡｓチャネル層の厚みを２０００Ａ（オングストロー
ム）とした本発明では、測定方向による値は近接してい
る。
【００１２】（実施例２）図３はＩｎＧａＡｓ型ＨＥＭ
Ｔ用エピタキシャルウエハに本発明を適用したもので、
ＧａＡｓ基板上に下から４層目のＩｎＧａＡｓチャネル
層と２層目のＡｌＧａＡｓバッファ層の間に３層目とし
てＧａＡｓバッファ層を設けることにより、プレーナド
ープとＡｌＧａＡｓバッファ層との距離を大きくしたも
のである。
Ｔ用エピタキシャルウエハに本発明を適用したもので、
ＧａＡｓ基板上に下から４層目のＩｎＧａＡｓチャネル
層と２層目のＡｌＧａＡｓバッファ層の間に３層目とし
てＧａＡｓバッファ層を設けることにより、プレーナド
ープとＡｌＧａＡｓバッファ層との距離を大きくしたも
のである。
【００１３】図４に３層目であるＧａＡｓバッファ層の
厚みを変化させ、Ｖ．Ｄ．Ｐ法で測定した電子密度の方
向による比を示す。図から判るように３層目のＧａＡｓ
バッファ層の厚みが２０００Ａ（オングストローム）で
ほぼ比は１に近ずき、３０００Ａ（オングストローム）
でほとんど同じ値となった。ＩｎＧａＡｓ型ＨＥＭＴ用
エピタキシャルウエハの場合、ＩｎＧａＡｓチャネル層
は電子を引きつける力が更に強いためＡｌＧａＡｓバッ
ファ層を通常のＨＥＭＴ用エピタキシャルウエハの場合
より遠ざけねばならず、ＩｎＧａＡｓ型ＨＥＭＴ用エピ
タキシャルウエハの場合、ＧａＡｓバッファ層は２００
０Ａ（オングストローム）以上、できれば３０００Ａ
（オングストローム）以上離すことが望まれる。
厚みを変化させ、Ｖ．Ｄ．Ｐ法で測定した電子密度の方
向による比を示す。図から判るように３層目のＧａＡｓ
バッファ層の厚みが２０００Ａ（オングストローム）で
ほぼ比は１に近ずき、３０００Ａ（オングストローム）
でほとんど同じ値となった。ＩｎＧａＡｓ型ＨＥＭＴ用
エピタキシャルウエハの場合、ＩｎＧａＡｓチャネル層
は電子を引きつける力が更に強いためＡｌＧａＡｓバッ
ファ層を通常のＨＥＭＴ用エピタキシャルウエハの場合
より遠ざけねばならず、ＩｎＧａＡｓ型ＨＥＭＴ用エピ
タキシャルウエハの場合、ＧａＡｓバッファ層は２００
０Ａ（オングストローム）以上、できれば３０００Ａ
（オングストローム）以上離すことが望まれる。
【００１４】
【発明の効果】このように本発明によれば、プレーナド
ープとＡｌＧａＡｓバッファ層との距離をＨＥＭＴ用エ
ピタシキャルウエハの場合は１５００Ａ（オングストロ
ーム）以上、ＩｎＧａＡｓ型ＨＥＭＴ用エピタキシャル
ウエハの場合は２０００Ａ（オングストローム）以上離
すことにより、電気特性の方向による異常性をなくし、
あるいは軽減することができる顕著な効果を奏する。
ープとＡｌＧａＡｓバッファ層との距離をＨＥＭＴ用エ
ピタシキャルウエハの場合は１５００Ａ（オングストロ
ーム）以上、ＩｎＧａＡｓ型ＨＥＭＴ用エピタキシャル
ウエハの場合は２０００Ａ（オングストローム）以上離
すことにより、電気特性の方向による異常性をなくし、
あるいは軽減することができる顕著な効果を奏する。
【図１】ＧａＡｓ層の厚さと電気特性異常の関係を示す
グラフである。
グラフである。
【図２】ＨＥＭＴ用エピタキシャルウエハのエネルギー
バンドモデルを示す説明図である。
バンドモデルを示す説明図である。
【図３】本発明ＩｎＧａＡｓ型ＨＥＭＴ用エピタキシャ
ルウエハの断面構造図である。
ルウエハの断面構造図である。
【図４】ＧａＡｓ層の厚みと電気特性異常の関係を示す
グラフである。
グラフである。
【図５】高電子移動度トランジスタ用エピタキシャルウ
エハの典型的な断面構造図である。
エハの典型的な断面構造図である。
【図６】ＩｎＧａＡｓ型ＨＥＭＴ用エピタキシャルウエ
ハの断面構造図である。
ハの断面構造図である。
【図７】プレーナドープを用いたＨＥＭＴ用エピタキシ
ャルウエハの断面構造図である。
ャルウエハの断面構造図である。
【図８】電気抵抗測定用試料の平面図である。
１〜４ 電極 ５ エピタキシャルウエハ
Claims (4)
- 【請求項１】 ＧａＡｓ基板上に、下から第１層として
ＧａＡｓバッファ層、第２層としてＡｌＧａＡｓバッフ
ァ層、第３層としてＧａＡｓチャネル層、第４層として
ＡｌＧａＡｓドープ層、第５層としてＧａＡｓ電極層を
エピタキシャル成長した構造であって、さらに第４層の
ＡｌＧａＡｓドープ層の成長中に、一時成長を中断して
ドーパントをプレーナドープしたトランジスタにおい
て、第３層のＧａＡｓチャネル層の厚みを１５００Ａ
（オングストローム）以上としたことを特徴とする高電
子移動度トランジスタ。 - 【請求項２】 第４層のＡｌＧａＡｓドープ層がドーパ
ントを一様にドープし、更にプレーナドープしたもので
ある請求項１記載の高電子移動度トランジスタ。 - 【請求項３】 ＧａＡｓ基板上に、下から第１層として
ＧａＡｓバッファ層、第２層としてＡｌＧａＡｓバッフ
ァ層、第３層としてＧａＡｓバッファ層、第４層として
ＩｎＧａＡｓチャネル層、第５層としてＡｌＧａＡｓド
ープ層、第６層としてＧａＡｓ電極層をエピタキシャル
成長した構造であって、さらに第５層のＡｌＧａＡｓド
ープ層の成長中に、一時成長を中断してドーパントをプ
レーナドープしたトランジスタにおいて、第３層のＧａ
Ａｓバッファ層の厚みを２０００Ａ（オングストロー
ム）以上としたことを特徴とする高電子移動度トランジ
スタ。 - 【請求項４】 第５層のＡｌＧａＡｓドープ層がドーパ
ントを一様にドープし、更にプレーナドープしたもので
ある請求項３記載の高電子移動度トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35159491A JPH05166846A (ja) | 1991-12-12 | 1991-12-12 | 高電子移動度トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35159491A JPH05166846A (ja) | 1991-12-12 | 1991-12-12 | 高電子移動度トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166846A true JPH05166846A (ja) | 1993-07-02 |
Family
ID=18418330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35159491A Pending JPH05166846A (ja) | 1991-12-12 | 1991-12-12 | 高電子移動度トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091103A (ja) * | 2009-10-20 | 2011-05-06 | Shin Etsu Handotai Co Ltd | 発光素子 |
-
1991
- 1991-12-12 JP JP35159491A patent/JPH05166846A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091103A (ja) * | 2009-10-20 | 2011-05-06 | Shin Etsu Handotai Co Ltd | 発光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3428962B2 (ja) | ＧａＮ系高移動度トランジスタ | |
| US4845049A (en) | Doping III-V compound semiconductor devices with group VI monolayers using ALE | |
| KR101854021B1 (ko) | 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑 | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| US8653561B2 (en) | III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device | |
| JP3209270B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2003059948A (ja) | 半導体装置及びその製造方法 | |
| JP2008544486A (ja) | 直径１００ミリメートルの炭化シリコン基板上の高均一性のｉｉｉ族窒化物エピタキシャル層 | |
| JP2011166067A (ja) | 窒化物半導体装置 | |
| JP4912558B2 (ja) | 半導体構造体 | |
| EP0381396A1 (en) | Compound semiconductor devices | |
| US6569693B2 (en) | Method for fabricating epitaxial substrate | |
| KR20160132108A (ko) | 이질접합 전계효과 트랜지스터 | |
| JP2019062115A (ja) | 電界効果トランジスタの製造方法及び電界効果トランジスタ | |
| WO2020009020A1 (ja) | トンネル電界効果トランジスタ | |
| US20140183545A1 (en) | Polarization effect carrier generating device structures having compensation doping to reduce leakage current | |
| JP6447231B2 (ja) | 半導体装置およびその製造方法 | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| JPH05166846A (ja) | 高電子移動度トランジスタ | |
| JP2013214625A (ja) | 窒化物半導体へのオーミック接触領域の形成方法 | |
| Chu et al. | In0. 30Al0. 70As/In0. 30Ga0. 70As quasi-insulating gate strained-layer field effect transistors grown by molecular beam epitaxy | |
| JPH02130933A (ja) | 電界効果トランジスタ | |
| JP2016035949A (ja) | 窒化物半導体装置の製造方法 | |
| WO2004112111A1 (ja) | 化合物半導体、その製造方法及び化合物半導体素子 | |
| JP2005129856A (ja) | 半導体電子デバイス |