JPH05166721A - Formation of epitaxial layer - Google Patents

Formation of epitaxial layer

Info

Publication number
JPH05166721A
JPH05166721A JP35185891A JP35185891A JPH05166721A JP H05166721 A JPH05166721 A JP H05166721A JP 35185891 A JP35185891 A JP 35185891A JP 35185891 A JP35185891 A JP 35185891A JP H05166721 A JPH05166721 A JP H05166721A
Authority
JP
Japan
Prior art keywords
epitaxial layer
temperature
epitaxial
growth
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35185891A
Other languages
Japanese (ja)
Other versions
JP2978318B2 (en
Inventor
Ryuji Kobayashi
隆二 小林
Kaname Kato
要 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP3351858A priority Critical patent/JP2978318B2/en
Publication of JPH05166721A publication Critical patent/JPH05166721A/en
Application granted granted Critical
Publication of JP2978318B2 publication Critical patent/JP2978318B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To suppress generation of crystal defects during growth of an epitaxial layer and to prevent autodoping. CONSTITUTION:In a method for forming an epitaxial layer of a predetermined thickness over a semiconductor wafer, an epitaxial layer is grown for example at 1180 deg.C, and then growth of an epitaxial layer is reopened at 1050 deg.C after an elapse of predetermined time; then successively an epitaxial layer is grown at 900 deg.C. High temperature growth prevents crystal defects from being generated in an epitaxial layer, and low temperature growth prevents autodoping from a wafer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明はエピタキシャル層の形
成方法、特にオートドーピングおよびアウトディフュー
ジョンを防止し、その遷移幅が小さくその抵抗が均一な
エピタキシャル層の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an epitaxial layer, and more particularly to a method for forming an epitaxial layer which prevents autodoping and out-diffusion and has a small transition width and a uniform resistance.

【0002】[0002]

【従来の技術】シリコンウェーハの上にエピタキシャル
層を成長させる方法は、各種提案されている。このエピ
タキシャル成長法では、エピタキシャル成長中にウェー
ハ内の不純物が該エピタキシャル成長層内で再分布する
オートドーピングおよびアウトディフュージョンを防止
する必要がある。このオートドーピング防止の技術とし
ては、低温下でエピタキシャル成長を行う等の方法が知
られている。
2. Description of the Related Art Various methods for growing an epitaxial layer on a silicon wafer have been proposed. In this epitaxial growth method, it is necessary to prevent auto-doping and out-diffusion in which impurities in the wafer are redistributed in the epitaxial growth layer during epitaxial growth. As a technique for preventing this autodoping, a method of performing epitaxial growth at a low temperature is known.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の低温によるエピタキシャル層の成長方法にあ
っては、エピタキシャル層中に結晶欠陥が発生し易いと
いう課題があった。
However, such a conventional method for growing an epitaxial layer at a low temperature has a problem that crystal defects are likely to occur in the epitaxial layer.

【0004】そこで、本発明者は、低温エピタキシャル
成長法により結晶欠陥が発生するのは、ウェーハ表面に
自然酸化膜が生成される結果であることから、高温でこ
の自然酸化膜を除去した後、高温で薄いエピタキシャル
層をいったん生長させ、次に低温でエピタキシャル層を
成長させることにより、結晶欠陥の発生を抑え、かつ、
オートドーピングを防止したエピタキシャル層の形成方
法を得ることを提案するものである。
Therefore, the inventors of the present invention have found that the crystal defects generated by the low temperature epitaxial growth method are the result of the formation of a natural oxide film on the surface of the wafer. To grow a thin epitaxial layer once, and then grow the epitaxial layer at a low temperature to suppress the occurrence of crystal defects, and
It is proposed to obtain a method for forming an epitaxial layer that prevents autodoping.

【0005】[0005]

【課題を解決するための手段】請求項1に記載の発明
は、半導体ウェーハに所定厚さのエピタキシャル層を形
成するエピタキシャル層の形成方法において、第1の温
度でエピタキシャル層を成長させる工程と、この後、第
1の温度よりも低い第2の温度でエピタキシャル層を成
長させる工程と、この後、上記第2の温度よりも低い第
3の温度でエピタキシャル層を成長させる工程と、を有
するエピタキシャル層の形成方法である。すなわち、高
温度でのエピタキシャル成長から急に低温度でエピタキ
シャル成長を行うことなく、その間の温度でエピタキシ
ャル成長を行った後、低温度のそれに移行するものであ
る。
According to a first aspect of the invention, in a method of forming an epitaxial layer having a predetermined thickness on a semiconductor wafer, a step of growing the epitaxial layer at a first temperature, Then, an epitaxial step including a step of growing the epitaxial layer at a second temperature lower than the first temperature and a step of growing the epitaxial layer at a third temperature lower than the second temperature. It is a method of forming a layer. That is, the epitaxial growth at a high temperature is not suddenly performed at a low temperature, but the epitaxial growth is performed at a temperature in between, and then the epitaxial temperature is changed to that at a low temperature.

【0006】[0006]

【作用】本発明に係るエピタキシャル層の成長方法によ
れば、高温でエピタキシャル層を所定の厚さに成長させ
た後、これより低温でエピタキシャル層をさらに成長さ
せる。そして、さらに低温でエピタキシャル成長を行
う。したがって、高温成長により結晶欠陥をエピタキシ
ャル層に発生させることが少なくなり、また、低温成長
によりウェーハからのオートドーピングを防ぐことがで
きる。特に、これらの中間温度でのエピタキシャル層の
成長を行うことにより、より欠陥の少ないエピタキシャ
ル層を成長させることができる。
According to the method of growing an epitaxial layer according to the present invention, the epitaxial layer is grown to a predetermined thickness at a high temperature and then further grown to a lower temperature. Then, epitaxial growth is performed at a lower temperature. Therefore, crystal defects are less likely to occur in the epitaxial layer due to high temperature growth, and autodoping from the wafer can be prevented by low temperature growth. In particular, by growing the epitaxial layer at these intermediate temperatures, it is possible to grow an epitaxial layer with fewer defects.

【0007】[0007]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明の一実施例に係るエピタキシャル成
長における温度の時間的変化を示すグラフである。図2
はこの場合のエピタキシャル層を形成したウェーハの深
さに対する比抵抗の値を示すグラフである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a graph showing a time change of temperature in epitaxial growth according to an embodiment of the present invention. Figure 2
Is a graph showing the value of the specific resistance with respect to the depth of the wafer on which the epitaxial layer is formed in this case.

【0008】この実施例ではウェーハにオートドープ作
用の大きいボロン高濃度ウェーハを、かつ、シリンダ型
のエピタキシャル炉を用い、炉中にシリコンウェーハを
収納後、常圧下、トリクロロシランを5g/分、水素ガ
スを200l/分供給した。このシリコンウェーハの裏
面にはSiO2膜が被着されているものとする。そし
て、図1にて(A)、(B)、(C)の温度履歴のエピ
タキシャル成長を行った。(A)は、1180℃でのH
Clエッチングの後、900℃でエピタキシャル成長を
行った場合である。このエピタキシャル成長の成長速度
は0.1μm/分である。この結果、エピタキシャル層
には積層欠陥が生じていた。また、(B)はエッチング
後、1180℃にてエピタキシャル成長を行い、その後
ガスの供給を停止し、900℃にてガス供給を再開した
ものである。この場合、エピタキシャル層には積層欠陥
が生じている。ここで、(C)に示す温度条件では、1
180℃にてエッチング後、ガス供給を行い高温でのエ
ピタキシャル成長を行う。そして、一旦、ガス供給を停
止してウェーハ温度を下げ、1050℃にてガスの供給
を再開する。再開から2分間は温度をさらに下げ900
℃にする。この900℃にて例えば9分間のエピタキシ
ャル成長を行う。この結果、薄い低抵抗のエピタキシャ
ル層をシリコンウェーハ上に成長させることができる。
このときのエピタキシャル成長の速度は0.3μm/分
である。このようにして得られたエピタキシャル層は、
図2に示すように、遷移幅が0.70μmと従来の製造
法に比較して1/3程度に小さくなる。
In this example, a boron high-concentration wafer having a large auto-doping effect was used as a wafer, and a cylinder type epitaxial furnace was used. Gas was supplied at 200 l / min. It is assumed that the back surface of this silicon wafer is covered with a SiO 2 film. Then, in FIG. 1, epitaxial growth was performed with the temperature histories of (A), (B), and (C). (A) is H at 1180 ° C
This is a case where epitaxial growth was performed at 900 ° C. after Cl etching. The growth rate of this epitaxial growth is 0.1 μm / min. As a result, stacking faults occurred in the epitaxial layer. Further, (B) shows that after etching, epitaxial growth was performed at 1180 ° C., then gas supply was stopped, and gas supply was restarted at 900 ° C. In this case, a stacking fault has occurred in the epitaxial layer. Here, under the temperature condition shown in (C), 1
After etching at 180 ° C., gas is supplied to perform epitaxial growth at high temperature. Then, the gas supply is once stopped to lower the wafer temperature, and the gas supply is restarted at 1050 ° C. The temperature is further lowered for 2 minutes from the restart 900
To ℃. Epitaxial growth is performed at 900 ° C. for 9 minutes, for example. As a result, a thin low resistance epitaxial layer can be grown on a silicon wafer.
The epitaxial growth rate at this time is 0.3 μm / min. The epitaxial layer thus obtained is
As shown in FIG. 2, the transition width is 0.70 μm, which is about 1/3 of the conventional manufacturing method.

【0009】[0009]

【発明の効果】本発明によれば、エピタキシャル層につ
いて、ウェーハからのオートドーピングが防止され、か
つ、結晶欠陥の発生が抑えられる。すなわち、不純物濃
度を高度に制御することができ、欠陥の少ないエピタキ
シャル層を形成することができる。
According to the present invention, auto-doping of the epitaxial layer from the wafer is prevented and the generation of crystal defects is suppressed. That is, the impurity concentration can be highly controlled, and an epitaxial layer with few defects can be formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るエピタキシャル成長に
おける温度の時間的変化を示すグラフである。
FIG. 1 is a graph showing a temporal change in temperature during epitaxial growth according to an example of the present invention.

【図2】本発明の一実施例に係るエピタキシャル層を形
成したウェーハの深さに対する比抵抗の値を示すグラフ
である。
FIG. 2 is a graph showing the value of specific resistance with respect to the depth of a wafer on which an epitaxial layer according to an embodiment of the present invention is formed.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェーハに所定厚さのエピタキシ
ャル層を形成するエピタキシャル層の形成方法におい
て、 第1の温度でエピタキシャル層を成長させる工程と、 この後、第1の温度よりも低い第2の温度でエピタキシ
ャル層を成長させる工程と、 この後、上記第2の温度よりも低い第3の温度でエピタ
キシャル層を成長させる工程と、を有することを特徴と
するエピタキシャル層の形成方法。
1. A method of forming an epitaxial layer having a predetermined thickness on a semiconductor wafer, comprising: a step of growing the epitaxial layer at a first temperature; and a second step lower than the first temperature. A method of forming an epitaxial layer, comprising: a step of growing the epitaxial layer at a temperature; and a step of growing the epitaxial layer at a third temperature lower than the second temperature.
JP3351858A 1991-12-12 1991-12-12 Method of forming epitaxial layer Expired - Fee Related JP2978318B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3351858A JP2978318B2 (en) 1991-12-12 1991-12-12 Method of forming epitaxial layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3351858A JP2978318B2 (en) 1991-12-12 1991-12-12 Method of forming epitaxial layer

Publications (2)

Publication Number Publication Date
JPH05166721A true JPH05166721A (en) 1993-07-02
JP2978318B2 JP2978318B2 (en) 1999-11-15

Family

ID=18420091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3351858A Expired - Fee Related JP2978318B2 (en) 1991-12-12 1991-12-12 Method of forming epitaxial layer

Country Status (1)

Country Link
JP (1) JP2978318B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017169290A1 (en) * 2016-04-01 2017-10-05 信越半導体株式会社 Method of manufacturing silicon epitaxial wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017169290A1 (en) * 2016-04-01 2017-10-05 信越半導体株式会社 Method of manufacturing silicon epitaxial wafer
JP2017188507A (en) * 2016-04-01 2017-10-12 信越半導体株式会社 Method for manufacturing silicon epitaxial wafer

Also Published As

Publication number Publication date
JP2978318B2 (en) 1999-11-15

Similar Documents

Publication Publication Date Title
US5738942A (en) Semiconductor silicon wafer and process for producing it
CA1253263A (en) Back sealing of silicon wafers
US6277193B1 (en) Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
JP4972330B2 (en) Manufacturing method of silicon epitaxial wafer
JP3454033B2 (en) Silicon wafer and manufacturing method thereof
JPH09199416A (en) Semiconductor substrate and manufacture thereof
JP2911694B2 (en) Semiconductor substrate and method of manufacturing the same
JP3203740B2 (en) Semiconductor device and manufacturing method thereof
JP3344205B2 (en) Method for manufacturing silicon wafer and silicon wafer
JP4826373B2 (en) Manufacturing method of single crystal wafer
JPH10223641A (en) Manufacture of semiconductor silicon epitaxial wafer and semiconductor device
JPH05166721A (en) Formation of epitaxial layer
JPH09266212A (en) Silicon wafer
JPH0410544A (en) Manufacture of semiconductor device
JPH04245419A (en) Manufacture of semiconductor substrate
JP6598140B2 (en) Epitaxial wafer manufacturing method
JPH0529234A (en) Epitaxial crowing method
JPS6312376B2 (en)
JPH0969526A (en) Production of semiconductor device
JPH03235326A (en) Manufacture of semiconductor device
JPH05291134A (en) Formingation of epitaxial layer
JP3086836B2 (en) Method for manufacturing semiconductor device
JPS63182815A (en) Manufacture of epitaxial wafer
KR20230114690A (en) Method for controlling generaton of epitaxial staking fault in epitaxial wafers
WO2001018285A1 (en) Silicon wafer and method for manufacturing the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990831

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees