JPH05166667A - Manufacture of laminated ceramic capacitor - Google Patents

Manufacture of laminated ceramic capacitor

Info

Publication number
JPH05166667A
JPH05166667A JP33652991A JP33652991A JPH05166667A JP H05166667 A JPH05166667 A JP H05166667A JP 33652991 A JP33652991 A JP 33652991A JP 33652991 A JP33652991 A JP 33652991A JP H05166667 A JPH05166667 A JP H05166667A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
green sheet
ceramic green
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33652991A
Other languages
Japanese (ja)
Inventor
Shigeki Inagaki
茂樹 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP33652991A priority Critical patent/JPH05166667A/en
Publication of JPH05166667A publication Critical patent/JPH05166667A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the manufacturing method of a laminated ceramic capacitor wherein, even when the thickness of an internal electrode layer is made thin, a drop in its electrostatic capacity, an increase in its irregularity and an increase in its equivalent series resistance are hard to occur the manufacturing method of the laminated ceramic capacitor which is used in various electronic circuits. CONSTITUTION:In a process to form internal electrode layers 12, continuous stripe-shaped or mesh-shaped protruding and recessed parts are executed to the surface of a ceramic green sheet 11; after that, the internal electrode layers 12 are formed. Thereby, islands are hard to form in the internal electrode layers 12, and it is possible to restrain that defects of the title capacitor such as a drop in its electrostatic capacity, an increase in its irregularity and an increase in its equivalent series resistance are caused.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、各種電子回路に使用さ
れる積層セラミックコンデンサの製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a monolithic ceramic capacitor used in various electronic circuits.

【0002】[0002]

【従来の技術】近年、電子機器の小型化に伴い、電子回
路の高密度面実装化用デバイスとしてチップ型電子部品
の需要が拡大している中で、積層セラミックコンデンサ
は、薄層・高積層化により円板型セラミックコンデンサ
よりも高容量化が容易であることと、セラミックス・金
属一体構造による信頼性の高さから広く用いられるよう
になってきている。
2. Description of the Related Art In recent years, with the miniaturization of electronic equipment, the demand for chip-type electronic components as a device for high-density surface mounting of electronic circuits has expanded, and monolithic ceramic capacitors are known as thin-layer / high-multilayer ceramic capacitors. It has become widely used due to its higher capacity than that of a disk-type ceramic capacitor and its high reliability due to the ceramic-metal integrated structure.

【0003】積層セラミックコンデンサの積層構造の形
成方法としては、種々の方法が用いられるが、一般には
次のような工程で製造されている。 A.セラミックグリーンシートの上に金属ペーストを印
刷する方法 (1)ドクターブレード法・リバースロールコーター法
・印刷法等によりセラミック誘電体のグリーンシートを
形成する工程。
Various methods are used as a method for forming a laminated structure of a laminated ceramic capacitor, but in general, it is manufactured by the following steps. A. Method of printing a metal paste on a ceramic green sheet (1) A step of forming a ceramic dielectric green sheet by a doctor blade method, a reverse roll coater method, a printing method, or the like.

【0004】(2)セラミックグリーンシート上に印刷
法等によりPd等の金属ペーストを塗布して、内部電極
を形成する工程。
(2) A step of forming an internal electrode by applying a metal paste such as Pd on the ceramic green sheet by a printing method or the like.

【0005】(3)内部電極を形成したセラミックグリ
ーンシートを順次積み重ね、交互に対向する外部電極に
接続できるような積層構造とした上、加圧・圧着する工
程。 B.金属ペーストを印刷した上にセラミックグリーンシ
ートを形成する方法 (1)ベースフィルム等の担体上に印刷法等によりPd
等の金属ペーストを塗布して、内部電極を形成する工
程。
(3) A step of sequentially stacking the ceramic green sheets having the internal electrodes formed thereon so as to have a laminated structure which can be alternately connected to the opposing external electrodes, and then pressurizing and pressing. B. Method of forming ceramic green sheet on printed metal paste (1) Pd on carrier such as base film by printing method
A step of applying a metal paste such as to form internal electrodes.

【0006】(2)内部電極を形成したベースフィルム
等の担体上に、ドクターブレード法・リバースロールコ
ーター法・印刷法等によりセラミック誘電体のグリーン
シートを形成する工程。
(2) A step of forming a ceramic dielectric green sheet on a carrier such as a base film having internal electrodes formed thereon by a doctor blade method, a reverse roll coater method, a printing method or the like.

【0007】(3)内部電極を埋設したセラミックグリ
ーンシートを順次積み重ね、交互に対向する外部電極に
接続できるような積層構造とした上、加圧・圧着する工
程。
(3) A step of sequentially stacking the ceramic green sheets with the internal electrodes buried therein, forming a laminated structure capable of connecting to the opposing external electrodes, and then applying pressure and pressure.

【0008】以下に、積層セラミックコンデンサの製造
方法において、積層構造の形成方法の従来例を図を用い
て説明する。
A conventional example of a method for forming a laminated structure in a method for manufacturing a laminated ceramic capacitor will be described below with reference to the drawings.

【0009】図11は従来工法Aの積層構造形成方法を
示す断面図であり、図12は同じく斜視図である。図1
1および図12において、1はセラミックグリーンシー
ト、2はスクリーン印刷等の方法で金属ペーストをセラ
ミックグリーンシート1上に塗布することにより形成し
た内部電極層、3は内部電極層2を形成したセラミック
グリーンシート1を積層・圧着して得られた積層成形体
である。
FIG. 11 is a sectional view showing a method for forming a laminated structure of the conventional method A, and FIG. 12 is a perspective view of the same. Figure 1
1 and FIG. 12, 1 is a ceramic green sheet, 2 is an internal electrode layer formed by applying a metal paste onto the ceramic green sheet 1 by a method such as screen printing, and 3 is a ceramic green having the internal electrode layer 2 formed thereon. It is a laminated molded body obtained by laminating and press-bonding the sheet 1.

【0010】ここで、ドクターブレード法・リバースロ
ールコーター法・印刷法等により形成されたセラミック
誘電体のグリーンシート51(図11(a)、図12
(a))に印刷法等によりPd等の金属ペーストを塗布
して、内部電極層52を形成する(図11(b)、図1
2(b))。図12(b)には、対向する内部電極層を
示すために1層下のセラミックグリーンシートも表示し
てある。
Here, the ceramic dielectric green sheet 51 formed by the doctor blade method, the reverse roll coater method, the printing method or the like (FIGS. 11A and 12).
A metal paste such as Pd is applied to (a)) by a printing method or the like to form the internal electrode layer 52 (FIG. 11B, FIG. 1).
2 (b)). In FIG. 12B, a ceramic green sheet one layer below is also shown to show the opposing internal electrode layers.

【0011】次に、形成された内部電極層2が交互に対
向する端子電極に接続されるようにセラミックグリーン
シート1を順次積み重ね、積層セラミックコンデンサの
積層構造を得る(図11(c)、図12(c))。な
お、ここでは内部電極形成済みのセラミックグリーンシ
ートを積層する例を示したが、内部電極形成工程と積層
工程を複合させ、内部電極を形成していないセラミック
グリーンシートの積層と内部電極の形成を交互に繰り返
すことにより積層構造を得る場合もある。
Next, the ceramic green sheets 1 are sequentially stacked so that the formed internal electrode layers 2 are alternately connected to the opposing terminal electrodes to obtain a laminated structure of a laminated ceramic capacitor (FIG. 11 (c), FIG. 12 (c)). Although an example of stacking the ceramic green sheets on which the internal electrodes have been formed is shown here, it is possible to combine the internal electrode forming step and the stacking step to stack the ceramic green sheets without the internal electrodes and form the internal electrodes. A laminated structure may be obtained by repeating it alternately.

【0012】図13は従来工法Bの積層構造形成方法を
示す断面図である。図13において、4は内部電極形成
やセラミック誘電体層の形成の担体となるベースフィル
ム、5はスクリーン印刷等の方法で金属ペーストをベー
スフィルム4上に塗布することにより形成された内部電
極層、6は内部電極層5を形成したベースフィルム4上
にドクターブレード法・リバースロールコーター法・印
刷法等により形成されたセラミック誘電体層、7は内部
電極層5を埋設したセラミックグリーンシートを積層・
圧着して得られた積層成形体である。
FIG. 13 is a sectional view showing a method for forming a laminated structure according to the conventional method B. In FIG. 13, 4 is a base film that serves as a carrier for forming internal electrodes and ceramic dielectric layers, and 5 is an internal electrode layer formed by applying a metal paste on the base film 4 by a method such as screen printing. 6 is a ceramic dielectric layer formed by a doctor blade method, a reverse roll coater method, a printing method or the like on the base film 4 on which the internal electrode layer 5 is formed, and 7 is a ceramic green sheet in which the internal electrode layer 5 is embedded.
It is a laminated molded body obtained by pressure bonding.

【0013】ここで、ポリエチレンテレフタレート等か
らなるベースフィルム4上に金属ペーストのスクリーン
印刷等の方法で内部電極層5を形成し(図13
(a))、さらにその上にドクターブレード法・リバー
スロールコーター法・印刷法等によりセラミック誘電体
層6を形成する(図13(b))。
Here, the internal electrode layer 5 is formed on the base film 4 made of polyethylene terephthalate by a method such as screen printing of a metal paste (see FIG. 13).
(A)), and further, a ceramic dielectric layer 6 is formed thereon by a doctor blade method, a reverse roll coater method, a printing method, or the like (FIG. 13B).

【0014】次に、内部電極層5が交互に対向する外部
電極に接続されるように、前述の内部電極層5が埋設さ
れたセラミックグリーンシートを順次積み重ね、積層セ
ラミックコンデンサの積層構造を得る(図13
(c))。
Next, the above-mentioned ceramic green sheets in which the internal electrode layers 5 are embedded are sequentially stacked so that the internal electrode layers 5 are alternately connected to the opposing external electrodes to obtain a laminated structure of a laminated ceramic capacitor ( FIG.
(C)).

【0015】このような製造方法で得られる積層セラミ
ックコンデンサでは、以下に示した理由から、内部電極
層の厚みができるだけ薄いほうが望ましい。 (1)積層体全体の厚みを薄く抑えることができ、結果
として同一形状では積層回数を増やすこととなり、より
高容量のコンデンサが得られる。 (2)積層体に内在する、内部電極の厚みに起因する歪
(特に、従来工法Aの場合、内部電極の厚みがセラミッ
ク誘電体によって補われないので、大きな歪が発生す
る。)を軽減することができ、結果として焼結後のデラ
ミネーション等の構造欠陥が減少する。 (3)一般に内部電極には、セラミック誘電体と一緒に
高温で焼成しても安定なPd等の貴金属を用いるため、
電極消費量削減は低コスト化の効果が大きい。
In the monolithic ceramic capacitor obtained by such a manufacturing method, it is desirable that the thickness of the internal electrode layer is as thin as possible for the reasons described below. (1) The thickness of the entire laminated body can be suppressed to be small, and as a result, the number of times of lamination is increased with the same shape, and a capacitor having a higher capacity can be obtained. (2) Distortion due to the thickness of the internal electrode, which is inherent in the laminated body (particularly in the case of the conventional method A, a large strain occurs because the thickness of the internal electrode is not compensated by the ceramic dielectric). As a result, structural defects such as delamination after sintering are reduced. (3) Generally, for the internal electrodes, a noble metal such as Pd that is stable even when fired at high temperature together with the ceramic dielectric is used.
Reduction of electrode consumption has a great effect on cost reduction.

【0016】[0016]

【発明が解決しようとする課題】しかしながら、前記の
ような従来工法では、内部電極層の厚みを薄くし過ぎた
場合、以下に示すような問題点がある。
However, the above-mentioned conventional method has the following problems when the internal electrode layers are made too thin.

【0017】前記従来工法AおよびBで得られた積層成
形体3,7は、電気炉等で焼成されることにより、セラ
ミックグリーンシート1およびセラミック誘電体層6な
らびに内部電極層2,5が各々焼結しセラミックコンデ
ンサ素子としての機能を発揮するようになる。図14に
一般的な積層セラミックコンデンサの焼成後の内部電極
層の様子を微視的に表わした拡大模式図を示した。一般
に粉末成形体は焼結過程において焼成収縮することが知
られており、前記積層成形体の内部電極層も焼成工程で
金属焼結するときに焼成収縮を起こす。内部電極層は前
述のような理由から一般に極力薄く形成されているの
で、焼成後の積層セラミックコンデンサでは通常内部電
極層は焼結したPd内部電極8だけでなく微細な空隙部
分9を有することが走査形電子顕微鏡の観察等から確認
されている。
The laminated green bodies 3 and 7 obtained by the conventional methods A and B are fired in an electric furnace or the like, whereby the ceramic green sheet 1, the ceramic dielectric layer 6 and the internal electrode layers 2 and 5 are respectively formed. It will sinter and will function as a ceramic capacitor element. FIG. 14 shows an enlarged schematic view microscopically showing the state of the internal electrode layers after firing of a general monolithic ceramic capacitor. It is generally known that powder compacts are shrunk and shrunk in the sintering process, and the internal electrode layers of the above-mentioned laminated compacts are also shrunk by sintering during metal sintering in the sintering step. Since the internal electrode layers are generally formed to be as thin as possible for the reasons described above, in the laminated ceramic capacitor after firing, the internal electrode layers usually have not only the sintered Pd internal electrodes 8 but also minute void portions 9. It is confirmed by observation with a scanning electron microscope.

【0018】このような微細な空隙部分がセラミック誘
電体層の厚みに比べて充分に小さい場合には、内部電極
層全体としては等電位面が形成され前記空隙部分は電気
的には無視することができる。しかしながら、内部電極
層の厚みを薄くし過ぎると、実質的な厚みが薄くなるよ
りもむしろ前記空隙部分が拡大することとなり、さらに
進むと焼結金属からなる内部電極の一部が空隙部分に完
全に取り囲まれて島状に孤立し(孤立した部分をアイラ
ンドと呼ぶ)、端子電極と電気的に接続されない状態が
生じる。図15に内部電極層の厚みを薄くし過ぎた場合
の積層セラミックコンデンサの焼成後の内部電極層の様
子を微視的に表わした拡大模式図を示した。このよう
に、内部電極層の微細な空隙部分が拡大し、さらにはア
イランド10まで生じてしまうと、その領域の大きさは
セラミック誘電体層の厚みに比べてもはや無視できなく
なり、内部電極としての実効面積を減少させ、静電容量
の低下につながる。このアイランドは確率的に生成し、
また生成した場合の静電容量低下への寄与はアイランド
の大きさによりまちまちなため、静電容量は低下すると
同時にばらつきが大きくなる。さらに、積層セラミック
コンデンサでは内部電極は容量を形成する対向電極であ
ると同時に、対向電極を端子電極に接続する引出電極を
も兼ねるため、前記の空隙部分の拡大とそれに伴うアイ
ランドの生成は抵抗成分の増大をも招く。
When such a minute void portion is sufficiently smaller than the thickness of the ceramic dielectric layer, an equipotential surface is formed in the entire internal electrode layer, and the void portion should be ignored electrically. You can However, if the thickness of the internal electrode layer is made too thin, the void portion expands rather than the actual thickness becomes thin. It is surrounded by and isolated in an island shape (the isolated part is called an island) and is not electrically connected to the terminal electrode. FIG. 15 is an enlarged schematic view microscopically showing the state of the internal electrode layer after firing of the laminated ceramic capacitor when the thickness of the internal electrode layer is too thin. In this way, if the minute void portion of the internal electrode layer expands and further extends to the island 10, the size of that region can no longer be ignored as compared with the thickness of the ceramic dielectric layer, and the size of the internal electrode is reduced. This reduces the effective area and leads to a decrease in capacitance. This island is generated stochastically,
Further, the contribution to the reduction of the capacitance when generated is varied depending on the size of the island, so that the capacitance is reduced and the variation is increased at the same time. Furthermore, in a monolithic ceramic capacitor, the internal electrode is a counter electrode that forms a capacitance, and at the same time it also functions as a lead electrode that connects the counter electrode to a terminal electrode. Also leads to an increase in

【0019】以上に説明したように、前記のような従来
工法では、内部電極層の厚みを薄くし過ぎた場合、静電
容量の低下とばらつきの増大、等価直列抵抗の増大とい
った不良を引き起こしていた。
As described above, in the conventional method as described above, when the thickness of the internal electrode layer is made too thin, defects such as a decrease in capacitance and an increase in dispersion and an increase in equivalent series resistance are caused. It was

【0020】本発明は上記問題点に鑑み、内部電極層の
厚みを薄くしても静電容量の低下とばらつきの増大や等
価直列抵抗の増大を起こしにくい積層セラミックコンデ
ンサの製造方法を提供することを目的とするものであ
る。
In view of the above problems, the present invention provides a method for manufacturing a monolithic ceramic capacitor which is less likely to cause a decrease in capacitance, an increase in variations and an increase in equivalent series resistance even if the thickness of the internal electrode layers is reduced. The purpose is.

【0021】[0021]

【課題を解決するための手段】この目的を達成するため
に本発明の積層セラミックコンデンサの製造方法は、内
部電極層を形成する際に、セラミックグリーンシートの
表面に凹部の連続する縞状または網目状の凹凸加工を施
した後で金属ペーストを塗布するものである。
In order to achieve this object, a method of manufacturing a multilayer ceramic capacitor according to the present invention is such that, when an internal electrode layer is formed, a stripe or mesh having continuous recesses is formed on the surface of a ceramic green sheet. The metal paste is applied after the roughening process is performed.

【0022】また本発明は、金属ペーストを塗布し内部
電極層を形成した後、内部電極層の表面に凸部の連続す
る縞状または網目状の凹凸加工を施すものである。
Further, according to the present invention, after the metal paste is applied to form the internal electrode layer, the surface of the internal electrode layer is subjected to a striped or mesh-shaped concavo-convex process with continuous convex portions.

【0023】また本発明は、内部電極を埋設したセラミ
ックグリーンシートを形成する工程において、表面に凹
部の連続する縞状または網目状の凹凸加工を施したベー
スフィルム等の担体を用いるものである。
Further, according to the present invention, a carrier such as a base film having a striped or meshed concavo-convex pattern on the surface thereof is used in the step of forming a ceramic green sheet having embedded internal electrodes.

【0024】さらに、本発明は、内部電極を埋設したセ
ラミックグリーンシートを形成する工程において、ベー
スフィルム等の担体上に金属ペーストの塗布等の方法に
より内部電極層を形成した後、内部電極層の表面に凸部
の連続する縞状または網目状の凹凸加工を施すものであ
る。
Further, according to the present invention, in the step of forming a ceramic green sheet in which the internal electrodes are embedded, after the internal electrode layers are formed on the carrier such as a base film by a method such as coating a metal paste, the internal electrode layers are formed. The surface is subjected to a striped or mesh-shaped concavo-convex process with continuous convex portions.

【0025】[0025]

【作用】これらの構成によれば、金属ペーストの塗布等
の方法により内部電極層を形成する際の下地となるセラ
ミックグリーンシートやベースフィルム等の担体の表面
を凹凸加工することにより、あるいは、内部電極層その
ものを凹凸加工することにより、内部電極層に縞状また
は網目状に厚みの厚い部分ができる。この厚みの厚い部
分は積層成形体の焼成後も焼成収縮による空隙が生じに
くいので、アイランドが生成し難くなり、よって静電容
量の低下とばらつきの増大、等価直列抵抗の増大といっ
た不良の発生を抑えることとなる。
According to these configurations, the surface of a carrier such as a ceramic green sheet or a base film, which is a base for forming the internal electrode layers by applying a metal paste or the like, is processed to have an uneven surface, or By subjecting the electrode layer itself to unevenness, a striped or mesh-like thick portion is formed on the internal electrode layer. In this thick part, voids are less likely to occur due to firing shrinkage even after firing of the laminated molded body, so that islands are less likely to be generated, and therefore defects such as a decrease in capacitance and an increase in dispersion and an increase in equivalent series resistance are prevented. It will be suppressed.

【0026】[0026]

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0027】(実施例1)図1は本発明の一実施例にお
ける積層セラミックコンデンサの製造方法の積層構造形
成方法を示す断面図であり、図2は同概略斜視図であ
る。図1および図2において、11はセラミックグリー
ンシート、12は凹凸加工されたセラミックグリーンシ
ートの上に形成された内部電極層、13は内部電極層を
形成したセラミックグリーンシートを積層・圧着した積
層成形体、14はセラミックグリーンシート11を凹凸
加工するための凹凸面を持った定盤、11bは定盤14
で凹凸加工されたセラミックグリーンシートである。
(Embodiment 1) FIG. 1 is a sectional view showing a laminated structure forming method of a method for manufacturing a laminated ceramic capacitor according to an embodiment of the present invention, and FIG. 2 is a schematic perspective view of the same. In FIGS. 1 and 2, 11 is a ceramic green sheet, 12 is an internal electrode layer formed on an uneven ceramic green sheet, and 13 is a laminated molding in which ceramic green sheets having an internal electrode layer are laminated and pressure-bonded. Body, 14 is a surface plate having an uneven surface for unevenly processing the ceramic green sheet 11, 11b is a surface plate 14
It is a ceramic green sheet that has been textured with.

【0028】まず、BaTiO3系セラミック誘電体の
セラミックグリーンシート11(図1(a)、図2
(a))を用意し、次にステンレス製定盤14の表面に
#400の研磨紙を用いたヘアライン加工(一方向研磨
加工であり、加工面は凹部・凸部共に縞状に連続してい
る)により縞状の凹凸加工を施したプレス金型を用いて
前記セラミックグリーンシート11を加圧成形した(図
1(b)、図2(b))。この時の加圧力は、500kg
/cm2であった。セラミックグリーンシート11bの凹
凸加工された表面にはPbペーストを印刷法により塗布
・乾燥し内部電極層12を形成した(図1(c)、図2
(c))。
First, a ceramic green sheet 11 of BaTiO 3 -based ceramic dielectric (see FIGS. 1A and 2).
(A)) is prepared, and then, a hairline process (one-way polishing process using a # 400 abrasive paper on the surface of the stainless steel surface plate 14 is performed, and the processed surface is continuous in stripes in both concave and convex portions). The ceramic green sheet 11 was pressure-molded by using a press die on which the striped concavo-convex pattern was formed by () (FIGS. 1B and 2B). The pressing force at this time is 500 kg
It was / cm 2 . Pb paste was applied and dried by a printing method on the uneven surface of the ceramic green sheet 11b to form the internal electrode layer 12 (FIGS. 1C and 2).
(C)).

【0029】次に、内部電極層12が交互に対向する端
子電極に接続されるようにセラミックグリーンシート1
1bを順次積み重ね、圧着して積層成形体13を得た
(図1(d)、図2(d))。得られた積層成形体13
は電気炉中で1300℃・2時間キープの条件で焼成を
行い、さらに焼成済素子の両端にガラスフリット入りA
gペーストを塗布・乾燥して端子電極を形成した上、8
50℃・10分キープの条件で端子電極の焼付けを行っ
て積層セラミックコンデンサの試料を作成した。
Next, the ceramic green sheet 1 is formed so that the internal electrode layers 12 are alternately connected to the opposing terminal electrodes.
1b were sequentially stacked and pressure-bonded to obtain a laminated molded body 13 (FIGS. 1D and 2D). Obtained laminated molded body 13
Was fired in an electric furnace at 1300 ° C for 2 hours, and glass frit was added to both ends of the fired element.
8 g paste is applied and dried to form terminal electrodes, and then 8
A terminal electrode was baked under the conditions of keeping at 50 ° C. for 10 minutes to prepare a sample of a laminated ceramic capacitor.

【0030】試料作成において、内部電極層の印刷時に
印刷条件を調整することにより、内部電極層の厚みの異
なる数種類の試料を用意した。各試料の内部電極層の平
均厚みは高精度の実測が困難なため、Pdペーストの印
刷塗膜の単位面積当り乾燥重量を代用評価値として用い
た。得られた各試料は、横河ヒューレットパッカード社
製LCRメータ・HP−4274Aを用いて1KHz・1
Vrmsにおける静電容量を測定した。また同社製イン
ピーダンスアナライザ・HP−4192Aを用いて等価
直列抵抗を測定した。電気特性の測定はいずれも試料数
20個とし、平均値ならびに最大値・最小値をデータと
してプロット結果を図7,図9に示す。なお、各図中に
は比較例として、凹凸加工を行わずに同様の方法で試作
した場合(従来工法A)の測定結果を従来例1としてそ
れぞれ示した。
In preparing the samples, several kinds of samples having different thicknesses of the internal electrode layers were prepared by adjusting the printing conditions when printing the internal electrode layers. Since it is difficult to measure the average thickness of the internal electrode layer of each sample with high accuracy, the dry weight per unit area of the printed coating film of the Pd paste was used as a substitute evaluation value. Each sample thus obtained was measured using a Yokogawa Hewlett-Packard LCR meter HP-4274A at 1 KHz.
The capacitance in Vrms was measured. Also, the equivalent series resistance was measured using an impedance analyzer HP-4192A manufactured by the same company. The electrical characteristics were measured with 20 samples in all cases, and the plot results are shown in FIGS. 7 and 9 with the average value and the maximum and minimum values as data. In addition, in each drawing, as a comparative example, a measurement result in the case where a trial production is performed by the same method without performing the concavo-convex processing (conventional method A) is shown as a conventional example 1.

【0031】(実施例2)図3は本発明の一実施例にお
ける積層セラミックコンデンサの製造方法の積層構造形
成方法を示す断面図である。図3において、11はセラ
ミックグリーンシート、12はセラミックグリーンシー
ト11の上に形成された内部電極層、13は内部電極層
を形成したセラミックグリーンシートを積層・圧着した
積層成形体、14は内部電極層12を凹凸加工するため
の凹凸面を持った定盤、12bは定盤14で凹凸加工さ
れた内部電極層である。
(Embodiment 2) FIG. 3 is a sectional view showing a laminated structure forming method of a method for manufacturing a laminated ceramic capacitor according to an embodiment of the present invention. In FIG. 3, 11 is a ceramic green sheet, 12 is an internal electrode layer formed on the ceramic green sheet 11, 13 is a laminated molded body obtained by laminating and pressure bonding ceramic green sheets having an internal electrode layer formed thereon, and 14 is an internal electrode. A surface plate having an uneven surface for unevenly processing the layer 12 and an internal electrode layer 12b having an uneven surface processed by the surface plate 14.

【0032】まず、BaTiO3系セラミック誘電体の
セラミックグリーンシート11(図3(a))を用意
し、この表面にPdペーストを印刷法により塗布・乾燥
して内部電極層12を形成した(図3(b))。次に、
ステンレス製定盤14の表面に、#400の研磨紙を用
いたヘアライン加工(一方向研磨加工であり、加工面は
凹部・凸部共に縞状に連続している)により縞状の凹凸
加工を施したプレス金型を用いて前記内部電極層12を
加圧成形した(図(c))。この時の加圧力は、500
kg/cm2であった。このようにして凹凸加工済内部電極
層を有するセラミックグリーンシートを得た後(図
(d))、内部電極層12が交互に対向する端子電極に
接続されるように順次積み重ね、圧着して積層成形体1
3を得た(図(e))。得られた積層成形体13は電気
炉中で1300℃・2時間キープの条件で焼成を行い、
さらに焼成済素子の両端にガラスフリット入りAgペー
ストを塗布・乾燥して端子電極を形成した上、850℃
・10分キープの条件で端子電極の焼付けを行って積層
セラミックコンデンサの試料を作成した。
First, a ceramic green sheet 11 (FIG. 3 (a)) of BaTiO 3 -based ceramic dielectric was prepared, and Pd paste was applied and dried on the surface by a printing method to form an internal electrode layer 12 (see FIG. 3 (b)). next,
The surface of the stainless steel surface plate 14 is subjected to a striped concavo-convex process by a hairline process using a # 400 abrasive paper (one-way polishing process, and the processed surface is continuous in a striped pattern with concave and convex portions). The internal electrode layer 12 was pressure-molded using the above-mentioned press die (FIG. (C)). The pressing force at this time is 500
It was kg / cm 2 . In this way, after obtaining the ceramic green sheet having the textured internal electrode layer (Fig. (D)), the internal electrode layers 12 are sequentially stacked so as to be alternately connected to the opposing terminal electrodes, and are pressed and laminated. Molded body 1
3 was obtained (Fig. (E)). The obtained laminated compact 13 is fired in an electric furnace under the conditions of 1300 ° C. and 2 hours of keeping,
Further, Ag paste containing glass frit is applied to both ends of the baked element and dried to form a terminal electrode, and then 850 ° C.
The terminal electrode was baked under the condition of keeping for 10 minutes to prepare a sample of the laminated ceramic capacitor.

【0033】試料作成において、内部電極層の印刷時に
印刷条件を調整することにより、内部電極層の厚みの異
なる数種類の試料を用意した。各試料の内部電極層の平
均厚みは高精度の実測が困難なため、Pdペーストの印
刷塗膜の単位面積当り乾燥重量を代用評価値として用い
た。得られた各試料は、横河ヒューレットパッカード社
製LCRメータ・HP−4274Aを用いて1KHz・1
Vrmsにおける静電容量を測定した。また同社製イン
ピーダンスアナライザ・HP−4192Aを用いて等価
直列抵抗を測定した。電気特性の測定はいずれも試料数
20個とし、平均値ならびに最大値・最小値をデータと
してプロットした結果を図7および図9に示す。なお、
各図中には比較例として、凹凸加工を行わずに同様の方
法で試作した場合(前記従来工法A)の測定結果を従来
例1としてそれぞれ示した。
In preparing the samples, several kinds of samples having different thicknesses of the internal electrode layers were prepared by adjusting the printing conditions when printing the internal electrode layers. Since it is difficult to measure the average thickness of the internal electrode layer of each sample with high accuracy, the dry weight per unit area of the printed coating film of the Pd paste was used as a substitute evaluation value. Each sample thus obtained was measured using a Yokogawa Hewlett-Packard LCR meter HP-4274A at 1 KHz.
The capacitance in Vrms was measured. Also, the equivalent series resistance was measured using an impedance analyzer HP-4192A manufactured by the same company. The electrical characteristics were measured using 20 samples, and the results obtained by plotting average values and maximum / minimum values as data are shown in FIGS. 7 and 9. In addition,
In each of the drawings, as a comparative example, the measurement result in the case of making a prototype by the same method without performing the concavo-convex machining (the conventional method A) is shown as a conventional example 1.

【0034】(実施例3)図4は本発明の一実施例にお
ける積層セラミックコンデンサの製造方法の積層構造形
成方法を示す断面図である。図4において、15は凹凸
加工が施されたベースフィルム、16はベースフィルム
15の上に形成された内部電極層、17は内部電極層1
6のさらに上から形成されたセラミック誘電体層、13
は内部電極層16を埋設したセラミック誘電体層17か
らなるセラミックグリーンシートを積層・圧着した積層
成形体である。
(Embodiment 3) FIG. 4 is a sectional view showing a laminated structure forming method of a method for manufacturing a laminated ceramic capacitor according to an embodiment of the present invention. In FIG. 4, reference numeral 15 is a base film having an uneven surface, 16 is an internal electrode layer formed on the base film 15, and 17 is an internal electrode layer 1.
6, a ceramic dielectric layer formed from above 6;
Is a laminated green body obtained by laminating and pressure-bonding ceramic green sheets each including a ceramic dielectric layer 17 in which the internal electrode layers 16 are embedded.

【0035】まず、内部電極形成やセラミック誘電体層
の形成の担体となるポリエチレンテレフタレート製のベ
ースフィルム15を用意し、表面に#400の研磨紙を
用いたヘアライン加工(一方向研磨加工であり、加工面
は凹部・凸部共に縞状に連続している)により縞状の凹
凸加工を施し(図4(a))、この表面にPdペースト
を印刷法により塗布・乾燥して内部電極層16を形成し
た(図4(b))。次に、BaTiO3系セラミック誘
電体のスラリー(泥漿)を用意し、内部電極層16を形
成したベースフィルム15上にドクターブレード法によ
り塗布・乾燥してセラミック誘電体層17を形成した
(図4(c))。
First, a base film 15 made of polyethylene terephthalate serving as a carrier for forming internal electrodes and forming a ceramic dielectric layer is prepared, and a hairline process (a unidirectional polishing process, using a # 400 polishing paper on the surface is prepared. The processed surface is striped in a continuous manner in both concave and convex portions (FIG. 4A), and the internal electrode layer 16 is formed by applying and drying Pd paste on the surface by a printing method. Was formed (FIG. 4 (b)). Next, a slurry (slurry) of BaTiO 3 -based ceramic dielectric was prepared, and was applied and dried on the base film 15 on which the internal electrode layer 16 was formed by the doctor blade method to form the ceramic dielectric layer 17 (FIG. 4). (C)).

【0036】このようにして内部電極層16を埋設した
セラミック誘電体層17からなるセラミックグリーンシ
ートを得た後、内部電極層16が交互に対向する端子電
極に接続されるように順次積み重ね、圧着して積層成形
体13を得た(図4(d))。
In this way, after obtaining a ceramic green sheet consisting of the ceramic dielectric layer 17 in which the internal electrode layers 16 are embedded, the internal electrode layers 16 are sequentially stacked and crimped so that they are alternately connected to the opposing terminal electrodes. Thus, a laminated molded body 13 was obtained (FIG. 4 (d)).

【0037】得られた積層成形体13は電気炉中で13
00℃・2時間キープの条件で焼成を行い、さらに焼成
済素子の両端にガラスフリット入りAgペーストを塗布
・乾燥して端子電極を形成した上、850℃・10分キ
ープの条件で端子電極の焼付けを行って積層セラミック
コンデンサの試料を作成した。
The obtained laminated molded body 13 was placed in an electric furnace 13
Firing is performed under the conditions of keeping at 00 ° C for 2 hours, and further, Ag paste containing glass frit is applied to both ends of the fired element and dried to form a terminal electrode, and then the terminal electrode is kept under the condition of keeping at 850 ° C for 10 minutes. A sample of a laminated ceramic capacitor was prepared by baking.

【0038】試料作成において、内部電極層の印刷時に
印刷条件を調整することにより、内部電極層の厚みの異
なる数種類の試料を用意した。各試料の内部電極層の平
均厚みは高精度の実測が困難なため、Pdペーストの印
刷塗膜の単位面積当り乾燥重量を代用評価値として用い
た。得られた各試料は、横河ヒューレットパッカード社
製LCRメータ・HP−4274Aを用いて1KHz・1
Vrmsにおける静電容量を測定した。また同社製イン
ピーダンスアナライザ・HP−4192Aを用いて等価
直列抵抗を測定した。電気特性の測定はいずれも試料数
20個とし、平均値ならびに最大値・最小値をデータと
してプロットした結果を図8および図10にプロットし
た。なお、各図中には比較例として、凹凸加工を行わず
に同様の方法で試作した場合(前記従来工法B)の測定
結果を従来例2としてそれぞれ示した。
In preparing the samples, several kinds of samples having different thicknesses of the internal electrode layers were prepared by adjusting the printing conditions when printing the internal electrode layers. Since it is difficult to measure the average thickness of the internal electrode layer of each sample with high accuracy, the dry weight per unit area of the printed coating film of the Pd paste was used as a substitute evaluation value. Each sample thus obtained was measured using a Yokogawa Hewlett-Packard LCR meter HP-4274A at 1 KHz.
The capacitance in Vrms was measured. Also, the equivalent series resistance was measured using an impedance analyzer HP-4192A manufactured by the same company. The electrical characteristics were measured using 20 samples, and the results of plotting the average value and the maximum / minimum values as data were plotted in FIGS. 8 and 10. In addition, in each drawing, as a comparative example, a measurement result in the case where a trial production is performed by the same method without performing the concavo-convex processing (the conventional method B) is shown as a conventional example 2.

【0039】(実施例4)図5は本発明の一実施例にお
ける積層セラミックコンデンサの製造方法の積層構造形
成方法の概略断面図である。図5において、18は平滑
な表面を有するベースフィルム、16はベースフィルム
18の上に形成された内部電極層、14は内部電極層1
6を凹凸加工するための凹凸面を持った定盤、16bは
この定盤14で凹凸加工された内部電極層、17は内部
電極層16bのさらに上から形成されたセラミック誘電
体層、13は内部電極層16bを埋設したセラミック誘
電体層17からなるセラミックグリーンシートを積層・
圧着した積層成形体である。
(Embodiment 4) FIG. 5 is a schematic sectional view of a laminated structure forming method of a method for manufacturing a laminated ceramic capacitor according to an embodiment of the present invention. In FIG. 5, 18 is a base film having a smooth surface, 16 is an internal electrode layer formed on the base film 18, and 14 is an internal electrode layer 1.
A surface plate having an uneven surface for processing 6 unevenly, 16b is an internal electrode layer processed by the surface plate 14 to be uneven, 17 is a ceramic dielectric layer formed further on the internal electrode layer 16b, and 13 is A ceramic green sheet composed of a ceramic dielectric layer 17 in which the internal electrode layers 16b are embedded is laminated.
It is a pressure-sensitive laminated molded body.

【0040】まず、内部電極形成やセラミック誘電体層
の形成の担体となるポリエチレンテレフタレート製のベ
ースフィルム18を用意し、この表面にPdペーストを
印刷法により塗布・乾燥して内部電極層16を形成した
(図5(a))。
First, a base film 18 made of polyethylene terephthalate serving as a carrier for forming internal electrodes and forming a ceramic dielectric layer is prepared, and Pd paste is applied and dried on the surface by a printing method to form the internal electrode layer 16. (FIG. 5A).

【0041】次に、ステンレス製定盤の表面に#400
の研磨紙を用いたヘアライン加工(一方向研磨加工であ
り、加工面は凹部・凸部共に縞状に連続している)によ
り縞状の凹凸加工を施したプレス金型を用いて前記内部
電極層16を加圧成形した(図5(b))。この時の加
圧力は、500kg/cm2であった。さらに、BaTiO3
系セラミック誘電体のスラリー(泥漿)を用意し、凹凸
加工した内部電極層16bを持つベースフィルム18
(図5(c))上にドクターブレード法により塗布・乾
燥してセラミック誘電体層17を形成した(図5
(d))。
Next, # 400 is applied to the surface of the stainless steel surface plate.
The internal electrode is formed by using a press die that has been subjected to striped concavo-convex processing by hairline processing (one-way polishing processing and the processed surface is continuous in both concave and convex portions) The layer 16 was pressure-molded (FIG. 5 (b)). The applied pressure at this time was 500 kg / cm 2 . In addition, BaTiO 3
A base film 18 having a slurry (slurry) of a ceramic-based ceramic dielectric material and having an internal electrode layer 16b having an uneven surface
A ceramic dielectric layer 17 was formed by applying and drying the same on the surface of FIG. 5C by the doctor blade method (FIG. 5C).
(D)).

【0042】このようにして内部電極層16を埋設した
セラミック誘電体層17からなるセラミックグリーンシ
ートを得た後、内部電極層16bが交互に対向する端子
電極に接続されるように順次積み重ね、圧着して積層成
形体13を得た(図5(e))。得られた積層成形体1
3は電気炉中で1300℃・2時間キープの条件で焼成
を行い、さらに焼成済素子の両端にガラスフリット入り
Agペーストを塗布・乾燥して端子電極を形成した上、
850℃・10分キープの条件で端子電極の焼付けを行
って積層セラミックコンデンサの試料を作成した。
In this way, after obtaining the ceramic green sheet consisting of the ceramic dielectric layer 17 in which the internal electrode layers 16 are embedded, the internal electrode layers 16b are sequentially stacked so as to be connected to the terminal electrodes which are alternately opposed, and pressure-bonded. Thus, a laminated molded body 13 was obtained (FIG. 5 (e)). Obtained laminated molded body 1
No. 3 was fired in an electric furnace under the conditions of 1300 ° C. for 2 hours, and the Ag paste containing glass frit was applied to both ends of the fired element and dried to form a terminal electrode.
A terminal electrode was baked under the conditions of 850 ° C. and 10 minutes keeping to prepare a sample of a laminated ceramic capacitor.

【0043】試料作成において、内部電極層の印刷時に
印刷条件を調整することにより、内部電極層の厚みの異
なる数種類の試料を用意した。各試料の内部電極層の平
均厚みは高精度の実測が困難なため、Pdペーストの印
刷塗膜の単位面積当り乾燥重量を代用評価値として用い
た。得られた各試料は、横河ヒューレットパッカード社
製LCRメータ・HP−4274Aを用いて1KHz・1
Vrmsにおける静電容量を測定した。また同社製イン
ピーダンスアナライザ・HP−4192Aを用いて等価
直列抵抗を測定した。電気特性の測定はいずれも試料数
20個とし、平均値ならびに最大値・最小値をデータと
してプロットした結果を図8および図10に示す。な
お、各図中には比較例として、凹凸加工を行わずに同様
の方法で試作した場合(前記従来工法B)の測定結果を
従来例2としてそれぞれ示した。
In preparing the samples, several kinds of samples having different thicknesses of the internal electrode layers were prepared by adjusting the printing conditions when printing the internal electrode layers. Since it is difficult to measure the average thickness of the internal electrode layer of each sample with high accuracy, the dry weight per unit area of the printed coating film of the Pd paste was used as a substitute evaluation value. Each sample thus obtained was measured using a Yokogawa Hewlett-Packard LCR meter HP-4274A at 1 KHz.
The capacitance in Vrms was measured. Also, the equivalent series resistance was measured using an impedance analyzer HP-4192A manufactured by the same company. The electrical characteristics were measured using 20 samples, and the results obtained by plotting average values and maximum / minimum values as data are shown in FIGS. 8 and 10. In addition, in each drawing, as a comparative example, a measurement result in the case where a trial production is performed by the same method without performing the concavo-convex processing (the conventional method B) is shown as a conventional example 2.

【0044】図7〜図10から判るように本実施例によ
れば、金属ペーストの塗布等の方法により内部電極層を
形成する際の下地となるセラミックグリーンシートやベ
ースフィルム等の担体の表面を凹凸加工することによ
り、あるいは、内部電極層そのものを凹凸加工すること
により、内部電極層に縞状または網目状に厚みの厚い部
分ができる。この厚みの厚い部分は積層成形体の焼成後
も焼成収縮による空隙が生じにくいので、アイランドが
生成し難くなる。
As can be seen from FIGS. 7 to 10, according to this embodiment, the surface of a carrier such as a ceramic green sheet or a base film, which is a base for forming internal electrode layers by a method such as coating a metal paste, is used. By making unevenness, or by making unevenness in the internal electrode layer itself, a thick portion such as a stripe or a mesh is formed in the internal electrode layer. In the thick portion, voids are less likely to occur due to firing shrinkage even after firing of the laminated molded body, so that islands are less likely to be generated.

【0045】図6に本実施例において内部電極層の厚み
を薄くした場合の積層セラミックコンデンサの焼成後の
内部電極層の様子を微視的に表わした拡大模式図を示し
た。ここで19は、焼成前の内部電極層の厚みの厚い部
分の位置(セラミックグリーンシートやベースフィルム
などの担体の表面の凹凸加工による凹部位置、あるいは
内部電極層の凹凸加工による凸部位置に対応する)であ
る。前記図15の場合と比べると、焼成収縮による空隙
部分の広がる方向が縞状に連続する内部電極層の厚みの
厚い部分により制限を受け、総面積はほぼ等しいものの
広範囲にわたるアイランドが生成し難くなることが容易
に推測できる。従って、静電容量の低下とばらつきの増
大、等価直列抵抗の増大といった不良の発生を抑えるこ
ととなる。
FIG. 6 is an enlarged schematic view microscopically showing the state of the internal electrode layers after firing of the laminated ceramic capacitor in the case where the thickness of the internal electrode layers is reduced in this embodiment. Here, 19 corresponds to a position of a thick portion of the internal electrode layer before firing (a concave position due to uneven processing of the surface of a carrier such as a ceramic green sheet or a base film, or a convex position due to uneven processing of the internal electrode layer). Yes). Compared to the case of FIG. 15, the direction in which the void portion spreads due to firing shrinkage is limited by the thick portion of the internal electrode layer that is continuous in a striped pattern, and although the total area is almost the same, it is difficult to form a wide area island. It is easy to guess. Therefore, it is possible to suppress the occurrence of defects such as a decrease in capacitance, an increase in variation, and an increase in equivalent series resistance.

【0046】アイランドの生成は確率的に起こるため全
く生じないとは言えないが、たとえ空隙部分が広がりア
イランドが生じ始めたとしても、本実施例の場合内部電
極層の厚みの厚い部分の連続する方向に直交する方向は
電気的連続性が低下するものの、平行な方向については
電気的連続性は維持され易い。従って、特に縞状の凹凸
加工については、縞の方向を内部電極と端子電極との接
続方向とできるだけ一致させておくことにより静電容量
の低下その他の不良の防止効果はより高められる。逆
に、直交する場合にはかえって静電容量の低下その他の
不良を悪化させることとなる。
It can be said that the generation of islands does not occur at all because it occurs stochastically, but even if the void portion spreads and islands begin to occur, in the present embodiment, the thick portion of the internal electrode layer continues. The electrical continuity decreases in the direction orthogonal to the direction, but the electrical continuity is easily maintained in the parallel direction. Therefore, particularly in the case of striped concavo-convex processing, the effect of preventing a decrease in capacitance and other defects can be further enhanced by making the direction of the strips as close as possible to the connecting direction of the internal electrodes and the terminal electrodes. On the contrary, when they are orthogonal to each other, the deterioration of capacitance and other defects are worsened.

【0047】なお、以上で説明したようにアイランドは
確率的に生成するものであり、本発明はこの確率を下げ
る効果を得るものであるため、内部電極層の厚みの厚い
部分が縞状または網目状に連続することが本発明の要件
ではあるが、前記厚みの厚い部分の全てがそれぞれ内部
電極層の縁端まで必ずしも連続している必要はなく、内
部電極層全体として少なくとも接続方向に対して連続性
が高くなっていれば良い。
As described above, islands are generated stochastically, and the present invention has the effect of reducing this probability. Therefore, the thick portion of the internal electrode layer has a striped pattern or a mesh pattern. Although it is a requirement of the present invention that all of the thick portions are not necessarily continuous to the edge of the internal electrode layer, the internal electrode layer as a whole is at least connected to the connection direction. It is enough if the continuity is high.

【0048】[0048]

【発明の効果】以上のように本発明の積層セラミックコ
ンデンサの製造方法は、金属ペーストの塗布等の方法に
より内部電極層を形成する際の下地となるセラミックグ
リーンシートやベースフィルム等の担体の表面を凹凸加
工することにより、あるいは、内部電極層そのものを凹
凸加工することにより、内部電極層に縞状または網目状
に厚みの厚い部分ができ、この厚みの厚い部分は積層成
形体の焼成後も焼成収縮による空隙が生じにくいので、
アイランドが生成し難くなる。従って、静電容量の低下
とばらつきの増大、等価直列抵抗の増大といった不良の
発生を抑えることとなり、その実用的効果は大なるもの
がある。
As described above, according to the method for manufacturing a laminated ceramic capacitor of the present invention, the surface of a carrier such as a ceramic green sheet or a base film, which is a base for forming internal electrode layers by a method such as coating a metal paste, is used. By roughening the surface of the internal electrode layer itself or by roughening the internal electrode layer itself, thick portions are formed in the internal electrode layer in a stripe shape or a mesh shape. Since voids are less likely to occur due to firing shrinkage,
It becomes difficult to create islands. Therefore, it is possible to suppress the occurrence of defects such as a decrease in capacitance, an increase in variation, and an increase in equivalent series resistance, and the practical effect is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(d)は本発明の実施例1における積
層セラミックコンデンサの製造方法の積層構造形成方法
を示す断面図
1A to 1D are cross-sectional views showing a laminated structure forming method of a method for manufacturing a laminated ceramic capacitor according to a first embodiment of the present invention.

【図2】(a)〜(d)は本発明の実施例1における積
層セラミックコンデンサの製造方法の積層構造形成方法
を示す斜視図
2A to 2D are perspective views showing a laminated structure forming method of a method for manufacturing a laminated ceramic capacitor according to Embodiment 1 of the present invention.

【図3】(a)〜(e)は本発明の実施例2における積
層セラミックコンデンサの製造方法の積層構造形成方法
を示す概略断面図
3A to 3E are schematic cross-sectional views showing a laminated structure forming method of a method for manufacturing a laminated ceramic capacitor according to a second embodiment of the present invention.

【図4】(a)〜(d)は本発明の実施例3における積
層セラミックコンデンサの製造方法の積層構造形成方法
を示す概略断面図
4A to 4D are schematic cross-sectional views showing a laminated structure forming method of a method for manufacturing a laminated ceramic capacitor according to a third embodiment of the present invention.

【図5】(a)〜(e)は本発明の実施例4における積
層セラミックコンデンサの製造方法の積層構造形成方法
を示す概略断面図
5 (a) to (e) are schematic cross-sectional views showing a laminated structure forming method of a method for manufacturing a laminated ceramic capacitor according to Example 4 of the present invention.

【図6】本実施例において内部電極層の厚みを薄くした
場合の積層セラミックコンデンサの焼成後の内部電極層
の様子を微視的に表わした拡大模式図
FIG. 6 is an enlarged schematic diagram microscopically showing a state of the internal electrode layer after firing of the multilayer ceramic capacitor when the thickness of the internal electrode layer is thin in the present example.

【図7】本発明の実施例1および2ならびに従来工法A
における静電容量に対するPdペースト塗膜乾燥重量の
関係を示す特性図
FIG. 7: Examples 1 and 2 of the present invention and conventional method A
Chart showing the relationship between the Pd paste coating film dry weight and the electrostatic capacitance

【図8】本発明の実施例3および4ならびに従来工法B
における静電容量に対するPdペースト塗膜乾燥重量の
関係を示す特性図
FIG. 8: Examples 3 and 4 of the present invention and conventional method B
Chart showing the relationship between the Pd paste coating film dry weight and the electrostatic capacitance

【図9】本発明の実施例1および2ならびに従来工法A
における等価直列抵抗に対するPdペースト塗膜乾燥重
量の関係を示す特性図
FIG. 9: Examples 1 and 2 of the present invention and conventional method A
Chart showing the relationship between the dry weight of Pd paste coating film and the equivalent series resistance in

【図10】本発明の実施例3および4ならびに従来工法
Aにおける等価直列抵抗に対するPdペースト塗膜乾燥
重量の関係を示す特性図
10 is a characteristic diagram showing the relationship between the equivalent series resistance and the dry weight of the Pd paste coating film in Examples 3 and 4 of the present invention and conventional method A. FIG.

【図11】(a)〜(c)は従来工法Aにおける積層セ
ラミックコンデンサの製造方法の積層構造形成方法を示
す断面図
11A to 11C are cross-sectional views showing a laminated structure forming method of a method of manufacturing a laminated ceramic capacitor according to Conventional Method A.

【図12】(a)〜(c)は従来工法Aにおける積層セ
ラミックコンデンサの製造方法の積層構造形成方法を示
す斜視図
12A to 12C are perspective views showing a laminated structure forming method of a method for manufacturing a laminated ceramic capacitor according to a conventional method A.

【図13】(a)〜(c)は従来工法Bにおける積層セ
ラミックコンデンサの製造方法の積層構造形成方法を示
す断面図
13A to 13C are cross-sectional views showing a method for forming a laminated structure in a method for manufacturing a laminated ceramic capacitor according to a conventional method B.

【図14】一般的な積層セラミックコンデンサの焼成後
の内部電極層の様子を微視的に表わした拡大模式図
FIG. 14 is an enlarged schematic view microscopically showing a state of internal electrode layers after firing of a general monolithic ceramic capacitor.

【図15】内部電極層の厚みを薄くし過ぎた場合の積層
セラミックコンデンサの焼成後の内部電極層の様子を微
視的に表わした拡大模式図
FIG. 15 is an enlarged schematic view microscopically showing the state of the internal electrode layer after firing of the multilayer ceramic capacitor when the thickness of the internal electrode layer is too thin.

【符号の説明】[Explanation of symbols]

11,11b セラミックグリーンシート 12,12b,16,16b 内部電極層 13 積層成形体 14 定盤 15,18 ベースフィルム 17 セラミック誘電体層 11, 11b Ceramic green sheet 12, 12b, 16, 16b Internal electrode layer 13 Laminated body 14 Surface plate 15, 18 Base film 17 Ceramic dielectric layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】セラミックグリーンシートの上に内部電極
層を形成するとともに、内部電極層を形成したセラミッ
クグリーンシートを内部電極層が交互に対向する端子電
極に接続されるように積層し圧着して積層成形体を得る
工程を有し、前記内部電極層を形成する際に、セラミッ
クグリーンシートの表面に連続する縞状または網目状の
凹凸加工を施した後、金属ペーストを塗布して内部電極
層を形成することを特徴とする積層セラミックコンデン
サの製造方法。
1. An internal electrode layer is formed on a ceramic green sheet, and the ceramic green sheet on which the internal electrode layer is formed is laminated and crimped so that the internal electrode layers are connected to terminal electrodes which are alternately opposed to each other. A step of obtaining a laminated molded body, and when forming the internal electrode layer, after subjecting the surface of the ceramic green sheet to a continuous striped or mesh-shaped concavo-convex process, applying a metal paste to the internal electrode layer A method for manufacturing a monolithic ceramic capacitor, comprising:
【請求項2】セラミックグリーンシートの上に内部電極
層を形成するとともに、内部電極層を形成したセラミッ
クグリーンシートを内部電極層が交互に対向する端子電
極に接続されるように積層し圧着して積層成形体を得る
工程を有し、金属ペーストを塗布し内部電極層を形成し
た後、内部電極層の表面に連続する縞状または網目状の
凹凸加工を施すことを特徴とする積層セラミックコンデ
ンサの製造方法。
2. An internal electrode layer is formed on a ceramic green sheet, and the ceramic green sheet on which the internal electrode layer is formed is laminated and pressure-bonded so that the internal electrode layers are alternately connected to terminal electrodes facing each other. A multilayer ceramic capacitor having a step of obtaining a multilayer molded body, which comprises applying a metal paste to form an internal electrode layer, and then subjecting the surface of the internal electrode layer to continuous striped or mesh-shaped uneven processing. Production method.
【請求項3】あらかじめベースフィルム等の担体上に内
部電極層を形成した後その上にセラミックグリーンシー
ト層を形成することにより内部電極層を埋設したセラミ
ックグリーンシートを形成する工程と、前記セラミック
グリーンシートを内部電極層が交互に対向する端子電極
に接続されるように積層し圧着して積層成形体を得る工
程とを有し、表面に連続する縞状または網目状の凹凸加
工を施したベースフィルム等の担体を用いることを特徴
とする積層セラミックコンデンサの製造方法。
3. A step of forming a ceramic green sheet in which an internal electrode layer is embedded by forming an internal electrode layer on a carrier such as a base film in advance and then forming a ceramic green sheet layer thereon, and the ceramic green sheet. A step of stacking sheets so that the internal electrode layers are alternately connected to terminal electrodes which are alternately opposed to each other and press-bonding to obtain a laminated molded body, and a base having a continuous striped or mesh-shaped concavo-convex process on the surface A method for manufacturing a monolithic ceramic capacitor, which comprises using a carrier such as a film.
【請求項4】あらかじめベースフィルム等の担体上に内
部電極層を形成した後その上にセラミックグリーンシー
ト層を形成することにより内部電極層を埋設したセラミ
ックグリーンシートを形成する工程と、前記セラミック
グリーンシートを内部電極層が交互に対向する端子電極
に接続されるように積層し圧着して積層成形体を得る工
程とを有し、ベースフィルム等の担体上に内部電極層を
形成した後、内部電極層の表面に連続する縞状または網
目状の凹凸加工を施すことを特徴とする積層セラミック
コンデンサの製造方法。
4. A step of forming a ceramic green sheet in which an internal electrode layer is embedded by forming an internal electrode layer on a carrier such as a base film in advance and then forming a ceramic green sheet layer thereon, and the ceramic green sheet. Stacking the sheets so that the internal electrode layers are alternately connected to the opposing terminal electrodes and press-bonding to obtain a laminated molded body, and after forming the internal electrode layers on a carrier such as a base film, A method for manufacturing a monolithic ceramic capacitor, which comprises subjecting a surface of an electrode layer to continuous striped or mesh-shaped uneven processing.
JP33652991A 1991-12-19 1991-12-19 Manufacture of laminated ceramic capacitor Pending JPH05166667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33652991A JPH05166667A (en) 1991-12-19 1991-12-19 Manufacture of laminated ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33652991A JPH05166667A (en) 1991-12-19 1991-12-19 Manufacture of laminated ceramic capacitor

Publications (1)

Publication Number Publication Date
JPH05166667A true JPH05166667A (en) 1993-07-02

Family

ID=18300078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33652991A Pending JPH05166667A (en) 1991-12-19 1991-12-19 Manufacture of laminated ceramic capacitor

Country Status (1)

Country Link
JP (1) JPH05166667A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110673A (en) * 1999-10-14 2001-04-20 Taiyo Yuden Co Ltd Lamianted ceramic capacitor and method of manufacturing the same
KR100916475B1 (en) * 2007-11-07 2009-09-08 삼성전기주식회사 Multi-layer ceramic capacitor and method of manufacturing the same
JP2013514672A (en) * 2009-12-16 2013-04-25 アプリコット マテリアルズ テクノロジーズ,エル.エル.シー. Capacitor including a three-dimensional electrode having a large surface area and manufacturing method
JP2013211357A (en) * 2012-03-30 2013-10-10 Taiyo Yuden Co Ltd Multilayered ceramic capacitor
US8885322B2 (en) 2010-10-12 2014-11-11 Apricot Materials Technologies, LLC Ceramic capacitor and methods of manufacture
JP2015126008A (en) * 2013-12-25 2015-07-06 京セラ株式会社 Laminated electronic component and manufacturing method thereof
JP2017175001A (en) * 2016-03-24 2017-09-28 京セラ株式会社 Multilayer electronic component
US11881357B2 (en) 2021-12-22 2024-01-23 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110673A (en) * 1999-10-14 2001-04-20 Taiyo Yuden Co Ltd Lamianted ceramic capacitor and method of manufacturing the same
KR100916475B1 (en) * 2007-11-07 2009-09-08 삼성전기주식회사 Multi-layer ceramic capacitor and method of manufacturing the same
JP2013514672A (en) * 2009-12-16 2013-04-25 アプリコット マテリアルズ テクノロジーズ,エル.エル.シー. Capacitor including a three-dimensional electrode having a large surface area and manufacturing method
US9343231B2 (en) 2009-12-16 2016-05-17 Liang Chai Methods for manufacture a capacitor with three-dimensional high surface area electrodes
US8885322B2 (en) 2010-10-12 2014-11-11 Apricot Materials Technologies, LLC Ceramic capacitor and methods of manufacture
US10037849B2 (en) 2010-10-12 2018-07-31 Apricot Materials Technologies, LLC Ceramic capacitor and methods of manufacture
JP2013211357A (en) * 2012-03-30 2013-10-10 Taiyo Yuden Co Ltd Multilayered ceramic capacitor
JP2015126008A (en) * 2013-12-25 2015-07-06 京セラ株式会社 Laminated electronic component and manufacturing method thereof
JP2017175001A (en) * 2016-03-24 2017-09-28 京セラ株式会社 Multilayer electronic component
US11881357B2 (en) 2021-12-22 2024-01-23 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Similar Documents

Publication Publication Date Title
TWI270092B (en) Stack capacitor and the manufacturing method thereof
KR100415790B1 (en) Multi layer ceramic capacitor
CN103854858A (en) Multilayered ceramic capacitor and board for mounting the same
JP4428852B2 (en) Multilayer electronic component and manufacturing method thereof
JP4573956B2 (en) Multilayer electronic component and manufacturing method thereof
JP2003022930A (en) Laminated ceramic capacitor
JPH05166667A (en) Manufacture of laminated ceramic capacitor
JP4688326B2 (en) Ceramic laminate and manufacturing method thereof
JP3306814B2 (en) Manufacturing method of multilayer ceramic electronic component
JPH09190947A (en) Laminated ceramic electronic component
JP2779896B2 (en) Manufacturing method of laminated electronic components
JP2000243650A (en) Multilayer ceramic capacitor and its manufacture
JP4591151B2 (en) Method for forming internal electrode pattern and method for producing multilayer ceramic electronic component using the same
JP2003045740A (en) Laminated electronic component
JP4696410B2 (en) Manufacturing method of multilayer ceramic electronic component
JP3292436B2 (en) Multilayer capacitors
JP4702972B2 (en) Multilayer electronic component and manufacturing method thereof
JP4412837B2 (en) Multilayer electronic component and manufacturing method thereof
JP2002231570A (en) Multilayer electronic component and its manufacturing method
JP2004095687A (en) Laminated ceramic capacitor and its manufacturing method
JP3496184B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2000260655A (en) Laminated ceramic capacitor and its manufacturing method
JP3523548B2 (en) Multilayer electronic component and manufacturing method thereof
JPH08316093A (en) Laminated ceramic electronic component manufacturing method
JPH09129482A (en) Manufacture of laminated ceramic capacitor