JPH05165985A - 高速被制御最小／最大回路 - Google Patents
高速被制御最小／最大回路Info
- Publication number
- JPH05165985A JPH05165985A JP3333613A JP33361391A JPH05165985A JP H05165985 A JPH05165985 A JP H05165985A JP 3333613 A JP3333613 A JP 3333613A JP 33361391 A JP33361391 A JP 33361391A JP H05165985 A JPH05165985 A JP H05165985A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- maximum
- minimum
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 最小値回路（ＭＩＮ）と、最大値回路（ＭＡ
Ｘ）とを切り換えスイッチ（Ｓ11，Ｓ12，Ｓ21，Ｓ22）
によって切り換えて最小値回路または最大値回路を選択
する高速被制御最小／最大回路において、最小値回路選
択時は最大値回路のフローティングバイポーラトランジ
スタＱ22のベースを低電圧に、最大値回路選択時は最小
値回路のフローティングバイポーラトランジスタＱ11の
ベースを電源電圧に接続するチャージダウン回路（１
１）およびチャージアップ回路（１２）を設けた高速被
制御最小／最大回路。 【効果】 フローティングトランジスタをスイッチによ
りＧＮＤまたは電源電圧ＶCCに短絡させることでフロー
ティングトランジスタの電荷を急速に充放電し回路遅延
を改善することができる。フローティングトランジスタ
のベース電位を固定にすることで誤動作を防止すること
ができる。
Ｘ）とを切り換えスイッチ（Ｓ11，Ｓ12，Ｓ21，Ｓ22）
によって切り換えて最小値回路または最大値回路を選択
する高速被制御最小／最大回路において、最小値回路選
択時は最大値回路のフローティングバイポーラトランジ
スタＱ22のベースを低電圧に、最大値回路選択時は最小
値回路のフローティングバイポーラトランジスタＱ11の
ベースを電源電圧に接続するチャージダウン回路（１
１）およびチャージアップ回路（１２）を設けた高速被
制御最小／最大回路。 【効果】 フローティングトランジスタをスイッチによ
りＧＮＤまたは電源電圧ＶCCに短絡させることでフロー
ティングトランジスタの電荷を急速に充放電し回路遅延
を改善することができる。フローティングトランジスタ
のベース電位を固定にすることで誤動作を防止すること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、入力信号の最小値、最
大値などのファジィ演算を行う高速被制御最小／最大回
路に関する。
大値などのファジィ演算を行う高速被制御最小／最大回
路に関する。
【０００２】
【従来の技術】ファジィ推論を行う場合に、メンバーシ
ップ関数およびファジィルールに基づいて最小値演算お
よび最大値演算が行われる。この演算をアナログ的に行
うものとして、被制御最小／最大回路(controlled Mini
mum/Maximum circuit)がある。図５に示す回路がその例
であり、スイッチＳ11およびＳ12を挿入し、切り換える
ことで最小値（ＭＩＮ）演算、最大値（ＭＡＸ）演算の
選択ができるようにしている。図中Ｉ1 ，Ｉ2 は定電流
源を示す。同図において、スイッチＳ11，Ｓ12，Ｓ21，
Ｓ22を全て“１”側にすると最小値演算部ＭＩＮは
Ｖ1 ，Ｖ2 を入力とする最小値回路として働き、最大値
演算部ＭＡＸのトランジスタＱ21はコンペンセータ（Ｖ
BE電圧降下の補償器）としての役割を果たす。このとき
トランジスタＱ22はフローティングの状態になってい
る。またスイッチＳ11，Ｓ12，Ｓ21，Ｓ22を全て“２”
側にすると最大値演算部ＭＡＸはＶ1 ，Ｖ2 を入力とす
る最大値回路として働き、最小値演算部ＭＩＮのトラン
ジスタＱ12はコンペンセータとしての役割を果たす。こ
のときトランジスタＱ11はフローティングの状態になっ
ている。
ップ関数およびファジィルールに基づいて最小値演算お
よび最大値演算が行われる。この演算をアナログ的に行
うものとして、被制御最小／最大回路(controlled Mini
mum/Maximum circuit)がある。図５に示す回路がその例
であり、スイッチＳ11およびＳ12を挿入し、切り換える
ことで最小値（ＭＩＮ）演算、最大値（ＭＡＸ）演算の
選択ができるようにしている。図中Ｉ1 ，Ｉ2 は定電流
源を示す。同図において、スイッチＳ11，Ｓ12，Ｓ21，
Ｓ22を全て“１”側にすると最小値演算部ＭＩＮは
Ｖ1 ，Ｖ2 を入力とする最小値回路として働き、最大値
演算部ＭＡＸのトランジスタＱ21はコンペンセータ（Ｖ
BE電圧降下の補償器）としての役割を果たす。このとき
トランジスタＱ22はフローティングの状態になってい
る。またスイッチＳ11，Ｓ12，Ｓ21，Ｓ22を全て“２”
側にすると最大値演算部ＭＡＸはＶ1 ，Ｖ2 を入力とす
る最大値回路として働き、最小値演算部ＭＩＮのトラン
ジスタＱ12はコンペンセータとしての役割を果たす。こ
のときトランジスタＱ11はフローティングの状態になっ
ている。
【０００３】このように、スイッチＳ11，Ｓ12，Ｓ21，
Ｓ22を“１”側にすると出力Ｖout ＝Ｖ1 ∧Ｖ2 （Ｍｉ
ｎ演算値）が、“２”側にすると出力Ｖout ＝Ｖ1 ∨Ｖ
2 （Ｍａｘ演算値）が出力される。
Ｓ22を“１”側にすると出力Ｖout ＝Ｖ1 ∧Ｖ2 （Ｍｉ
ｎ演算値）が、“２”側にすると出力Ｖout ＝Ｖ1 ∨Ｖ
2 （Ｍａｘ演算値）が出力される。
【０００４】
【発明が解決しようとする課題】最小値演算を行う場合
はトランジスタＱ22が、最大値演算を行う場合にはトラ
ンジスタＱ11がフローティング状態であるが、このフロ
ーティング状態のバイポーラトランジスタに接合容量が
存在し、充放電に時間が掛かっているので回路遅延を生
じていた。また、フローティングバイポーラトランジス
タのベース電位が固定されないため、誤動作を起こす可
能性もある。
はトランジスタＱ22が、最大値演算を行う場合にはトラ
ンジスタＱ11がフローティング状態であるが、このフロ
ーティング状態のバイポーラトランジスタに接合容量が
存在し、充放電に時間が掛かっているので回路遅延を生
じていた。また、フローティングバイポーラトランジス
タのベース電位が固定されないため、誤動作を起こす可
能性もある。
【０００５】そこで本発明が解決すべき課題は、フロー
ティング状態のトランジスタの電荷に起因する回路遅延
を改善することである。
ティング状態のトランジスタの電荷に起因する回路遅延
を改善することである。
【０００６】
【課題を解決するための手段】この課題を解決するた
め、本発明の高速被制御最小／最大回路は、複数のＰＮ
Ｐバイポーラトランジスタのエミッタおよびコレクタど
うしを互いに接続して各ベースに印加された入力信号の
最小値を共通エミッタ端子から取り出す最小値回路と、
複数のＮＰＮバイポーラトランジスタのエミッタおよび
コレクタどうしを互いに接続して各ベースに印加された
入力信号の最大値を共通エミッタ端子から取り出す最大
値回路とを切り換えスイッチによって切り換えて最小値
回路または最大値回路を選択する高速被制御最小／最大
回路において、最小値回路選択時は最大値回路のフロー
ティングバイポーラトランジスタのベースを低電圧（Ｇ
ＮＤ）に、最大値回路選択時は最小値回路のフローティ
ングバイポーラトランジスタのベースを電源電圧
（ＶCC）に接続するチャージダウン回路およびチャージ
アップ回路を設けたことを特徴とする。
め、本発明の高速被制御最小／最大回路は、複数のＰＮ
Ｐバイポーラトランジスタのエミッタおよびコレクタど
うしを互いに接続して各ベースに印加された入力信号の
最小値を共通エミッタ端子から取り出す最小値回路と、
複数のＮＰＮバイポーラトランジスタのエミッタおよび
コレクタどうしを互いに接続して各ベースに印加された
入力信号の最大値を共通エミッタ端子から取り出す最大
値回路とを切り換えスイッチによって切り換えて最小値
回路または最大値回路を選択する高速被制御最小／最大
回路において、最小値回路選択時は最大値回路のフロー
ティングバイポーラトランジスタのベースを低電圧（Ｇ
ＮＤ）に、最大値回路選択時は最小値回路のフローティ
ングバイポーラトランジスタのベースを電源電圧
（ＶCC）に接続するチャージダウン回路およびチャージ
アップ回路を設けたことを特徴とする。
【０００７】
【作用】最小値回路を選択したときに最大値回路のフロ
ーティングバイポーラトランジスタのベースを低電圧
（ＧＮＤ）に強制的に接続することによりベースがチャ
ージダウンされ電荷が急速に放電される。また最大値回
路を選択したときに最小値回路のフローティングバイポ
ーラトランジスタのベースを電源電圧（ＶCC）に強制的
に接続することで電荷が急速に放電される。このように
して、回路の高速化と誤動作の低減が図られる。
ーティングバイポーラトランジスタのベースを低電圧
（ＧＮＤ）に強制的に接続することによりベースがチャ
ージダウンされ電荷が急速に放電される。また最大値回
路を選択したときに最小値回路のフローティングバイポ
ーラトランジスタのベースを電源電圧（ＶCC）に強制的
に接続することで電荷が急速に放電される。このように
して、回路の高速化と誤動作の低減が図られる。
【０００８】
【実施例】以下、本発明を実施例に基づいて具体的に説
明する。図１は本発明の第１実施例を示すものであり、
図５に示した従来の回路との相違点は、チャージダウン
回路１１およびチャージアップ回路１２からなるチャー
ジ回路１０をフローティングバイポーラトランジスタの
ベースに設けたことである。
明する。図１は本発明の第１実施例を示すものであり、
図５に示した従来の回路との相違点は、チャージダウン
回路１１およびチャージアップ回路１２からなるチャー
ジ回路１０をフローティングバイポーラトランジスタの
ベースに設けたことである。
【０００９】図１において、スイッチＳ11，Ｓ12，
Ｓ21，Ｓ22を全て“１”側にし、最小値演算ＭＩＮを選
択した場合、トランジスタＱ11，Ｑ12は入力Ｖ1 ，Ｖ2
を比較演算し、その結果、最小値が選ばれ、スイッチＳ
21の“１”の経路を通り、コンペンセータとして動作す
るトランジスタＱ21に入る。このとき、トランジスタＱ
22がフローティング状態になっているので、このトラン
ジスタＱ22にたまった電荷を早く引き抜くためのバイパ
スを作る。これがチャージ回路１０である。トランジス
タＱ22のベースにスイッチＳＷ32を付加し、短絡（ＧＮ
Ｄに接続）することで入力が固定され、溜まった電荷が
急速に放電される。このときトランジスタＱ11のベース
にもスイッチＳＷ31が付加されているが、トランジスタ
Ｑ11が最小値演算回路として動作しているのでスイッチ
を開放にしておく。その結果、コンペンセータとして動
作するトランジスタＱ21の出力は、スイッチＳＷ22の
“１”の経路を通り、外部に最小値演算値Ｖout ＝Ｖ1
∧Ｖ2 を出力する。よって回路遅延を改善することがで
きる。
Ｓ21，Ｓ22を全て“１”側にし、最小値演算ＭＩＮを選
択した場合、トランジスタＱ11，Ｑ12は入力Ｖ1 ，Ｖ2
を比較演算し、その結果、最小値が選ばれ、スイッチＳ
21の“１”の経路を通り、コンペンセータとして動作す
るトランジスタＱ21に入る。このとき、トランジスタＱ
22がフローティング状態になっているので、このトラン
ジスタＱ22にたまった電荷を早く引き抜くためのバイパ
スを作る。これがチャージ回路１０である。トランジス
タＱ22のベースにスイッチＳＷ32を付加し、短絡（ＧＮ
Ｄに接続）することで入力が固定され、溜まった電荷が
急速に放電される。このときトランジスタＱ11のベース
にもスイッチＳＷ31が付加されているが、トランジスタ
Ｑ11が最小値演算回路として動作しているのでスイッチ
を開放にしておく。その結果、コンペンセータとして動
作するトランジスタＱ21の出力は、スイッチＳＷ22の
“１”の経路を通り、外部に最小値演算値Ｖout ＝Ｖ1
∧Ｖ2 を出力する。よって回路遅延を改善することがで
きる。
【００１０】スイッチＳ11，Ｓ12，Ｓ21，Ｓ22を全て
“２”側にすると最大値演算ＭＡＸが選択される。トラ
ンジスタＱ21，Ｑ22は入力Ｖ1 ，Ｖ2 を比較演算し、そ
の結果最大値が選ばれ、スイッチＳ22の“２”の経路を
通りコンペンセータとして働くトランジスタＱ12に入
る。このとき、トランジスタＱ11がフローティング状態
となっているので、このトランジスタＱ11のベースに付
加されているスイッチＳＷ31を短絡（Ｖccに接続）する
ことで、入力が固定され電荷が急速に放電される。この
ときトランジスタＱ22のベースにもスイッチＳＷ32が付
加されているが、トランジスタＱ22が最大値演算回路と
して動作しているのでスイッチを開放にしておく。その
結果、コンペンセータとして動作するトランジスタＱ11
の出力は、スイッチＳＷ21の“２”の経路を通り、外部
に最大値演算値Ｖout ＝Ｖ1 ∨Ｖ2 を出力する。よって
回路遅延を改善することができる。
“２”側にすると最大値演算ＭＡＸが選択される。トラ
ンジスタＱ21，Ｑ22は入力Ｖ1 ，Ｖ2 を比較演算し、そ
の結果最大値が選ばれ、スイッチＳ22の“２”の経路を
通りコンペンセータとして働くトランジスタＱ12に入
る。このとき、トランジスタＱ11がフローティング状態
となっているので、このトランジスタＱ11のベースに付
加されているスイッチＳＷ31を短絡（Ｖccに接続）する
ことで、入力が固定され電荷が急速に放電される。この
ときトランジスタＱ22のベースにもスイッチＳＷ32が付
加されているが、トランジスタＱ22が最大値演算回路と
して動作しているのでスイッチを開放にしておく。その
結果、コンペンセータとして動作するトランジスタＱ11
の出力は、スイッチＳＷ21の“２”の経路を通り、外部
に最大値演算値Ｖout ＝Ｖ1 ∨Ｖ2 を出力する。よって
回路遅延を改善することができる。
【００１１】図２は多数の入力のためのアンサンブル最
小値／最大値回路である。この回路は次の回路より構成
される。 入力Ｖ1 ・・・ＶN をもち、スイッチＳ11・・・Ｓ
1Nを“１”側に切り換えることで最小値演算ＭＩＮを行
う回路。 入力Ｖ1 ・・・ＶN をもち、スイッチＳ11・・・Ｓ
1Nを“２”側に切り換えることで最大値演算ＭＡＸを行
う回路。 スイッチを切り換えることで演算結果を出力するス
イッチＳ21，Ｓ22。 スイッチＳn1・・・Ｓnnを切り換えることでトラン
ジスタＱ22，Ｑ23・・・Ｑ2NのベースをＧＮＤに短絡す
るディスチャージダウン回路２１。 スイッチＳp1・・・Ｓpnを切り換えることでトラン
ジスタＱ12，Ｑ13・・・Ｑ1NのベースをＶCCに充電する
チャージアップ回路２２。
小値／最大値回路である。この回路は次の回路より構成
される。 入力Ｖ1 ・・・ＶN をもち、スイッチＳ11・・・Ｓ
1Nを“１”側に切り換えることで最小値演算ＭＩＮを行
う回路。 入力Ｖ1 ・・・ＶN をもち、スイッチＳ11・・・Ｓ
1Nを“２”側に切り換えることで最大値演算ＭＡＸを行
う回路。 スイッチを切り換えることで演算結果を出力するス
イッチＳ21，Ｓ22。 スイッチＳn1・・・Ｓnnを切り換えることでトラン
ジスタＱ22，Ｑ23・・・Ｑ2NのベースをＧＮＤに短絡す
るディスチャージダウン回路２１。 スイッチＳp1・・・Ｓpnを切り換えることでトラン
ジスタＱ12，Ｑ13・・・Ｑ1NのベースをＶCCに充電する
チャージアップ回路２２。
【００１２】この回路の動作について説明する。いま、
チャージアップ回路２２のスイッチＳp1・・・Ｓpnおよ
びチャージダウン回路２１のスイッチＳn1・・・Ｓnn以
外のスイッチＳ11，Ｓ12・・・Ｓ1n，Ｓ21，Ｓ22・・・
Ｓ2nを全て“１”側にすれば、この回路は最小値演算回
路ＭＩＮとして選択される。この場合、トランジスタＱ
11，Ｑ12・・・Ｑ1Nは入力Ｖ1 ，Ｖ2 ・・・ＶN を比較
演算し、その結果最小値が選択され、スイッチＳ21の
“１”の経路を通り、コンペンセータとして動作するト
ランジスタＱ21に入る。フローティング状態になってい
るトランジスタＱ22，Ｑ23・・・Ｑ2Nに溜まった電荷を
早く引き抜くバイパスを作る。これがスイッチＳn1・・
・Ｓnnからなるチャージダウン回路２１である。スイッ
チＳn1・・・Ｓnnを短絡（ＧＮＤ）することでトランジ
スタＱ22・・・Ｑ2Nのベースが固定され溜まった電荷が
急激に放電される。このとき、トランジスタＱ12・・・
Ｑ1Nのベースに付加されているスイッチＳp1・・・Ｓpn
は最小値演算には必要ないので開放にしておく。その結
果、コンペンセータとして動作するトランジスタＱ21の
出力はスイッチＳ22の“１”の経路を通り外部に最小値
演算値Ｖout ＝Ｖ1 ∧Ｖ2 ・・・∧ＶN を出力する。ま
た回路遅延も改善される。
チャージアップ回路２２のスイッチＳp1・・・Ｓpnおよ
びチャージダウン回路２１のスイッチＳn1・・・Ｓnn以
外のスイッチＳ11，Ｓ12・・・Ｓ1n，Ｓ21，Ｓ22・・・
Ｓ2nを全て“１”側にすれば、この回路は最小値演算回
路ＭＩＮとして選択される。この場合、トランジスタＱ
11，Ｑ12・・・Ｑ1Nは入力Ｖ1 ，Ｖ2 ・・・ＶN を比較
演算し、その結果最小値が選択され、スイッチＳ21の
“１”の経路を通り、コンペンセータとして動作するト
ランジスタＱ21に入る。フローティング状態になってい
るトランジスタＱ22，Ｑ23・・・Ｑ2Nに溜まった電荷を
早く引き抜くバイパスを作る。これがスイッチＳn1・・
・Ｓnnからなるチャージダウン回路２１である。スイッ
チＳn1・・・Ｓnnを短絡（ＧＮＤ）することでトランジ
スタＱ22・・・Ｑ2Nのベースが固定され溜まった電荷が
急激に放電される。このとき、トランジスタＱ12・・・
Ｑ1Nのベースに付加されているスイッチＳp1・・・Ｓpn
は最小値演算には必要ないので開放にしておく。その結
果、コンペンセータとして動作するトランジスタＱ21の
出力はスイッチＳ22の“１”の経路を通り外部に最小値
演算値Ｖout ＝Ｖ1 ∧Ｖ2 ・・・∧ＶN を出力する。ま
た回路遅延も改善される。
【００１３】また、チャージアップ回路２２のスイッチ
Ｓp1・・・Ｓpn，チャージダウン２１回路のスイッチＳ
n1・・・Ｓnn以外のスイッチＳ11，Ｓ12・・・Ｓ1N，Ｓ
21，Ｓ22・・・Ｓ2Nを全て“２”側にすれば、この回路
は最大値演算回路ＭＡＸとして選択される。この場合、
トランジスタＱ21，Ｑ22・・・Ｑ2Nは入力Ｖ1 ，Ｖ2 ・
・・ＶN を比較演算し、その結果最大値が選択され、ス
イッチＳ22の“２”の経路を通り、コンペンセータとし
て動作するトランジスタＱ11に入る。このとき、フロー
ティング状態であるトランジスタＱ12・・・Ｑ1Nはチャ
ージアップ回路２２のスイッチＳp1・・・Ｓpnを短絡
（ＶCC）させることで電荷が急速に充電される。トラン
ジスタＱ22・・・Ｑ2Nに付加されているスイッチＳn1・
・・Ｓnnは最大値演算には必要ないので開放にしてお
く。その結果、コンペンセータとして動作するトランジ
スタＱ11の出力はスイッチＳ21の“２”の経路を通り外
部に最大値演算値Ｖout ＝Ｖ1 ∨Ｖ2 ・・・∨ＶN を出
力する。また回路遅延も改善される。
Ｓp1・・・Ｓpn，チャージダウン２１回路のスイッチＳ
n1・・・Ｓnn以外のスイッチＳ11，Ｓ12・・・Ｓ1N，Ｓ
21，Ｓ22・・・Ｓ2Nを全て“２”側にすれば、この回路
は最大値演算回路ＭＡＸとして選択される。この場合、
トランジスタＱ21，Ｑ22・・・Ｑ2Nは入力Ｖ1 ，Ｖ2 ・
・・ＶN を比較演算し、その結果最大値が選択され、ス
イッチＳ22の“２”の経路を通り、コンペンセータとし
て動作するトランジスタＱ11に入る。このとき、フロー
ティング状態であるトランジスタＱ12・・・Ｑ1Nはチャ
ージアップ回路２２のスイッチＳp1・・・Ｓpnを短絡
（ＶCC）させることで電荷が急速に充電される。トラン
ジスタＱ22・・・Ｑ2Nに付加されているスイッチＳn1・
・・Ｓnnは最大値演算には必要ないので開放にしてお
く。その結果、コンペンセータとして動作するトランジ
スタＱ11の出力はスイッチＳ21の“２”の経路を通り外
部に最大値演算値Ｖout ＝Ｖ1 ∨Ｖ2 ・・・∨ＶN を出
力する。また回路遅延も改善される。
【００１４】図３は図１の実施例の各スイッチをパスト
ランジスタで構成した例を示している。図のようにスイ
ッチＳ11，Ｓ12，Ｓ21，Ｓ22をそれぞれ“２”側がオン
にすると最大値回路が形成され、図の太線の経路で電圧
が印加されてＶout 端子にはトランジスタＱ21のベース
とトランジスタＱ22のベースに掛かった電圧のうち高い
方が出力される。このとき、最小値回路の方のトランジ
スタＱ12はコンペンセータとして働くが他方のトランジ
スタＱ11はフローティング状態となるため、チャージ回
路のチャージアップ回路１２のパストランジスタをオン
にしてトランジスタＱ11のベースを強制的に電源電圧
（ＶCC）まで引上げ、電荷を急速に充電してやる。スイ
ッチＳ11，Ｓ12，Ｓ21，Ｓ22を“１”側がオンになるよ
うにして最小値回路を形成した場合は、チャージ回路１
０のチャージダウン回路１１のパストランジスタをオン
にすることによりトランジスタＱ22のベースを強制的に
ＧＮＤに落とし、電荷を急速に放電する。
ランジスタで構成した例を示している。図のようにスイ
ッチＳ11，Ｓ12，Ｓ21，Ｓ22をそれぞれ“２”側がオン
にすると最大値回路が形成され、図の太線の経路で電圧
が印加されてＶout 端子にはトランジスタＱ21のベース
とトランジスタＱ22のベースに掛かった電圧のうち高い
方が出力される。このとき、最小値回路の方のトランジ
スタＱ12はコンペンセータとして働くが他方のトランジ
スタＱ11はフローティング状態となるため、チャージ回
路のチャージアップ回路１２のパストランジスタをオン
にしてトランジスタＱ11のベースを強制的に電源電圧
（ＶCC）まで引上げ、電荷を急速に充電してやる。スイ
ッチＳ11，Ｓ12，Ｓ21，Ｓ22を“１”側がオンになるよ
うにして最小値回路を形成した場合は、チャージ回路１
０のチャージダウン回路１１のパストランジスタをオン
にすることによりトランジスタＱ22のベースを強制的に
ＧＮＤに落とし、電荷を急速に放電する。
【００１５】図４は図３の実施例において、チャージ回
路１０を設けた場合と設けない場合の応答時間を比較し
て示すものであり、（ａ）の本発明実施例では５Ｖのス
テップ入力に対して２４ｎｓの時間遅れで出力が得られ
るのに対し、（ｂ）の従来回路では１５２ｎｓと、フロ
ーティングトランジスタの電荷による応答遅れが大きい
ことが分かる。
路１０を設けた場合と設けない場合の応答時間を比較し
て示すものであり、（ａ）の本発明実施例では５Ｖのス
テップ入力に対して２４ｎｓの時間遅れで出力が得られ
るのに対し、（ｂ）の従来回路では１５２ｎｓと、フロ
ーティングトランジスタの電荷による応答遅れが大きい
ことが分かる。
【００１６】
【発明の効果】以上に述べたように、本発明によれば、
次の効果を奏する。
次の効果を奏する。
【００１７】 フローティングトランジスタをスイッ
チによりＧＮＤまたは電源電圧ＶCCに短絡させることで
フローティングトランジスタの電荷を急速に充放電し回
路遅延を改善することができる。
チによりＧＮＤまたは電源電圧ＶCCに短絡させることで
フローティングトランジスタの電荷を急速に充放電し回
路遅延を改善することができる。
【００１８】 フローティングトランジスタのベース
電位を固定にすることで誤動作を防止することができ
る。
電位を固定にすることで誤動作を防止することができ
る。
【図１】 本発明の実施例を示す回路図である。
【図２】 本発明の他の実施例を示す回路図である。
【図３】 本発明の具体的実施例を示す回路図である。
【図４】 本発明実施例と従来例とのステップ応答の例
を示すグラフである。
を示すグラフである。
【図５】 従来例を示す回路図である。
１０ チャージ回路、１１ チャージダウン回路、１２
チャージアップ回路
チャージアップ回路
Claims (1)
- 【請求項１】 複数のＰＮＰバイポーラトランジスタの
エミッタおよびコレクタどうしを互いに接続して各ベー
スに印加された入力信号の最小値を共通エミッタ端子か
ら取り出す最小値回路と、複数のＮＰＮバイポーラトラ
ンジスタのエミッタおよびコレクタどうしを互いに接続
して各ベースに印加された入力信号の最大値を共通エミ
ッタ端子から取り出す最大値回路とを切り換えスイッチ
によって切り換えて最小値回路または最大値回路を選択
する高速被制御最小／最大回路において、最小値回路選
択時は最大値回路のフローティングバイポーラトランジ
スタのベースを低電圧に、最大値回路選択時は最小値回
路のフローティングバイポーラトランジスタのベースを
電源電圧に接続するチャージダウン回路およびチャージ
アップ回路を設けたことを特徴とする高速被制御最小／
最大回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3333613A JPH05165985A (ja) | 1991-12-17 | 1991-12-17 | 高速被制御最小／最大回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3333613A JPH05165985A (ja) | 1991-12-17 | 1991-12-17 | 高速被制御最小／最大回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05165985A true JPH05165985A (ja) | 1993-07-02 |
Family
ID=18268011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3333613A Pending JPH05165985A (ja) | 1991-12-17 | 1991-12-17 | 高速被制御最小／最大回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05165985A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10485706B2 (en) | 2016-08-29 | 2019-11-26 | 3M Innovative Properties Company | Electronic hearing protector with switchable electrical contacts |
-
1991
- 1991-12-17 JP JP3333613A patent/JPH05165985A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10485706B2 (en) | 2016-08-29 | 2019-11-26 | 3M Innovative Properties Company | Electronic hearing protector with switchable electrical contacts |
| US10987251B2 (en) | 2016-08-29 | 2021-04-27 | 3M Innovative Properties Company | Electronic hearing protector with switchable electrical contacts |
| US11337861B2 (en) | 2016-08-29 | 2022-05-24 | 3M Innovative Properties Company | Electronic hearing protector with switchable electrical contacts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608502A (en) | I2 L gate circuit arrangement having a switchable current source | |
| US4779014A (en) | BiCMOS logic circuit with additional drive to the pull-down bipolar output transistor | |
| JP3464478B2 (ja) | 高速差動比較器 | |
| KR900008802B1 (ko) | Bimos 논리회로 | |
| EP0270029B1 (en) | Logic circuit | |
| JP4160127B2 (ja) | スルーイング制御手段を有する出力段 | |
| EP0361841B1 (en) | Bicmos logic circuit | |
| JPH05165985A (ja) | 高速被制御最小／最大回路 | |
| US4467223A (en) | Enable gate for 3 state circuits | |
| US5034631A (en) | TTL compatible output circuit with a high switching speed | |
| US5896058A (en) | High speed totem pole FET driver circuit with differential cross conduction prevention | |
| US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
| KR930006230B1 (ko) | 스피리어스 신호 발생 감소 장치 | |
| JPH0695611B2 (ja) | 開閉可能電流源回路 | |
| JP2575117B2 (ja) | パワートランジスタのスイツチング制御回路 | |
| JP2617430B2 (ja) | ＢｉＣＭＯＳ出力段 | |
| US5045724A (en) | Circuit for limiting the short circuit output current | |
| EP0614280B1 (en) | Semiconductor integrated circuit | |
| KR100247313B1 (ko) | 논리 회로 | |
| JPH0622326B2 (ja) | 論理ゲート回路 | |
| KR100195395B1 (ko) | 히스테리시스가 있는 전자비교기 | |
| US4924110A (en) | High speed step generator output circuit | |
| JP3233473B2 (ja) | 電圧レベル変換回路 | |
| JP2806874B2 (ja) | Ｅｃｌ回路 | |
| JPH09153787A (ja) | Ｅｃｌ回路 |