JPH05164850A - 時間検出装置 - Google Patents
時間検出装置Info
- Publication number
- JPH05164850A JPH05164850A JP3330747A JP33074791A JPH05164850A JP H05164850 A JPH05164850 A JP H05164850A JP 3330747 A JP3330747 A JP 3330747A JP 33074791 A JP33074791 A JP 33074791A JP H05164850 A JPH05164850 A JP H05164850A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- dac
- signal
- time
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【目的】 受信パルスの到着時間を検出する回路に於
て、マルチパスの影響により誤差を含む受信パルスを除
去する。 【構成】 受信ビデオは第１のＤＡＣ回路（１００）と
第２のＤＡＣ回路（１０１）に入力される。各ＤＡＣ回
路は、減衰器（１），（６）と遅延回路（２），（７）
と比較器（３），（８）をそれぞれ有しており、互いに
異なる検出ポイントとなるよう減衰量、遅延量が設定さ
れている。第１のＤＡＣ出力は遅延回路（４）を経てゲ
ート回路（５）を作動させる。一方第２のＤＡＣ出力は
パルス発生回路（９）を作動させる。ゲート回路（５）
の出力とパルス発生回路（９）の出力が一致するか否か
をＡＮＤ回路（１０）により判定する。マルチパスが在
る場合、ゲートの中にパルスが現れない為、時間検出デ
ータを棄却する事ができる。
て、マルチパスの影響により誤差を含む受信パルスを除
去する。 【構成】 受信ビデオは第１のＤＡＣ回路（１００）と
第２のＤＡＣ回路（１０１）に入力される。各ＤＡＣ回
路は、減衰器（１），（６）と遅延回路（２），（７）
と比較器（３），（８）をそれぞれ有しており、互いに
異なる検出ポイントとなるよう減衰量、遅延量が設定さ
れている。第１のＤＡＣ出力は遅延回路（４）を経てゲ
ート回路（５）を作動させる。一方第２のＤＡＣ出力は
パルス発生回路（９）を作動させる。ゲート回路（５）
の出力とパルス発生回路（９）の出力が一致するか否か
をＡＮＤ回路（１０）により判定する。マルチパスが在
る場合、ゲートの中にパルスが現れない為、時間検出デ
ータを棄却する事ができる。
Description
【０００１】
【産業上の利用分野】本発明は航空機に地上のある地点
からの距離情報を供給するＤＭＥシステムに関し、特に
ＭＬＳと併設され高精度を要求されるＤＭＥ／Ｐシステ
ムに係る時間検出装置に関する。
からの距離情報を供給するＤＭＥシステムに関し、特に
ＭＬＳと併設され高精度を要求されるＤＭＥ／Ｐシステ
ムに係る時間検出装置に関する。
【０００２】
【従来の技術】従来の時間検出装置は遅延回路と、減衰
器と比較器から成る単純なＤＡＣ（Ｄｅｌａｙ Ａｎｄ
Ｃｏｍｐａｒｅ）回路であった。例えば、「Ｄｉｓｔ
ａｎｃｅ Ｍｅａｓｕｒｉｎｇ Ｅｑｕｉｐｍｅｎｔ
ａｎｄ Ｉｔｓ Ｅｖｏｌｖｉｎｇ Ｒｏｌｅ ｉｎ
Ａｖｉａｔｉｏｎ」，ＲＯＢＥＲＴ Ｊ，ＫＥＬＬＹＡ
ＮＤ ＤＡＮＮＹ Ｒ，ＣＵＳＩＣＫ著／ＡＤＶＡＮＣ
ＥＳ ＩＮＥＬＥＣＴＲＯＮＩＣＳ ＡＮＤ ＥＬＥＣ
ＴＲＯＮ ＰＨＹＳＩＣＳ，ＶＯＬ，６８，Ｐ．１８８
／Ｂｅｎｄｉｘ Ｃｏｍｕｎｉｃａｔｉｏｎ Ｄｉｖｉ
ｓｉｏｎ Ａｌｌｉｅｄ Ｂｅｎｄｉｘ Ａｅｒｏｓｐ
ａｃｅ Ｃｏｒｐｏｒａｔｉｏｎ Ｔｏｗｓｏｎ，Ｍａ
ｒｙｌａｎｄ ２１２０４ 発行。
器と比較器から成る単純なＤＡＣ（Ｄｅｌａｙ Ａｎｄ
Ｃｏｍｐａｒｅ）回路であった。例えば、「Ｄｉｓｔ
ａｎｃｅ Ｍｅａｓｕｒｉｎｇ Ｅｑｕｉｐｍｅｎｔ
ａｎｄ Ｉｔｓ Ｅｖｏｌｖｉｎｇ Ｒｏｌｅ ｉｎ
Ａｖｉａｔｉｏｎ」，ＲＯＢＥＲＴ Ｊ，ＫＥＬＬＹＡ
ＮＤ ＤＡＮＮＹ Ｒ，ＣＵＳＩＣＫ著／ＡＤＶＡＮＣ
ＥＳ ＩＮＥＬＥＣＴＲＯＮＩＣＳ ＡＮＤ ＥＬＥＣ
ＴＲＯＮ ＰＨＹＳＩＣＳ，ＶＯＬ，６８，Ｐ．１８８
／Ｂｅｎｄｉｘ Ｃｏｍｕｎｉｃａｔｉｏｎ Ｄｉｖｉ
ｓｉｏｎ Ａｌｌｉｅｄ Ｂｅｎｄｉｘ Ａｅｒｏｓｐ
ａｃｅ Ｃｏｒｐｏｒａｔｉｏｎ Ｔｏｗｓｏｎ，Ｍａ
ｒｙｌａｎｄ ２１２０４ 発行。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＤＭＥ／Ｐシステムに使用されるＤＡＣ回路はパルスの
前縁５％〜３０％の部分立上げ時間（Ｐａｒｔｉａｌ
Ｒｉｓｅ Ｔｉｍｅ）期間内の波形を用いて時間検出す
るよう国際民間航空条約機構の付属書１０により定めら
れている（ＩＣＡＯ Ａｎｎｅｘ−１０，Ａｔｔａｃｈ
ｍｃｎｔ Ｃ ｔｏ Ｐａｒｔ Ｉ ７．３．４．１−
ｂ，２２３ｐ．）。
ＤＭＥ／Ｐシステムに使用されるＤＡＣ回路はパルスの
前縁５％〜３０％の部分立上げ時間（Ｐａｒｔｉａｌ
Ｒｉｓｅ Ｔｉｍｅ）期間内の波形を用いて時間検出す
るよう国際民間航空条約機構の付属書１０により定めら
れている（ＩＣＡＯ Ａｎｎｅｘ−１０，Ａｔｔａｃｈ
ｍｃｎｔ Ｃ ｔｏ Ｐａｒｔ Ｉ ７．３．４．１−
ｂ，２２３ｐ．）。
【０００４】従来の時間検出装置ではＤＡＣが１回路の
為、部分立上げ時間（Ｐａｒｔｉａｌ Ｒｉｓｅ Ｔｉ
ｍｅ）の期間内にマルチパスが到着する事により検出時
間に誤差が生じても、良否を判断することができないと
いう欠点があった。
為、部分立上げ時間（Ｐａｒｔｉａｌ Ｒｉｓｅ Ｔｉ
ｍｅ）の期間内にマルチパスが到着する事により検出時
間に誤差が生じても、良否を判断することができないと
いう欠点があった。
【０００５】そこで、本発明の技術的課題は、上記欠点
に鑑み、マルチパスによる検出時間の誤差を含む受信パ
ルスを除去する時間検出装置を提供することである。
に鑑み、マルチパスによる検出時間の誤差を含む受信パ
ルスを除去する時間検出装置を提供することである。
【０００６】
【課題を解決するための手段】本発明によれば、互いに
異なるパラメータを有すると共に、受信パルスの到着時
間を検出して、第１及び第２の検出時間信号を出力する
第１及び第２のＤＡＣ回路と、前記第１の検出時間信号
を受け、所定時間遅延した遅延信号を出力する遅延回路
と、前記遅延信号を受け、許可ゲート信号を生成するゲ
ート回路と、前記第２の検出信号を受け、パルス信号を
発生するパルス発生回路と、前記許可ゲート信号と前記
パルス信号と入力とするＡＮＤ回路とを有することを特
徴とする時間検出装置が得られる。
異なるパラメータを有すると共に、受信パルスの到着時
間を検出して、第１及び第２の検出時間信号を出力する
第１及び第２のＤＡＣ回路と、前記第１の検出時間信号
を受け、所定時間遅延した遅延信号を出力する遅延回路
と、前記遅延信号を受け、許可ゲート信号を生成するゲ
ート回路と、前記第２の検出信号を受け、パルス信号を
発生するパルス発生回路と、前記許可ゲート信号と前記
パルス信号と入力とするＡＮＤ回路とを有することを特
徴とする時間検出装置が得られる。
【０００７】また、本発明によれば、請求項１記載の時
間検出装置において、前記第１及び第２のＤＡＣ回路
は、互いに異なる検出ポイントとなるように、減衰量及
び遅延量が設定された減衰器と遅延素子部とをそれぞれ
有することを特徴とする時間検出装置が得られる。
間検出装置において、前記第１及び第２のＤＡＣ回路
は、互いに異なる検出ポイントとなるように、減衰量及
び遅延量が設定された減衰器と遅延素子部とをそれぞれ
有することを特徴とする時間検出装置が得られる。
【０００８】本発明の発振器は、パラメータが異る２つ
のＤＡＣ回路を有し、第１のＤＡＣ回路の出力の時間を
補正する遅延回路と、許可ゲートを発生するゲート回路
と、第２のＤＡＣ回路の出力によりパルスを発生するパ
ルス発生回路と、前記許可ゲートと前記パルス発生回路
の出力を入力とするＡＮＤゲートとを有している。
のＤＡＣ回路を有し、第１のＤＡＣ回路の出力の時間を
補正する遅延回路と、許可ゲートを発生するゲート回路
と、第２のＤＡＣ回路の出力によりパルスを発生するパ
ルス発生回路と、前記許可ゲートと前記パルス発生回路
の出力を入力とするＡＮＤゲートとを有している。
【０００９】即ち、本発明は、部分立ち上げ時間の（Ｐ
ａｒｔｉａｌ ＲｉｓｅＴｉｍｅ）の期間に、マルチパ
スが無い場合、第１と第２のＤＡＣ回路の検出時間の差
は一定となる。
ａｒｔｉａｌ ＲｉｓｅＴｉｍｅ）の期間に、マルチパ
スが無い場合、第１と第２のＤＡＣ回路の検出時間の差
は一定となる。
【００１０】しかし、マルチパスにより部分立ち上げ時
間（Ｐａｒｔｉａｌ Ｒｉｓｅ Ｔｉｍｅ）の期間の波
形が乱された場合、この関係がくずれるため、ゲート信
号とパルス信号のＡＮＤが働かず、受信パルスは出現し
ない。
間（Ｐａｒｔｉａｌ Ｒｉｓｅ Ｔｉｍｅ）の期間の波
形が乱された場合、この関係がくずれるため、ゲート信
号とパルス信号のＡＮＤが働かず、受信パルスは出現し
ない。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１２】図１は本発明の一実施例の系統図である。
【００１３】ＤＡＣのパラメータが許容される組合せ
は、検出波形のレベルを５％〜３０％にするために図３
に示す範囲である事はよく知られている。
は、検出波形のレベルを５％〜３０％にするために図３
に示す範囲である事はよく知られている。
【００１４】第１のＤＡＣ１００のパラメータをＡ
1 （減衰量），τ1 （遅延時間）、第２のＤＡＣ１０１
のパラメータをＡ2 ，τ2 と表わし、Ａ1 ＝Ａ2 ＝０．
５，τ1 ＝６０ns，τ2 ＝１２０nsとした場合について
説明する。
1 （減衰量），τ1 （遅延時間）、第２のＤＡＣ１０１
のパラメータをＡ2 ，τ2 と表わし、Ａ1 ＝Ａ2 ＝０．
５，τ1 ＝６０ns，τ2 ＝１２０nsとした場合について
説明する。
【００１５】マルチパスが無い場合、図４に示すよう
に、第１のＤＡＣと第２のＤＡＣ１００，１０１の検出
時間は、１２０nsの時間間隔があり、これは入力波形の
全体的な傾きによらず一定である。
に、第１のＤＡＣと第２のＤＡＣ１００，１０１の検出
時間は、１２０nsの時間間隔があり、これは入力波形の
全体的な傾きによらず一定である。
【００１６】この場合の信号波形を図２の１１〜１６に
示す。遅延回路４は図２の波形１１に示す第１のＤＡＣ
回路１００の出力立上り時間をとらえ、１００μｓの間
ゲート波形を発生する（波形１２）。ゲート回路５は、
４０μｓの正論理の波形を出力する（波形１３）。
示す。遅延回路４は図２の波形１１に示す第１のＤＡＣ
回路１００の出力立上り時間をとらえ、１００μｓの間
ゲート波形を発生する（波形１２）。ゲート回路５は、
４０μｓの正論理の波形を出力する（波形１３）。
【００１７】一方、第２のＤＡＣ回路１０１の出力波形
は、図２の波形１４に示されるように波形１１に比べ１
２０ns遅れて立上りを有する。パルス発生回路９はこの
立上りをとらえて、許可ゲート（波形１３）に比べて十
分に狭いパルス波形１５を発生する。許可ゲートとパル
スはＡＮＤ回路１０へ入力される。この場合、波形１５
のパルスは波形１３の許可ゲートに入っているためＡＮ
Ｄ回路１０の出力として現れる（波形１６）。
は、図２の波形１４に示されるように波形１１に比べ１
２０ns遅れて立上りを有する。パルス発生回路９はこの
立上りをとらえて、許可ゲート（波形１３）に比べて十
分に狭いパルス波形１５を発生する。許可ゲートとパル
スはＡＮＤ回路１０へ入力される。この場合、波形１５
のパルスは波形１３の許可ゲートに入っているためＡＮ
Ｄ回路１０の出力として現れる（波形１６）。
【００１８】マルチパスがある場合、第１と第２のＤＡ
Ｃ１００，１０１の出力の時間は、１２０nsからずれ
る。図４のｂは位相が−１８０°、レベル比が約−８．
５dBのマルチパス波が約１４０ns遅れて到着した場合で
ある。このとき第２のＤＡＮ１０１による検出時間は−
２４nsの誤差を含んでいる事がわかる。
Ｃ１００，１０１の出力の時間は、１２０nsからずれ
る。図４のｂは位相が−１８０°、レベル比が約−８．
５dBのマルチパス波が約１４０ns遅れて到着した場合で
ある。このとき第２のＤＡＮ１０１による検出時間は−
２４nsの誤差を含んでいる事がわかる。
【００１９】この場合、パルス発生器９の出力は波形１
１の立上り点から約９６ns後に表われ（波形１５′）、
許可ゲート（波形１３）外となるため、ＡＮＤ回路１０
の出力は現れない（波形１６′）。従ってマルチパスが
ある場合、時間検出は行われないことになる。
１の立上り点から約９６ns後に表われ（波形１５′）、
許可ゲート（波形１３）外となるため、ＡＮＤ回路１０
の出力は現れない（波形１６′）。従ってマルチパスが
ある場合、時間検出は行われないことになる。
【００２０】
【発明の効果】以上説明したように、本発明は、時間検
出装置にマルチパス判定機能を持つことにより、近接マ
ルチパスが存在する場合のＤＭＥ／Ｐシステム精度を向
上できるという効果を有する。
出装置にマルチパス判定機能を持つことにより、近接マ
ルチパスが存在する場合のＤＭＥ／Ｐシステム精度を向
上できるという効果を有する。
【００２１】特に滑走路上を誘導する場合、地面反射の
影響により直接波が極端に低下する場合がある。この様
な条件下にあっては受信信号のＤ／Ｕ比が０dBを上まわ
る事を考えられ、検出誤差の最大値はＤＡＣの遅延時間
（通常１００ns程度）に迄、大きくなる事がある。
影響により直接波が極端に低下する場合がある。この様
な条件下にあっては受信信号のＤ／Ｕ比が０dBを上まわ
る事を考えられ、検出誤差の最大値はＤＡＣの遅延時間
（通常１００ns程度）に迄、大きくなる事がある。
【００２２】本発明による時間検出回路はその様な場合
の信号についても除去する事ができ、測距データの信頼
性を向上できるという効果を有する。
の信号についても除去する事ができ、測距データの信頼
性を向上できるという効果を有する。
【図１】本発明の一実施例のブロック図である。
【図２】図１に示した実施例の各部における信号波形図
である。
である。
【図３】ＤＡＣパラメータの許容範囲を示す相関図であ
る。
る。
【図４】本発明の動作原理の一例を示す図である。
１ 減衰器 ２ 遅延回路 ３ 比較器 ４ 遅延回路 ５ ゲート発生回路 ６ 減衰器 ７ 遅延回路 ８ 比較器 ９ パルス発生器 １０ ＡＮＤ回路 １１ 比較器の出力信号 １２ 遅延回路の出力信号 １３ ゲート発生回路の出力信号 １４ 比較器の出力信号 １５ パルス発生器の出力信号 １００ 第１のＤＡＣ回路 １０１ 第２のＤＡＣ回路
Claims (2)
- 【請求項１】 互いに異なるパラメータを有すると共
に、受信パルスの到着時間を検出して、第１及び第２の
検出時間信号を出力する第１及び第２のＤＡＣ回路と、 前記第１の検出時間信号を受け、所定時間遅延した遅延
信号を出力する遅延回路と、 前記遅延信号を受け、許可ゲート信号を生成するゲート
回路と、 前記第２の検出信号を受け、パルス信号を発生するパル
ス発生回路と、 前記許可ゲート信号と前記パルス信号と入力とするＡＮ
Ｄ回路とを有することを特徴とする時間検出装置。 - 【請求項２】 請求項１記載の時間検出装置において、
前記第１及び第２のＤＡＣ回路は、互いに異なる検出ポ
イントとなるように、減衰量及び遅延量が設定された減
衰器と遅延素子部とをそれぞれ有することを特徴とする
時間検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3330747A JPH05164850A (ja) | 1991-12-13 | 1991-12-13 | 時間検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3330747A JPH05164850A (ja) | 1991-12-13 | 1991-12-13 | 時間検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05164850A true JPH05164850A (ja) | 1993-06-29 |
Family
ID=18236104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3330747A Pending JPH05164850A (ja) | 1991-12-13 | 1991-12-13 | 時間検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05164850A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010164381A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | パルス検出装置及びパルス検出方法 |
| JP2010286335A (ja) * | 2009-06-11 | 2010-12-24 | Toshiba Corp | パルス検出装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205884A (ja) * | 1985-03-05 | 1986-09-12 | トムソン‐セ‐エスエフ | 雑音内のパルス列を検出する装置 |
| JP3130580B2 (ja) * | 1990-07-20 | 2001-01-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 画像符号化方法 |
-
1991
- 1991-12-13 JP JP3330747A patent/JPH05164850A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205884A (ja) * | 1985-03-05 | 1986-09-12 | トムソン‐セ‐エスエフ | 雑音内のパルス列を検出する装置 |
| JP3130580B2 (ja) * | 1990-07-20 | 2001-01-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 画像符号化方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010164381A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | パルス検出装置及びパルス検出方法 |
| JP2010286335A (ja) * | 2009-06-11 | 2010-12-24 | Toshiba Corp | パルス検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2574959B1 (en) | Time delay estimation | |
| US4336541A (en) | Simultaneous signal detector for an instantaneous frequency measurement receiver | |
| US6493653B1 (en) | Tapped delay line high speed register | |
| US4631543A (en) | Method and apparatus for reducing the effects of impulse noise in Loran-C receivers | |
| US4590477A (en) | Automatic calibration system for distance measurement receivers | |
| US4426648A (en) | Simultaneous signal detection for IFM receivers by detecting intermodulation products | |
| US4153366A (en) | Rangefinding system | |
| US4624142A (en) | Double reference pulsed phase locked loop | |
| US5317317A (en) | Method and device to detect the garbling of pulses received by a secondary radar by phase analysis | |
| US3898653A (en) | Automotive radar sensor | |
| US2517549A (en) | Pulse radar system for detecting moving objects | |
| EP0778472B1 (en) | Circuit and method for determining time of arrival | |
| US4072946A (en) | Method and apparatus for measuring the distance between two stations | |
| JPH05164850A (ja) | 時間検出装置 | |
| JPS6161071B2 (ja) | ||
| JPH01116475A (ja) | Ｆｍ−ｃｗレーダ装置 | |
| US3934254A (en) | Reliable cycle selection in LORAN-C system | |
| JPH0564750B2 (ja) | ||
| US4360928A (en) | Non-interfering on-line receiver test system | |
| US5263012A (en) | Sub-nanosecond time difference measurement | |
| RU2103706C1 (ru) | Способ калибровки радиолокатора и радиолокатор | |
| US4384292A (en) | Electronic counter-counter-measure device | |
| JP2006275658A (ja) | パルス波レーダー装置 | |
| JPH05312950A (ja) | 距離測定装置および方法 | |
| GB2110896A (en) | Electromagnetic signal receiver and processor for providing frequency data of received signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980107 |