JPH05160309A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05160309A
JPH05160309A JP3337777A JP33777791A JPH05160309A JP H05160309 A JPH05160309 A JP H05160309A JP 3337777 A JP3337777 A JP 3337777A JP 33777791 A JP33777791 A JP 33777791A JP H05160309 A JPH05160309 A JP H05160309A
Authority
JP
Japan
Prior art keywords
heat sink
solder
power element
semiconductor device
primary heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3337777A
Other languages
Japanese (ja)
Inventor
Kazuhiro Tsukamoto
和大 塚本
Shogo Ariyoshi
昭吾 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3337777A priority Critical patent/JPH05160309A/en
Publication of JPH05160309A publication Critical patent/JPH05160309A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE:To improve the heat radiation property of the power element of a semiconductor device. CONSTITUTION:To eliminate voids in the solder between a power element and a primary heat sink 7 and between a primary heat sink 10 and an insulating board 9, the heat sink 10 is provided with an inclination or a groove, and soldering is performed by heating it in inert atmosphere or reductive atmosphere. Accordingly, since no void is present, each part contacts with each other only by the solder, so the heat conductivity from the power element 1 to the heat sink 7 improves.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、パワー素子発熱部を
搭載した半導体装置の構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the structure of a semiconductor device having a power element heat generating portion.

【0002】[0002]

【従来の技術】図5のa〜iは従来の半導体装置の製造
方法の組立て図である。図5aはパワー素子を制御する
ための制御回路を構成するための基板であるセラミック
基板1上に、回路を構成するための電極2を焼成したも
のである。又、部品を搭載するためのランドと称する取
付電極が配置してある。次に図5bは上記取付電極2に
はんだペースト3と称するはんだ粉とフラックス、溶剤
等を混ぜ合わせてペースト状にしたものを印刷法などで
必要ケ所に塗布したものである。図5cは回路を構成す
る、集積回路素子4、受動部品6、パワー素子との接続
に使用する接続パッド5などを所定の位置に置き、加熱
してはんだペースト3中のはんだを再溶融し、はんだ付
けを行ったものであり、これをはんだリフロー法といっ
ている。その後に外部との接続に使用するリード線12
をはんだ付けする。図5dはヒートシンク上にパワー素
子及び制御回路を搭載する工程を示したもので、ヒート
シンク7の所定の位置に絶縁基板9、一次ヒートシンク
10、パワー素子11をはんだ板8を挟んで積み重ね、
不活性雰囲気あるいは還元雰囲気中で加熱してはんだを
再溶融してはんだ付けを行う状態を示しており、その後
に同ヒートシンクの所定の位置に前述の制御回路の基板
1を接着剤にて接着する。図5eは制御回路基板を接着
後にパワー素子とワイヤーボンドにて接続したところを
示すもので、ヒートシンク7の所定位置に制御回路基板
を接着剤13で接着し、その後にパワー素子11と制御
回路基板上の接続パッド5を超音波ワイヤーボンド法に
てアルミニューム線14をボンディングして接続したも
のである。図5fは上記部品を機械的、環境的に保護す
るために、樹脂成形されたパッケージ15を接着剤13
にて接着した後、パッケージ15に一体成形されている
外部端子15aに、リード線12をはんだ付けあるいは
溶接にて接続したものである。図5gは外部より遮断す
るため、図5fのものに蓋16を接着剤13にて接着し
たものである。次に図6aは不活性雰囲気あるいは還元
雰囲気中で加熱してはんだが再溶融しているところの図
であるが、上記雰囲気にて加熱しているため、製品は上
記雰囲気と接触している外部より内部に向けて熱が伝わ
るため、一時的には、溶融したはんだの部分19と、溶
融していない部分20とに分かれる。又、はんだ8は板
状であるが、必ずしも平たんでないので、空気を抱き込
む可能性がある。図6bははんだがすべて溶融した所を
示し、はんだは、外側より溶融しはじめるため、内部に
発生したガス等が溶融したはんだ19中に残りボイド1
8になる。
2. Description of the Related Art FIGS. 5A to 5I are assembly diagrams of a conventional semiconductor device manufacturing method. In FIG. 5a, an electrode 2 for forming a circuit is fired on a ceramic substrate 1 which is a substrate for forming a control circuit for controlling a power element. Further, mounting electrodes called lands for mounting components are arranged. Next, FIG. 5b shows that the above-mentioned mounting electrode 2 is made into a paste form by mixing solder powder called solder paste 3, flux, solvent and the like, and applied to necessary places by a printing method or the like. FIG. 5c shows that the integrated circuit element 4, the passive component 6, the connection pad 5 used for connection with the power element, and the like, which constitute the circuit, are placed at predetermined positions and heated to remelt the solder in the solder paste 3, This is soldering, and this is called the solder reflow method. After that, the lead wire 12 used to connect to the outside
To solder. FIG. 5d shows a step of mounting the power element and the control circuit on the heat sink. The insulating substrate 9, the primary heat sink 10, and the power element 11 are stacked at predetermined positions of the heat sink 7 with the solder plate 8 interposed therebetween.
The figure shows a state in which the solder is remelted by heating in an inert atmosphere or a reducing atmosphere to perform soldering, and thereafter the substrate 1 of the control circuit is bonded to a predetermined position of the heat sink with an adhesive. .. FIG. 5e shows a state where the control circuit board is connected to the power element by wire bonding after being bonded. The control circuit board is bonded to the predetermined position of the heat sink 7 with the adhesive 13, and then the power element 11 and the control circuit board are bonded. The upper connection pad 5 is connected by bonding an aluminum wire 14 by an ultrasonic wire bonding method. FIG. 5f shows a resin molded package 15 with an adhesive 13 in order to protect the above components mechanically and environmentally.
Then, the lead wire 12 is connected to the external terminal 15a integrally formed with the package 15 by soldering or welding. In FIG. 5g, the lid 16 is adhered to the one shown in FIG. Next, FIG. 6a is a diagram showing that the solder is remelted by heating in an inert atmosphere or a reducing atmosphere. Since the solder is heated in the above atmosphere, the product is in contact with the above atmosphere. Since the heat is further transferred to the inside, it is temporarily divided into the molten solder portion 19 and the unmelted portion 20. Further, although the solder 8 is plate-shaped, it is not always flat, and therefore it may contain air. FIG. 6B shows the place where all the solder has melted. Since the solder begins to melt from the outside, voids 1 remain in the solder 19 where the gas generated inside melts.
It will be 8.

【0003】[0003]

【発明が解決しようとする課題】従来の一次ヒートシン
クでは、放熱板とパワー素子搭載面とが平行に、又、絶
縁基板とも水平になるよう設計されているため、融着後
のはんだ中にボイドが発生しても外部に抜けない。この
ためボイドによって熱伝導性が悪くなり、設計時に期待
された放熱効果が得られず、信頼性を悪化させるという
問題点があった。
In the conventional primary heat sink, since the heat sink and the power element mounting surface are designed to be parallel to each other and to be horizontal with the insulating substrate, voids are generated in the solder after fusion. Even if it occurs, it will not come out. Therefore, there is a problem in that the voids deteriorate the thermal conductivity, the heat dissipation effect expected at the time of design cannot be obtained, and the reliability is deteriorated.

【0004】この発明は上記のような問題点を解消する
ためになされたもので、パワー素子からヒートシンクへ
の熱伝導を設計値通りにバラツキをなくすることを目的
とする。
The present invention has been made to solve the above problems, and an object thereof is to eliminate variations in heat conduction from a power element to a heat sink as designed.

【0005】[0005]

【課題を解決するための手段】この発明に係る半導体装
置の一次ヒートシンクは、二次ヒートシンクと部品搭載
面を平行にしないように傾斜を設け、又、絶縁基板と向
き合う面も絶縁基板と平行にしないものである。又、一
次ヒートシンクの上下面両側に溝を設けるものである。
In a primary heat sink of a semiconductor device according to the present invention, an inclination is provided so that the secondary heat sink and the component mounting surface are not parallel, and the surface facing the insulating substrate is also parallel to the insulating substrate. It does not. Further, grooves are provided on both upper and lower surfaces of the primary heat sink.

【0006】[0006]

【作用】この発明における一次ヒートシンクは、はんだ
融着面に傾斜を設けることによりボイドが傾斜の上面よ
り抜けるため絶縁基板と一次ヒートシンク、一次ヒート
シンクとパワー素子間がはんだだけで接触することによ
り放熱性が向上する。又溝を設けることによりボイドが
溝をつたい外部に抜けるため放熱性が向上する。
In the primary heat sink according to the present invention, since the void is removed from the upper surface of the slope by forming the slope on the solder-bonding surface, the insulating substrate and the primary heat sink, and the primary heat sink and the power element are contacted only by the solder, so that the heat radiation performance is improved. Is improved. Further, by providing the groove, the voids escape to the outside of the groove, which improves the heat dissipation.

【0007】[0007]

【実施例】実施例1.以下、この発明の一実施例を図に
ついて説明する。図1において、10は傾斜をもたせた
一次ヒートシンクであり、7、8、9、11は従来技術
と同様である。即ち、従来技術では10の一次ヒートシ
ンクは、ヒートシンク7と平行であったものを、図1の
ようにその部品搭載面10aと絶縁基板面10bとを水
平でないように傾斜を持たせたことにより、はんだ8で
融着を行うと、傾斜によりはんだ8の中のボイドが傾斜
の上面より外部に抜けることにより、はんだだけにより
融着できる。
EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 10 is a primary heat sink having an inclination, and 7, 8, 9, and 11 are the same as those in the prior art. That is, in the prior art, the primary heat sink 10 is parallel to the heat sink 7, but the component mounting surface 10a and the insulating substrate surface 10b are inclined so that they are not horizontal as shown in FIG. When the solder 8 is used for fusion, the voids in the solder 8 escape to the outside from the upper surface of the slope due to the inclination, so that the fusion can be performed only by the solder.

【0008】実施例2.図2は本発明の他の実施例を示
すもので、一次ヒートシンク10の絶縁基板9側に内部
方向に向けて傾斜を付け、かつ、中心部より内側上方に
向けエアー抜き穴16を設けたものである。
Example 2. FIG. 2 shows another embodiment of the present invention, in which the primary heat sink 10 is provided with an air vent hole 16 on the side of the insulating substrate 9 that is inclined toward the inner side and that is inwardly upward from the center portion. Is.

【0009】実施例3.なお実施例1では、傾斜を両側
に設けたが、図3に示すように、一次ヒートシンク10
のパワー素子面10aだけに傾斜を設けてもよい。
Embodiment 3. Although the slopes are provided on both sides in the first embodiment, as shown in FIG.
The power element surface 10a may be inclined.

【0010】実施例4.なお上記実施例では、傾斜を設
けたものを示したが、図4に示すように、一次ヒートシ
ンク10の上下の両側に溝17を設けることにより、は
んだ中に発生したボイド18が溝をつたい外部に抜ける
ようにすると、パワー素子11の発熱を、はんだ8、一
次ヒートシンク10、はんだ8、絶縁基板9、はんだ
8、ヒートシンク7へと、はんだ中にボイドがない分だ
け効率よく熱を伝達することができ、放熱効果が向上す
る。
Embodiment 4. It should be noted that although in the above-described embodiment, the one having the inclination is shown, as shown in FIG. 4, by providing the grooves 17 on the upper and lower sides of the primary heat sink 10, the void 18 generated in the solder is desired to form the groove. When it is made to escape to the outside, the heat generated by the power element 11 is efficiently transmitted to the solder 8, the primary heat sink 10, the solder 8, the insulating substrate 9, the solder 8, and the heat sink 7 as long as there are no voids in the solder. Therefore, the heat dissipation effect is improved.

【0011】[0011]

【発明の効果】以上のように本発明によれば、はんだ中
にボイド(エアー)が入らないので、はんだだけによる
接続が行え、このためパワー素子からヒートシンクへの
熱伝導性が向上し、熱伝導性不良の発生がないので、歩
留りよく製造でき、製品のコストダウンが図れる。
As described above, according to the present invention, since voids (air) do not enter the solder, connection can be made only by solder, which improves the thermal conductivity from the power element to the heat sink. Since there is no occurrence of poor conductivity, manufacturing can be performed with high yield, and product cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例による半導体装置を示す断
面図である。
FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.

【図2】この発明の他の実施例による半導体装置を示す
断面図である。
FIG. 2 is a sectional view showing a semiconductor device according to another embodiment of the present invention.

【図3】この発明の他の実施例による半導体装置を示す
断面図である。
FIG. 3 is a sectional view showing a semiconductor device according to another embodiment of the present invention.

【図4】この発明の他の実施例による半導体装置を示す
断面図である。
FIG. 4 is a sectional view showing a semiconductor device according to another embodiment of the present invention.

【図5】a〜gは従来の製造方法の組立て図である。5A to 5G are assembly diagrams of a conventional manufacturing method.

【図6】従来の製造方法におけるはんだの溶融状態を示
す図である。
FIG. 6 is a diagram showing a molten state of solder in a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

1 セラミック基板 2 電極 3 はんだペースト 4 集積回路素子 5 接続パッド 6 受動部品 7 ヒートシンク 8 はんだ板 9 絶縁基板 10 一次ヒートシンク 11 パワー素子 16 エアー抜き穴 17 溝 1 Ceramic Substrate 2 Electrode 3 Solder Paste 4 Integrated Circuit Element 5 Connection Pad 6 Passive Component 7 Heat Sink 8 Solder Plate 9 Insulating Substrate 10 Primary Heat Sink 11 Power Element 16 Air Vent Hole 17 Groove

【手続補正書】[Procedure amendment]

【提出日】平成4年12月18日[Submission date] December 18, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】全文[Name of item to be corrected] Full text

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【書類名】 明細書[Document name] Statement

【発明の名称】 半導体装置Title: Semiconductor device

【特許請求の範囲】[Claims]

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、パワー素子発熱部を
搭載した半導体装置の構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the structure of a semiconductor device having a power element heat generating portion.

【0002】[0002]

【従来の技術】図5〜図11は従来の半導体装置の製造
方法の組立て図である。図5はパワー素子を制御するた
めの制御回路を構成するための基板であるセラミック基
板1上に、回路を構成するための電極2を焼成したもの
である。又、部品を搭載するためのランドと称する取付
電極が配置してある。次に図6は上記取付電極2にはん
だペースト3と称するはんだ粉とフラックス、溶剤等を
混ぜ合わせてペースト状にしたものを印刷法などで必要
ケ所に塗布したものである。図7は回路を構成する、集
積回路素子4、受動部品6、パワー素子との接続に使用
する接続パッド5などを所定の位置に置き、加熱しては
んだペースト3中のはんだを再溶融し、はんだ付けを行
ったものであり、これをはんだリフロー法といってい
る。その後に外部との接続に使用するリード線12をは
んだ付けする。図8はヒートシンク上にパワー素子及び
制御回路を搭載する工程を示したもので、ヒートシンク
7の所定の位置に絶縁基板9、一次ヒートシンク10、
パワー素子11をはんだ板8を挟んで積み重ね、不活性
雰囲気あるいは還元雰囲気中で加熱してはんだを再溶融
してはんだ付けを行う状態を示しており、その後に同ヒ
ートシンクの所定の位置に前述の制御回路の基板1を接
着剤にて接着する。図9は制御回路基板を接着後にパワ
ー素子とワイヤーボンドにて接続したところを示すもの
で、ヒートシンク7の所定位置に制御回路基板を接着剤
13で接着し、その後にパワー素子11と制御回路基板
上の接続パッド5を超音波ワイヤーボンド法にてアルミ
ニューム線14をボンディングして接続したものであ
る。図10は上記部品を機械的、環境的に保護するため
に、樹脂成形されたパッケージ15を接着剤13にて接
着した後、パッケージ15に一体成形されている外部端
子15aに、リード線12をはんだ付けあるいは溶接に
て接続したものである。図11は外部より遮断するた
め、図10のものに蓋16を接着剤13にて接着したも
のである。次に図12は不活性雰囲気あるいは還元雰囲
気中で加熱してはんだが再溶融しているところの図であ
るが、上記雰囲気にて加熱しているため、製品は上記雰
囲気と接触している外部より内部に向けて熱が伝わるた
め、一時的には、溶融したはんだの部分19と、溶融し
ていない部分20とに分かれる。又、はんだ8は板状で
あるが、必ずしも平たんでないので、空気を抱き込む可
能性がある。図13ははんだがすべて溶融した所を示
し、はんだは、外側より溶融しはじめるため、内部に発
生したガス等が溶融したはんだ19中に残りボイド18
になる。
5 to 11 are assembly diagrams of a conventional method of manufacturing a semiconductor device. In FIG. 5, an electrode 2 for forming a circuit is fired on a ceramic substrate 1 which is a substrate for forming a control circuit for controlling a power element. Further, mounting electrodes called lands for mounting components are arranged. Next, FIG. 6 shows the above-mentioned mounting electrode 2 in which a solder powder called a solder paste 3, a flux, a solvent and the like are mixed to form a paste, which is applied to necessary places by a printing method or the like. In FIG. 7 , the integrated circuit element 4, the passive component 6, and the connection pad 5 used for connection with the power element, which form the circuit, are placed at predetermined positions and heated to remelt the solder in the solder paste 3, This is soldering, and this is called the solder reflow method. After that, the lead wire 12 used for connection to the outside is soldered. FIG. 8 shows a process of mounting the power element and the control circuit on the heat sink . The insulating substrate 9, the primary heat sink 10, and the insulating substrate 9 are provided at predetermined positions of the heat sink 7.
It shows a state in which the power elements 11 are stacked with the solder plate 8 sandwiched therebetween, and heated in an inert atmosphere or a reducing atmosphere to remelt the solder for soldering, and thereafter, at a predetermined position on the heat sink. The substrate 1 of the control circuit is bonded with an adhesive. FIG. 9 shows a state in which the control circuit board is connected to the power element by wire bonding after being bonded . The control circuit board is bonded to the predetermined position of the heat sink 7 with the adhesive 13, and then the power element 11 and the control circuit board are bonded. The upper connection pad 5 is connected by bonding an aluminum wire 14 by an ultrasonic wire bonding method. In FIG. 10, in order to protect the above components mechanically and environmentally, a resin-molded package 15 is adhered with an adhesive agent 13, and then a lead wire 12 is attached to an external terminal 15a integrally molded with the package 15. They are connected by soldering or welding. In FIG. 11 , the lid 16 is bonded to the one in FIG. Next, FIG. 12 is a diagram showing that the solder is remelted by heating in an inert atmosphere or a reducing atmosphere. However, since the solder is heated in the above atmosphere, the product is in contact with the above atmosphere. Since the heat is further transferred to the inside, the molten solder portion 19 and the unmelted portion 20 are temporarily separated. Further, the solder 8 is plate-shaped, but is not necessarily flat, and therefore it may contain air. FIG. 13 shows a portion where all the solder has melted . Since the solder begins to melt from the outside, voids 18 remain in the solder 19 where the gas generated inside melts.
become.

【0003】[0003]

【発明が解決しようとする課題】従来の一次ヒートシン
クでは、放熱板とパワー素子搭載面とが平行に、又、絶
縁基板とも水平になるよう設計されているため、融着後
のはんだ中にボイドが発生しても外部に抜けない。この
ためボイドによって熱伝導性が悪くなり、設計時に期待
された放熱効果が得られず、信頼性を悪化させるという
問題点があった。
In the conventional primary heat sink, since the heat sink and the power element mounting surface are designed to be parallel to each other and to be horizontal with the insulating substrate, voids are generated in the solder after fusion. Even if it occurs, it will not come out. Therefore, there is a problem in that the voids deteriorate the thermal conductivity, the heat dissipation effect expected at the time of design cannot be obtained, and the reliability is deteriorated.

【0004】この発明は上記のような問題点を解消する
ためになされたもので、パワー素子からヒートシンクへ
の熱伝導を設計値通りにバラツキをなくすることを目的
とする。
The present invention has been made to solve the above problems, and an object thereof is to eliminate variations in heat conduction from a power element to a heat sink as designed.

【0005】[0005]

【課題を解決するための手段】この発明に係る半導体装
置の一次ヒートシンクは、二次ヒートシンクと部品搭載
面を平行にしないように傾斜を設け、又、絶縁基板と向
き合う面も絶縁基板と平行にしないものである。又、一
次ヒートシンクの上下面両側に溝を設けるものである。
In a primary heat sink of a semiconductor device according to the present invention, an inclination is provided so that the secondary heat sink and the component mounting surface are not parallel, and the surface facing the insulating substrate is also parallel to the insulating substrate. It does not. Further, grooves are provided on both upper and lower surfaces of the primary heat sink.

【0006】[0006]

【作用】この発明における一次ヒートシンクは、はんだ
融着面に傾斜を設けることによりボイドが傾斜の上面よ
り抜けるため絶縁基板と一次ヒートシンク、一次ヒート
シンクとパワー素子間がはんだだけで接触することによ
り放熱性が向上する。又溝を設けることによりボイドが
溝をつたい外部に抜けるため放熱性が向上する。
In the primary heat sink according to the present invention, since the void is removed from the upper surface of the slope by forming the slope on the solder-bonding surface, the insulating substrate and the primary heat sink, and the primary heat sink and the power element are contacted only by the solder, so that the heat radiation performance is improved. Is improved. Further, by providing the groove, the voids escape to the outside of the groove, which improves the heat dissipation.

【0007】[0007]

【実施例】実施例1.以下、この発明の一実施例を図に
ついて説明する。図1において、10は傾斜をもたせた
一次ヒートシンクであり、7、8、9、11は従来技術
と同様である。即ち、従来技術では10の一次ヒートシ
ンクは、ヒートシンク7と平行であったものを、図1の
ようにその部品搭載面10aと絶縁基板面10bとを水
平でないように傾斜を持たせたことにより、はんだ8で
融着を行うと、傾斜によりはんだ8の中のボイドが傾斜
の上面より外部に抜けることにより、はんだだけにより
融着できる。
EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 10 is a primary heat sink having an inclination, and 7, 8, 9, and 11 are the same as those in the prior art. That is, in the prior art, the primary heat sink 10 is parallel to the heat sink 7, but the component mounting surface 10a and the insulating substrate surface 10b are inclined so that they are not horizontal as shown in FIG. When the solder 8 is used for fusion, the voids in the solder 8 escape to the outside from the upper surface of the slope due to the inclination, so that the fusion can be performed only by the solder.

【0008】実施例2.図2は本発明の他の実施例を示
すもので、一次ヒートシンク10の絶縁基板9側に内部
方向に向けて傾斜を付け、かつ、中心部より内側上方に
向けエアー抜き穴16を設けたものである。
Example 2. FIG. 2 shows another embodiment of the present invention in which the insulating substrate 9 side of the primary heat sink 10 is inclined toward the inner side, and the air vent hole 16 is provided inward from the central portion toward the upper side. Is.

【0009】実施例3.なお実施例1では、傾斜を両側
に設けたが、図3に示すように、一次ヒートシンク10
のパワー素子面10aだけに傾斜を設けてもよい。
Embodiment 3. Although the slopes are provided on both sides in the first embodiment, as shown in FIG.
The power element surface 10a may be inclined.

【0010】実施例4.なお上記実施例では、傾斜を設
けたものを示したが、図4に示すように、一次ヒートシ
ンク10の上下の両側に溝17を設けることにより、は
んだ中に発生したボイド18が溝をつたい外部に抜ける
ようにすると、パワー素子11の発熱を、はんだ8、一
次ヒートシンク10、はんだ8、絶縁基板9、はんだ
8、ヒートシンク7へと、はんだ中にボイドがない分だ
け効率よく熱を伝達することができ、放熱効果が向上す
る。
Embodiment 4. It should be noted that although in the above-described embodiment, the one having the inclination is shown, as shown in FIG. 4, by providing the grooves 17 on the upper and lower sides of the primary heat sink 10, the void 18 generated in the solder is desired to form the groove. When it is made to escape to the outside, the heat generated by the power element 11 is efficiently transmitted to the solder 8, the primary heat sink 10, the solder 8, the insulating substrate 9, the solder 8, and the heat sink 7 as long as there are no voids in the solder. Therefore, the heat dissipation effect is improved.

【0011】[0011]

【発明の効果】以上のように本発明によれば、はんだ中
にボイド(エアー)が入らないので、はんだだけによる
接続が行え、このためパワー素子からヒートシンクへの
熱伝導性が向上し、熱伝導性不良の発生がないので、歩
留りよく製造でき、製品のコストダウンが図れる。
As described above, according to the present invention, since voids (air) do not enter the solder, connection can be made only by solder, which improves the thermal conductivity from the power element to the heat sink. Since there is no occurrence of poor conductivity, manufacturing can be performed with high yield, and product cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例による半導体装置を示す断
面図である。
FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.

【図2】この発明の他の実施例による半導体装置を示す
断面図である。
FIG. 2 is a sectional view showing a semiconductor device according to another embodiment of the present invention.

【図3】この発明の他の実施例による半導体装置を示す
断面図である。
FIG. 3 is a sectional view showing a semiconductor device according to another embodiment of the present invention.

【図4】この発明の他の実施例による半導体装置を示す
断面図である。
FIG. 4 is a sectional view showing a semiconductor device according to another embodiment of the present invention.

【図5】従来の製造方法の組立て図である。FIG. 5 is an assembly diagram of a conventional manufacturing method.

【図6】従来の製造方法の組立て図である。 FIG. 6 is an assembly diagram of a conventional manufacturing method.

【図7】従来の製造方法の組立て図である。FIG. 7 is an assembly diagram of a conventional manufacturing method.

【図8】従来の製造方法の組立て図である。FIG. 8 is an assembly diagram of a conventional manufacturing method.

【図9】従来の製造方法の組立て図である。FIG. 9 is an assembly diagram of a conventional manufacturing method.

【図10】従来の製造方法の組立て図である。FIG. 10 is an assembly diagram of a conventional manufacturing method.

【図11】従来の製造方法の組立て図である。FIG. 11 is an assembly diagram of a conventional manufacturing method.

【図12】従来の製造方法におけるはんだの溶融状態をFIG. 12 shows a molten state of solder in a conventional manufacturing method.
示す図である。FIG.

【図13】従来の製造方法におけるはんだの溶融状態をFIG. 13 shows a molten state of solder in a conventional manufacturing method.
示す図である。FIG.

【符号の説明】 1 セラミック基板 2 電極 3 はんだペースト 4 集積回路素子 5 接続パッド 6 受動部品 7 ヒートシンク 8 はんだ板 9 絶縁基板 10 一次ヒートシンク 11 パワー素子 16 エアー抜き穴 17 溝[Explanation of symbols] 1 ceramic substrate 2 electrode 3 solder paste 4 integrated circuit element 5 connection pad 6 passive component 7 heat sink 8 solder plate 9 insulating substrate 10 primary heat sink 11 power element 16 air vent hole 17 groove

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】全図[Correction target item name] All drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図1】 [Figure 1]

【図2】 [Fig. 2]

【図3】 [Figure 3]

【図4】 [Figure 4]

【図5】 [Figure 5]

【図6】 [Figure 6]

【図7】 [Figure 7]

【図8】 [Figure 8]

【図9】 [Figure 9]

【図10】 [Figure 10]

【図11】 FIG. 11

【図12】 [Fig. 12]

【図13】 [Fig. 13]

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 放熱板上に、絶縁基板、一次ヒートシン
ク及びパワー素子をそれぞれはんだにて融着する三層構
造の半導体装置において、上記一次ヒートシンクのパワ
ー素子側に傾斜を設けたことを特徴とする半導体装置。
1. A semiconductor device having a three-layer structure in which an insulating substrate, a primary heat sink, and a power element are fused together by solder on a heat dissipation plate, wherein an inclination is provided on the power element side of the primary heat sink. Semiconductor device.
【請求項2】 放熱板上に、絶縁基板、一次ヒートシン
ク及びパワー素子をそれぞれはんだにて融着する三層構
造の半導体装置において、上記一次ヒートシンクのパワ
ー素子側及び絶縁基板側の両側に傾斜を設けたことを特
徴とする半導体装置。
2. A semiconductor device having a three-layer structure in which an insulating substrate, a primary heat sink, and a power element are fused on a heat sink by soldering, respectively, and a tilt is provided on both sides of the power element side and the insulating substrate side of the primary heat sink. A semiconductor device provided.
【請求項3】 放熱板上に、絶縁基板、一次ヒートシン
ク及びパワー素子をそれぞれはんだにて融着する三層構
造の半導体装置において、上記一次ヒートシンクの絶縁
基板側に両側から内部方向に各々上向きの傾斜を設け、
かつその中心部より内側上方に向け斜めのエアー抜き穴
を設けたことを特徴とする半導体装置。
3. A semiconductor device having a three-layer structure in which an insulating substrate, a primary heat sink, and a power element are fused on a heat dissipation plate with solder, respectively, in which the insulating substrate side of the primary heat sink faces upward from both sides inward. With a slope,
Further, a semiconductor device is characterized in that an oblique air vent hole is provided inward and upward from a central portion thereof.
【請求項4】 放熱板上に、絶縁基板、一次ヒートシン
ク及びパワー素子をそれぞれはんだにて融着する三層構
造の半導体装置において、上記一次ヒートシンクの上下
の両側に溝を設けたことを特徴とする半導体装置。
4. A semiconductor device having a three-layer structure in which an insulating substrate, a primary heat sink and a power element are fused on a heat sink by soldering, respectively, and grooves are provided on both upper and lower sides of the primary heat sink. Semiconductor device.
JP3337777A 1991-11-26 1991-11-26 Semiconductor device Pending JPH05160309A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3337777A JPH05160309A (en) 1991-11-26 1991-11-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3337777A JPH05160309A (en) 1991-11-26 1991-11-26 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05160309A true JPH05160309A (en) 1993-06-25

Family

ID=18311869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3337777A Pending JPH05160309A (en) 1991-11-26 1991-11-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05160309A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205337A (en) * 2019-06-17 2020-12-24 富士電機株式会社 Semiconductor module and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205337A (en) * 2019-06-17 2020-12-24 富士電機株式会社 Semiconductor module and semiconductor device

Similar Documents

Publication Publication Date Title
US6448645B1 (en) Semiconductor device
JP5853525B2 (en) Semiconductor chip positioning jig and semiconductor device manufacturing method
JPH1056131A (en) Semiconductor device
JP4557804B2 (en) Semiconductor device and manufacturing method thereof
JP7215206B2 (en) Semiconductor device manufacturing method
CN111602233B (en) Method for manufacturing semiconductor device
JP4888085B2 (en) Manufacturing method of semiconductor device
JPH0936174A (en) Semiconductor device and its mounting method
JP2002076254A (en) Power semiconductor module and its manufacturing method
JPH05160309A (en) Semiconductor device
JP2006041363A (en) Resin-sealed semiconductor device
JP6877271B2 (en) Manufacturing method of optical module
JPH03187247A (en) Semiconductor integrated circuit device and fabrication thereof
JPH11238962A (en) Manufacture of semiconductor device and the semiconductor device
JPH11340350A (en) Container for electronic device and sealing method therefor
JP2001308211A (en) Package for containing electronic component
JPH0883872A (en) Package for semiconductor element
JPH0437137A (en) Semiconductor chip or semiconductor device and manufacture thereof
JPH05226575A (en) Semiconductor device
JPS5965458A (en) Manufature of semiconductor device
JP3973068B2 (en) Soldering method
JPH06140540A (en) Heat sink and mounting method for semiconductor device using same
KR101891594B1 (en) Metal layer integrated solder, pcb integrated solder and solder bonding method including the same
JP3325460B2 (en) Semiconductor device mounting structure and semiconductor element storage package used therein
JP3187291B2 (en) Package for storing semiconductor elements