JPH0515448U - Ceramic package cage - Google Patents
Ceramic package cageInfo
- Publication number
- JPH0515448U JPH0515448U JP068382U JP6838291U JPH0515448U JP H0515448 U JPH0515448 U JP H0515448U JP 068382 U JP068382 U JP 068382U JP 6838291 U JP6838291 U JP 6838291U JP H0515448 U JPH0515448 U JP H0515448U
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- fine wiring
- leads
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【目的】 リードのコプラナリティ確保のためポリイミ
ド樹脂等の耐熱性樹脂テープをプラスチックタイバーと
して使用したリードフレームの使用を可能とする。
【構成】 LSI チップをマウントすべきセラミックス製
のベース１の表面周辺部に微細配線部２を形成し、この
微細配線部２のパッド部に対し、リード3cのコプラナリ
ティ確保のために耐熱製樹脂テープ3dをプラスチックタ
イバーとして用いたリードフレーム３のリード3cを熱圧
着法，又はサーモソニック法にて接合する。
(57) [Abstract] [Purpose] It is possible to use a lead frame that uses a heat-resistant resin tape such as polyimide resin as a plastic tie bar to secure the coplanarity of the lead. [Structure] A fine wiring portion 2 is formed on the peripheral portion of the surface of a ceramic base 1 on which an LSI chip is to be mounted, and a heat-resistant resin tape is formed on the pad portion of the fine wiring portion 2 to secure the coplanarity of the leads 3c. The leads 3c of the lead frame 3 using 3d as a plastic tie bar are joined by a thermocompression bonding method or a thermosonic method.
Description
【０００１】[0001]
本考案はベース材料としてセラミックスを用いたパッケージに関する。 The present invention relates to a package using ceramics as a base material.
【０００２】[0002]
図５は従来のサークワッド形のセラミックパッケージを用いて形成したLSI の 断面構造図であり、セラミックス製のベース31の表面周辺部にガラス32を介して 図６に示す如きリードフレーム33における各リード34の先端部を接着固定して構 成される。このようなセラミックパッケージにLSI チップを組み付ける場合には 、ベース31表面の中央部に破線で示す如くLSI チップ35をシールガラス等により 封着してマウントし、LSI チップ35の各パッドとリード34の端部との間をワイヤ ボンディング法等によりワイヤ36にて接続した後、同じく表面周辺部にガラスを 付与したセラミックキャップ37をかぶせ、400 ℃〜450 ℃で加熱, 封止して半導 体集積回路として製品化される。 FIG. 5 is a cross-sectional structural view of an LSI formed by using a conventional squad-type ceramic package, in which each lead in a lead frame 33 as shown in FIG. It is constructed by adhesively fixing the tip of 34. When assembling an LSI chip in such a ceramic package, the LSI chip 35 is mounted on the center of the surface of the base 31 by sealing glass as shown by the broken line, and each pad of the LSI chip 35 and the lead 34 are mounted. After connecting the ends with wires 36 by wire bonding, etc., cover the surface with a ceramic cap 37 with glass applied, heat at 400 ° C to 450 ° C, and seal to integrate the semiconductor. Commercialized as a circuit.
【０００３】[0003]
ところでこのようなセラミックスパッケージを製造する場合、リードフレーム 33の各リード34の端部はガラスを用いてベース31表面に固定するため、リード34 は 400℃以上の高温に加熱される。このためリードフレーム33におけるリード34 相互のコプラナリティ (平面性) を維持するためリード34を相互に連繋補強する タイバーとしては、Ni合金等が用いられ、これをリード34間に渡して銀ロー付に てリード34と一体化する構成が採られている。 When manufacturing such a ceramic package, the ends of the leads 34 of the lead frame 33 are fixed to the surface of the base 31 using glass, so the leads 34 are heated to a high temperature of 400 ° C. or higher. Therefore, in order to maintain the mutual coplanarity (planarity) of the leads 34 in the lead frame 33, Ni alloy or the like is used as a tie bar for connecting and reinforcing the leads 34 to each other. The structure is integrated with the lead 34.
【０００４】 ところでこのようなNi合金製のタイバー等を用いることはコストアップを免れ 得ないことから、近年開発されているポリイミド樹脂等の耐熱性樹脂テープを用 いたプラスチックタイバーの使用が望まれている。しかし上述した如くリードを シールガラスにて封着する構成となっているためポリイミド樹脂テープでは耐熱 性が十分でなく、使用出来ないという問題があった。By the way, since using such a tie bar made of Ni alloy is inevitable to increase the cost, it is desired to use a plastic tie bar using a heat-resistant resin tape such as a polyimide resin which has been developed in recent years. There is. However, since the leads are sealed with the sealing glass as described above, the polyimide resin tape has a problem that it cannot be used because of insufficient heat resistance.
【０００５】 本考案はかかる事情に鑑みなされたものであって、その目的とするところはポ リイミド樹脂等の耐熱性樹脂テープをプラスチックタイバーとして使用可能とし たセラミックパッケージを提供するにある。The present invention has been made in view of the above circumstances, and an object thereof is to provide a ceramic package in which a heat-resistant resin tape such as a polyimide resin can be used as a plastic tie bar.
【０００６】[0006]
本考案に係るセラミックパッケージは、半導体チップをマウントすべきセラミ ックス製のベース表面の周縁部寄りの位置に微細配線部を形成し、該微細配線部 のパッド部に、リード同士をその平面性を維持すべく耐熱性樹脂テープで補強し たリードフレームにおける前記リードの一端部を圧着する。 In the ceramic package according to the present invention, a fine wiring portion is formed at a position near the peripheral portion of the surface of a ceramic base on which a semiconductor chip is to be mounted, and the pads of the fine wiring portion have leads with flatness. One end of the lead is crimped on the lead frame reinforced with heat-resistant resin tape to maintain it.
【０００７】[0007]
本考案にあってはこれによって、リード温度が極めて低く維持出来、タイバー としてポリイミド樹脂テープ等の耐熱性樹脂テープの使用が可能となる。 In the present invention, this makes it possible to keep the lead temperature extremely low and use a heat resistant resin tape such as a polyimide resin tape as the tie bar.
【０００８】[0008]
以下本考案をその実施例を示す図面に基づき具体的に説明する。 （実施例１） 図１は本考案に係るセラミックパッケージの断面構造図であり、図中１は99.5 ％のAl2 Ｏ2 からなるセラミックス製の矩形状をなすベースを示している。この ベース１の表面にはその周辺部寄りの位置に微細配線部２が形成されている。微 細配線部２はスパッタリング法等によりTi, Ni, Au膜をこの順序で積層形成した 後、フォトリソグラフィ技術にて微細配線パターンを形成し、その配線上にAuメ ッキ (Auの全厚さ：3.0 μm 以上) を施して形成してある。Hereinafter, the present invention will be specifically described with reference to the drawings showing an embodiment thereof. (Embodiment 1) FIG. 1 is a sectional structural view of a ceramic package according to the present invention, in which reference numeral 1 shows a ceramic rectangular base made of 99.5% Al 2 O 2 . A fine wiring portion 2 is formed on the surface of the base 1 at a position near the peripheral portion. The fine wiring part 2 is formed by stacking Ti, Ni, and Au films in this order by a sputtering method or the like, and then a fine wiring pattern is formed by photolithography, and the Au plating (the entire thickness of Au) is formed on the wiring. S: 3.0 μm or more).
【０００９】 この微細配線部２におけるベース１の周辺部寄りに形成されたパッド部（図示 せず）に図２に示す如きリードフレーム３における各リード3cの一端部をその表 面のAu同士が一体化するよう熱圧着させて接合する。リードフレーム３における 内側のフレーム3bを切除した後、微細配線部２とリード3cとの熱圧着部を覆う態 様でPbＯ−Ｖ2 Ｏ5 系のシールガラス４にてウィンドフレーム５を固定する。 セラミックパッケージとしては通常この段階, 又はウィンドフレーム５を固定 する前の段階でユーザに出荷される。ユーザ側においてはウィンドフレーム５で 囲われた内側に破線で示す如くLSI チップ６をガラス等を用いて300 〜320 ℃で ５〜10分で固着し、LSI チップ６上のパッドと微細配線部２のパッド部との間を ワイヤボンディング法によりワイヤにて接続し、ウィンドフレーム５上に保護カ バー（図示せず）を固定して製品化する。In the pad portion (not shown) formed near the peripheral portion of the base 1 in the fine wiring portion 2, one end portion of each lead 3c in the lead frame 3 as shown in FIG. Join by thermocompression bonding so as to be integrated. After the inner frame 3b of the lead frame 3 is cut off, the wind frame 5 is fixed with a PbO—V 2 O 5 system seal glass 4 so as to cover the thermocompression bonding portion between the fine wiring portion 2 and the lead 3c. The ceramic package is usually shipped to the user at this stage or before fixing the wind frame 5. On the user side, the LSI chip 6 is fixed to the inside surrounded by the window frame 5 using glass or the like at 300 to 320 ° C. for 5 to 10 minutes as shown by the broken line, and the pad on the LSI chip 6 and the fine wiring portion 2 are fixed. The pads are connected to each other by wires by a wire bonding method, and a protective cover (not shown) is fixed on the wind frame 5 for commercialization.
【００１０】 図２はサークワッド形用に組み立てたリードフレームの模式的平面図、図３は 図２の如く組み立てる前のリードフレーム用材料の模式的平面図である。リード フレーム３は42アロイ製の２本の帯状をなすフレーム3a,3b 間に相互に平行に渡 した態様で多数のリード3cを形成すると共に、このリード3cを相互に繋ぐ態様で 両面側からポリイミド樹脂等の耐熱性樹脂テープ3dを貼着固定したものを夫々一 辺とするよう四角形状に配置し、耐熱性樹脂テープの両端部同士を相互に連結し て構成されている。FIG. 2 is a schematic plan view of a lead frame assembled for a sir quad type, and FIG. 3 is a schematic plan view of a lead frame material before being assembled as shown in FIG. The lead frame 3 has a large number of leads 3c formed in parallel with each other between two strip-shaped frames 3a, 3b made of 42 alloy, and the leads 3c are connected to each other from both sides with polyimide. A heat-resistant resin tape 3d made of resin or the like is attached and fixed in a rectangular shape with one side each, and both ends of the heat-resistant resin tape are connected to each other.
【００１１】 このようなリードフレーム３の材料は、図３に示す如く42アロイ製の帯状をな すフレーム3a,3b 間に渡した態様で多数のリード3cを形成し、各リード3cの略中 間部に両面側から耐熱性樹脂テープ3dを向い合わせに貼着してなる帯状材を図示 しないロールにそのまま長手方向に巻き込んだ状態で用意してあり、これを図２ に示すリードフレーム３四角形の各辺夫々の長さに相当する長さに切断して、必 要な数のリード3c及びフレーム3a,3b を残して他を切除し、耐熱性樹脂テープ3d の両端部同士を相互に接着して構成される。リード3cの形成法については特に限 定するものではないが、通常はフレーム3a,3b に渡した金属性薄板をエッチング 技術にてスリットすることにより形成される。図中3eはベース１に対しリードフ レーム３を位置決めするための治具用の孔である。Such a material of the lead frame 3 forms a large number of leads 3c in such a manner that it is passed between the 42 alloy band-shaped frames 3a and 3b as shown in FIG. A belt-shaped material made by sticking heat-resistant resin tapes 3d facing each other from both sides to the interspace is prepared by being rolled up in the longitudinal direction as it is on a roll (not shown). This is shown in FIG. Cut into lengths that correspond to the lengths of the sides of the heat-resistant resin tape 3d, leaving the necessary number of leads 3c and frames 3a and 3b, and then cutting the others. Configured. The method of forming the lead 3c is not particularly limited, but it is usually formed by slitting a metal thin plate passed over the frames 3a and 3b by an etching technique. In the figure, 3e is a jig hole for positioning the lead frame 3 with respect to the base 1.
【００１２】 （実施例２） 図４は本考案の他の実施例を示す断面構造図であり、図中１は96％のAl2 Ｏ3 からなるセラミックス製のベースを示している。ベース１の表面の周辺部には無 電解のCu膜を形成した後、これをフォトリソグラフィ技術により配線パターンに 成形し、配線パターンの配線の表面にNi，Auメッキ層を積層して微細配線部２を 形成してある。この微細配線部２におけるベース１周辺部寄りに形成してあるパ ッドには図２に示すのと同様にリードフレーム３のリード3cの一端をサーモソニ ック技術にて接合させてある。(Embodiment 2) FIG. 4 is a sectional structural view showing another embodiment of the present invention, in which 1 indicates a ceramic base made of 96% Al 2 O 3 . After forming an electroless Cu film on the periphery of the surface of the base 1, this is formed into a wiring pattern by photolithography technology, and the Ni and Au plating layers are laminated on the surface of the wiring of the wiring pattern to form a fine wiring section. 2 has been formed. As shown in FIG. 2, one end of the lead 3c of the lead frame 3 is joined to the pad formed near the peripheral portion of the base 1 in the fine wiring portion 2 by a thermosonic technique.
【００１３】 このようなセラミックパッケージにLSI チップをマウントして製品化する場合 にはベース１の中央部にガラスを用いてLSI チップ６を接着固定し、LSI チップ のパッド部と微細配線部のパッド部との間をワイヤボンディング法を適用してワ イヤ７にて接続した後、ベース１上に固定したリードフレーム３のフレーム3a,3 b を切除しベース１の表面を合成樹脂８にてモールドする。 なお、上述の実施例では微細配線部２のパッド部に対するリード3cの接続を熱 圧着法, サーモソニック法にて行う場合を示したが、特にこれに限るものではな く耐熱性樹脂テープ3dの耐熱温度範囲内で相互に圧着し得る技術であれば良い。When the LSI chip is mounted on such a ceramic package for commercialization, the LSI chip 6 is adhered and fixed to the center of the base 1 using glass, and the pads of the LSI chip and the pads of the fine wiring part are attached. After connecting to the parts by wire bonding method with wires 7, the frames 3a and 3b of the lead frame 3 fixed on the base 1 are cut off and the surface of the base 1 is molded with synthetic resin 8. To do. Although the lead 3c is connected to the pad portion of the fine wiring portion 2 by the thermocompression bonding method or the thermosonic method in the above-described embodiment, the present invention is not limited to this. Any technique can be used as long as they can be bonded to each other within the heat resistant temperature range.
【００１４】[0014]
以上の如く本考案品にあってはセラミックス製のベース上に微細配線部を形成 し、そのパッド部にリードフレームのリードを圧着接合せしめる構成としてある から、従来の如くリードフレームのリードをガラスシールに対し封着する構成と 比較してリードが受ける熱的影響が大幅に低減され、リードフレームのリードの コプラナリティ保持のために耐熱製樹脂テープを使用することが可能となり、セ ラミックスタイバー等を使用する場合に比較してリードフレームコストの大幅な 低減が図れる等、本考案は優れた効果を奏するものである。 As described above, in the product of the present invention, the fine wiring portion is formed on the ceramic base, and the lead frame lead is crimp-bonded to the pad portion. On the other hand, the thermal effect on the leads is significantly reduced compared to the structure in which the leads are sealed, and it becomes possible to use heat-resistant resin tape to maintain the coplanarity of the leads of the lead frame. The present invention has excellent effects such as a significant reduction in lead frame cost compared to when it is used.
【図１】本考案に係るセラミックパッケージの断面構造
図である。1 is a cross-sectional structural view of a ceramic package according to the present invention.
【図２】使用するリードフレームの模式的平面図であ
る。FIG. 2 is a schematic plan view of a lead frame used.
【図３】リードフレーム材料の模式的平面図である。FIG. 3 is a schematic plan view of a lead frame material.
【図４】本考案の他の実施例を示す断面構造図である。FIG. 4 is a sectional structural view showing another embodiment of the present invention.
【図５】従来のサークワッド形セラミックパッケージの
断面構造図である。FIG. 5 is a cross-sectional structure diagram of a conventional quad-type ceramic package.
【図６】従来のサークワッド形用のリードフレームを示
す模式的平面図である。FIG. 6 is a schematic plan view showing a conventional quad-type lead frame.
１ セラミックス製のベース ２ 微細配線部 ３ リードフレーム ４ シールガラス ５ ウィンドフレーム 1 Ceramics base 2 Fine wiring part 3 Lead frame 4 Seal glass 5 Wind frame
───────────────────────────────────────────────────── フロントページの続き (72)考案者 藤井 平八 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属セラミツクス内 (72)考案者 横地 正雄 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属セラミツクス内 (72)考案者 高橋 英二 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属セラミツクス内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Creator Heihachi Fujii 2701-1 Iwakura, Omine-cho, Mine-shi, Yamaguchi Prefecture Sumitomo Metal Ceramics Co., Ltd. (72) Masao Yokochi 2701 Iwakura east-share, Omine-cho, Mine-shi, Yamaguchi Prefecture 1 Sumitomo Metals Ceramics Co., Ltd. (72) Inventor Eiji Takahashi 2701-1 Iwakura, Tomine, Omine-cho, Mine City, Yamaguchi Prefecture 1 Sumitomo Metals Ceramics Co., Ltd.
Claims (1)
クス製のベース表面の周縁部寄りの位置に微細配線部を
形成し、該微細配線部の各パッド部に、リード同士を相
互の平面性を維持すべく耐熱性樹脂テープで連繋補強し
た状態のリードフレームにおける前記各リードの一端部
を圧着したことを特徴とするセラミックパッケージ。1. A fine wiring portion is formed at a position near a peripheral portion of a surface of a ceramic base on which a semiconductor chip is to be mounted, and each pad portion of the fine wiring portion maintains mutual flatness of leads. A ceramic package, characterized in that one end of each lead is crimped to the lead frame in a state of being continuously reinforced with a heat-resistant resin tape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP068382U JPH0515448U (en) | 1991-07-31 | 1991-07-31 | Ceramic package cage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP068382U JPH0515448U (en) | 1991-07-31 | 1991-07-31 | Ceramic package cage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0515448U true JPH0515448U (en) | 1993-02-26 |
Family
ID=13372127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP068382U Pending JPH0515448U (en) | 1991-07-31 | 1991-07-31 | Ceramic package cage |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0515448U (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4971871A (en) * | 1972-11-10 | 1974-07-11 | ||
| JPS5524477A (en) * | 1978-08-09 | 1980-02-21 | Nec Corp | Integrated circuit |
| JPS5582389A (en) * | 1978-12-15 | 1980-06-21 | Nec Home Electronics Ltd | Scanning speed change method for printer |
| JPS62232948A (en) * | 1986-04-03 | 1987-10-13 | Sumitomo Metal Mining Co Ltd | Lead frame |
| JPH0235758A (en) * | 1988-07-26 | 1990-02-06 | Seiko Epson Corp | Semiconductor device |
| JPH03123067A (en) * | 1989-10-05 | 1991-05-24 | Shinko Electric Ind Co Ltd | Lead frame and semiconductor device |
-
1991
- 1991-07-31 JP JP068382U patent/JPH0515448U/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4971871A (en) * | 1972-11-10 | 1974-07-11 | ||
| JPS5524477A (en) * | 1978-08-09 | 1980-02-21 | Nec Corp | Integrated circuit |
| JPS5582389A (en) * | 1978-12-15 | 1980-06-21 | Nec Home Electronics Ltd | Scanning speed change method for printer |
| JPS62232948A (en) * | 1986-04-03 | 1987-10-13 | Sumitomo Metal Mining Co Ltd | Lead frame |
| JPH0235758A (en) * | 1988-07-26 | 1990-02-06 | Seiko Epson Corp | Semiconductor device |
| JPH03123067A (en) * | 1989-10-05 | 1991-05-24 | Shinko Electric Ind Co Ltd | Lead frame and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5304842A (en) | Dissimilar adhesive die attach for semiconductor devices | |
| TW201126674A (en) | Thin foil for use in packaging integrated circuits | |
| JP2001274316A (en) | Semiconductor device and its manufacturing method | |
| JP2005244219A (en) | Lead frame for semiconductor package and manufacturing method for same | |
| JPS59139636A (en) | Bonding method | |
| JPS5812341A (en) | Semiconductor device | |
| JPH0515448U (en) | Ceramic package cage | |
| JPH04236434A (en) | Semiconductor device and manufacture thereof | |
| JP2936255B2 (en) | Manufacturing method of ceramic package | |
| WO1998057370A1 (en) | Flip-chip member, sheetlike sealing material, semiconductor device, and process for manufacturing the same | |
| JP2716405B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS61150253A (en) | Semiconductor lead frame | |
| JP3013810B2 (en) | Method for manufacturing semiconductor device | |
| JPH0222850A (en) | Lead frame for semiconductor device | |
| JPS61139050A (en) | Lead frame | |
| JP2697743B2 (en) | Resin-sealed semiconductor device | |
| JP3028153B2 (en) | Lead frame manufacturing method | |
| JP3380058B2 (en) | Bump transfer frame | |
| JPH06268153A (en) | Semiconductor device | |
| JPH01231333A (en) | Manufacture of semiconductor device | |
| JP3019046B2 (en) | Lead frame for semiconductor device and method of manufacturing the same | |
| JPH05129514A (en) | Lead frame and manufacture thereof | |
| JP2000208693A (en) | Lead frame member, its manufacture, and resin-sealed semiconductor device | |
| JPH1056126A (en) | Lead frame, its manufacturing method and resin sealed semiconductor device | |
| JPS61128551A (en) | Lead frame for semiconductor device |