JPH05152860A - 相互コンダクタンス回路 - Google Patents

Abstract

(57)【要約】 【目的】 ダイナミック・レンジが大きい同調可能な相
互コンダクタンスの動作の達成可能な周波数範囲を拡大
する。 【構成】本発明は例えば完全に差動化された状態可変四
次構造の高周波フィルタで有用な相互コンダクタンスの
新規の設計である。本発明によって大きいダイナミック
・レンジが得られる。これは高周波動作を防止する寄生
キャパシタンスを縮減する簡単な回路から構成されてい
る。これはプログラム可能フィルタに使用するために容
易に同調可能である。これは完全に差動化された回路内
に構成され、５ボルトで動作する。本発明は二重出力、
又は多重出力の相互コンダクタンス素子にも極めて有用
である。本発明に補足的な電流源を組み入れることによ
って、相互コンダクタンスを四次フィルタ構成ブロック
として使用する場合、極周波数と極性質を決定する自由
度が高まる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は同調可能な相互コンダク
タンス素子及びモノリシック連続時間フィルタの設計に
関する。

【０００２】

【従来の技術】モノリシック、連続時間、高周波フィル
タは演算増幅器よりもコンデンサと相互コンダクタンス
に準拠することが好ましい。一般に、相互コンダクタン
ス構成ブロックには多くの厳密な要求基準がある。これ
らのブロックは大きいダイナミック・レンジを有してい
なければならない。更に、高周波動作時の寄生的キャパ
シタンス特性を縮減するため簡単な回路で構成されなけ
ればならない。更に、通常の用途であるプログラム可能
フィルタで使用するため容易に同調可能でなければなら
ない。これらのブロックは優れたPSRR（電力供給阻止
率）、CMRR（共通モード阻止率）及び２次ひずみ相殺の
ために完全な微分回路として構成されることが好まし
い。また、これらのブロックは５ボルトで動作すること
が好ましい。

【０００３】従来は相互コンダクタンスの同調が困難で
あった。従来型の回路は高周波数には適さず、前述の望
ましい判定基準には適合しない。理論上は高周波フィル
タには最も望ましい構成ブロックである相互コンダクタ
ンスを用いて実施された高周波フィルタは帯域幅及びダ
イナミック・レンジの双方又は一方の制約のため有用で
はなかった。

【０００４】従来型の素子では差動入力又は多重入力の
相互コンダクタンス素子を実現することが困難である。

【０００５】

【発明が解決しようとする課題】従って本発明が解決し
ようとする課題はダイナミック・レンジが大きい同調可
能な相互コンダクタンスの動作の達成可能な周波数範囲
を拡大することである。本発明の課題は更に、これらの
相互コンダクタンス素子に準拠した四次フィルタ構造の
極周波数と極性質係数の設定を容易にすることである。
本発明の課題は更に、寄生キャバシタンス及び出力コン
ダクタンスが最小限である相互コンダクタンス回路素子
を提供することである。本発明の別の課題は基本設計が
単一又は多重入力のいずれにも適応できる相互コンダク
タンス素子を作製することである。さらに、本発明の課
題は低い出力アドミタンス( 高い出力インピーダンス）
を維持する多重入力相互コンダクタンスを設計すること
である。

【０００６】

【課題を解決するための手段】本発明は入力電圧の正と
負の端を受領する対称形の並列接続回路から成ってい
る。相互コンダクタンス素子であるので、入力は電圧レ
ベルであり、出力は電流である。各々の対称形の回路は
縦続の入力段及び利得段から成っている。すなわち、入
力電圧の正の端は正端回路の入力段に供給され、そこで
同じ回路の半部の利得段により電流に変成される。入力
電圧の負端は負入力電圧回路の入力段に供給され、この
入力段は次に信号電力を増幅してそれぞれの利得段に出
力電流を供給する。回路の正と負の半部の利得段は、各
々バイアス・トランジスタ( 電流源負荷）を備えてお
り、これらの２つのバイアス・トランジスタのベースへ
の平均及び比較回路入力によって変調される。この平均
及び比較回路が共通モード電圧レベルを安定化する。

【０００７】本発明を構成する正と負の回路半部の双方
の各々の入力段と利得段との間に電流を供給することに
よって本発明の相互コンダクタンス素子に新しいフレキ
シビリティが得られる。

【０００８】

【実施例】双極の同調可能な相互コンダクタンス素子を
実現するために必要な部品を説明する。以下の説明では
本発明をより完全に理解できるように、電圧の極性、半
導体の種類等の多くの特定の細目を説明する。しかし、
当業者にはそれらの特定の細目がなくても本発明を実施
できることが理解されよう。他の場合は本発明を不要に
不明確にしないため、公知の回路は説明しない。

【０００９】相互コンダクタンス素子は、入力電圧を出
力電流に変換する素子である。理想的な相互コンダクタ
ンスは、無限の入力及び出力インピーダンスを有してい
る。双極の同調可能な相互コンダクタンス素子は代表的
には乗算器コアに準拠している。

【００１０】伝統的な乗算器準拠の相互コンダクタンス
素子を図１に図示してある。入力電圧Ｖi５１は、入力
端子４６と４７とに与えられている。入力端子４６は、
基本的にボックス９０内に囲まれた素子から成る正端入
力段に導入されている。端子４７は基本的にボックス９
２で囲まれた素子から成る負端入力段に接続されてい
る。

【００１１】正端入力段９０はトランジスタＱ1及びＱ
2、及び抵抗器７０から成っている。入力端子４６はト
ランジスタＱ1のベース１１に接続されている。トラン
ジスタＱ1のエミッタ１０は抵抗器７０の一端に接続さ
れている。抵抗器７０の他端は節点４８に接続されてい
る。トランジスタＱ2のベース１４はＤＣ電圧８４に接
続されている。トランジスタＱ2のエミッタ１３は節点
４９でトランジスタＱ1のコレクタ１２に接続されてい
る。

【００１２】負端入力段９２はトランジスタＱ5、Ｑ6及
び抵抗器７１から成っている。負の入力端子４７はトラ
ンジスタＱ5のベース２３に接続されている。トランジ
スタＱ5のエミッタ２２はエミッタ抵抗器７１に接続さ
れている。抵抗器７１の他の端子は節点４８に接続され
ている。トランジスタＱ6のベース２６もＤＣ電圧８４
に接続されている。トランジスタＱ6のエミッタ２５は
節点５８でトランジスタＱ5のコレクタ２４に接続され
ている。トランジスタＱ6のコレクタ２７は供給電圧Ｖc
c５０に接続されている。

【００１３】正端入力段９０は基本的にボックス９１内
の素子から成る正端利得段に接続されている。正端入力
段９２は基本的にボックス９３内の素子から成る負端利
得段に接続されている。

【００１４】正端利得段９１はトランジスタＱ3とＱ4と
から成っている。トランジスタＱ3のベース１５は節点
４９でトランジスタＱ2のエミッタ１３とトランジスタ
Ｑ1のコレクタ１２との接合部に接続されている。トラ
ンジスタＱ3のエミッタ１６は節点６０に接続されてい
る。トランジスタＱ4のエミッタ２１は供給電圧Ｖcc５
０に接続され、トランジスタＱ4のコレクタ１９は節点
４４でトランジスタＱ3のコレクタ１８に接続されてい
る。

【００１５】トランジスタＱ7のベースは節点５８でト
ランジスタＱ6のエミッタ２５とトランジスタＱ5のコレ
クタ２４との接合部に接続されている。トランジスタＱ
7のエミッタ２８は節点６０に接続されている。負端利
得段９３は一つの入力が節点４４に接続され、他の入力
が、トランジスタＱ8のコレクタ３１とトランジスタＱ7
のコレクタ３０との接合部である節点４５に接続されて
いる。演算増幅器４３の出力２９はトランジスタＱ4と
Ｑ8のそれぞれのベース２０と３２とに接続されてい
る。トランジスタＱ8のエミッタ３３は供給電圧Ｖcc５
０に接続されている。図１に示した相互コンダクタンス
素子の出力はトランジスタＱ3とＱ7のそれぞれのコレク
タにおける電流Ｉ0 ５４である。電流Ｉ2 ８０は節点６
０での電流であり、電流Ｉ1 ８１は節点４８での電流で
ある。

【００１６】図１の相互コンダクタンス回路は図２に記
号表示されている。入力Ｖ1５１は入力４６及び４７に
て相互コンダクタンス素子１１１と接続されている。相
互コンダクタンス素子１１１ はバッファ/ レベル・シ
フタ１１２ に出力電流Ｉ0５４を供給する。レベル・シ
フタ１１２ は出力電圧Ｖ0を供給する。このバッファは
図３に詳細に示してある。トランジスタＴ1のベースは
バッファ１１２ のＡ入力（ 正入力）に接続されてい
る。トランジスタＴ1のエミッタは抵抗器Ｒ６を経てア
ースに接続されている。バッファ１１２ のＢ（負入
力）はトランジスタＴ2のベースに接続されている。ト
ランジスタＴ2のエミッタは抵抗器Ｒ７を経てアースに
接続されている。電圧Ｖ0はトランジスタＴ１とＴ2のエ
ミッタの間の電圧である。

【００１７】図１に示した回路の相互コンダクタンスは
次の方程式で表される。

【００１８】

【数１】

【００１９】この相互コンダクタンスが高周波フィルタ
における構成ブロックとして使用される場合は、次の制
約を受ける。すなわち、入力のダイナミック・レンジを
考慮することが積ＲE×Ｉ1の最小値を決定する。他方で
は、相互コンダクタンスはコンデンサＣによって装荷さ
れなければならず、次の時間定数が生ずる。

【００２０】

【数２】

【００２１】この時間定数は所望の極周波数と反比例
し、従って次の方程式となる。

【００２２】

【数３】

【００２３】高周波フィルタの実現は次の困難さにより
著しく妨げられる。 １）積ＲE×Ｉ1が既に定まっている。 ２）Ｃは設計の予測性を保持するため、出力節点でのモ
デル形成が困難な寄生漂遊キャパシタンスよりも少なく
ともひとまわりは大きくなければならないのでＣを任意
に小さく作製することができない。 ３）Ｉ2を増大することは次の２つの理由から解決には
ならない。 ａ）電力消費が過剰になる。 ｂ）高電流トランジスタが入手できない。

【００２４】大部分の双極工程では電流が厳しく限定さ
れている横PNP型トランジスタしか得られない。従っ
て、電流Ｉ2の増流にはトランジスタの寸法の増大が必
要であり、それには漂遊キャパシタンスの増大が付随す
る。更に、トランジスタの出力コンダクタンスはそのコ
レクタ電流と比例するので、電流Ｉ2を増流することに
よって最適な相互コンダクタンスが益々得られなくな
る。この問題はトランジスタの出力抵抗が低いことが特
徴である新型の高周波皮相接合部双極工程において特に
重大である。出力抵抗を増大する公知の回路技術は回路
に対する要求、すなわち大きいダイナミック・レンジを
有し、回路が簡単であり、５ボルトで動作するという要
求を達成しない。

【００２５】このような明白な矛盾は図４に示した電流
源８２と８３とを経た電流の供給によって解決される。
図４には更にレベル・シフト出力バッファ、バイアス回
路９４も含まれている。共通モード出力電圧レベルはPN
P 電流源Ｑ4及びＱ8を制御することにより安定化され
る。

【００２６】図４に示した本発明の双極相互コンダクタ
ンス素子は供給電圧Ｖcc５０と電流源８１との間に接続
された一対の入力段９０及び９２と、同様に供給電圧Ｖ
cc５０と電流源８０との間に並列接続された一対の利得
段９１及び９３とから成っている。入力段９０及び９２
はそれぞれ利得段９１及び９３と縦続され、差動入力電
圧Ｖi５１の正と負の端にそれぞれ対応している。これ
らの正と負の半部は対称である。

【００２７】入力段９０と９２はＤＣ電圧供給ＶDC８４
によりバイアスをかけられる。同様に、利得段９１と９
３はバイアス回路９４によりバイアスをかけられる。正
端利得段９１と負端利得段９３はそれぞれ出力端子５２
と５３を有している。出力端子５２と５３とに跨がって
出力電流Ｉ0 ５４がある。出力電流Ｉ0５４は正端入力
段９０上の入力端子４６と負端入力段９２上の入力端子
４７との間の差動電圧入力Ｖi５１と比例する。

【００２８】正端入力段９０と負端入力段９２は双方と
も直列接続されたトランジスタと抵抗器とから成ってい
る。入力段９０にはバイアス・トランジスタＱ2があ
り、そのコレクタ１５は供給電圧Ｖcc５０に接続され、
ベース１４はＤＣ電圧源８４に接続され、エミッタ１３
はトランジスタＱ1のコレクタ１２に接続されている。
トランジスタＱ2はＤＣバイアス電圧をトランジスタＱ3
への入力用に設定し、乗算器の全体の機能を直線化する
ため対数前置補償を実施する。能動トランジスタである
トランジスタＱ1はそのベース１１でＶi５１の正の差動
入力を受領する。能動トランジスタＱ1のエミッタ１０
は抵抗器７０に直列接続されている。抵抗器７０の他端
はアースに至る電流源８１に接続されている。正の入力
段９０のバイアス・トランジスタＱ2は基準電圧８４に
接続されている。能動トランジスタＱ1のコレクタ１２
に接続されている正の入力段９０のバイアス・トランジ
スタＱ2のエミッタ１３は入力段９０の出力節点５７と
して機能する。利得段９１が直列接続されているのは入
力段９０上のこの節点である。入力段９２の回路はあら
ゆる側面で前述の回路と対称である。

【００２９】電圧ＶiがトランジスタＱ1、Ｑ5のベース
に印加された場合、次のようになる。

【００３０】

【数４】

【００３１】その結果、トランジスタＱ3、Ｑ7には次の
数式で表すことができる電圧差△Ｖが生ずる。

【００３２】

【数５】

【００３３】この電圧差はトランジスタＱ3とＱ7との間
に次の数式で表すことができる電流差が生ずる。

【００３４】

【数６】

【００３５】固定電流Ｉ2／2を有する電圧差△L／2は一
つの端子で回路内に流入し、別の端子で回路から流出す
る。正端入力段９０は正端利得段９１と縦続接続されて
いる。負端入力段９２は負端利得段９３に同様に縦続接
続されている。利得段９１及び９３は入力段９０及び９
２と同様に対称である。

【００３６】利得段９１は電圧供給Ｖcc５０と電流源８
０との間に直列接続されたバイアス・トランジスタＱ4
と能動トランジスタＱ3とから成っている。能動トラン
ジスタＱ3のエミッタ１６は電流源８０に接続されてい
る。利得段の能動トランジスタＱ3のベース１７は利得
段９１用の入力端子５５として機能する。すなわち、入
力段９０の出力端子５７は利得段９１の入力端子５５(
能動トランジスタＱ3のベース１７）に接続する。能動
トランジスタＱ3のベース１７には更に電圧供給Ｖcc５
０に接続された電流源８２が接続されている。電流源８
２は入力段９０及び利得段９１の接合部５５へと電流を
供給する。利得段９１内のバイアス・トランジスタＱ4
のベースは相互コンダクタンス素子の共通モード電圧を
安定化するバイアス回路９４に接続されている。バイア
ス・トランジスタＱ4のエミッタ２１は電圧供給Ｖcc５
０に接続されている。利得段９１のバイアス・トランジ
スタＱ4のコレクタ１８は同じ利得段の能動トランジス
タＱ3のコレクタ１８に接続されている。このコレクタ-
コレクタ接続は利得段９１用の電流出力端子５２とし
て機能する。利得段９３の回路はあらゆる側面で前述の
回路と対称である。

【００３７】利得段９１の動作は節点５７と５８の間の
電圧差に左右される。入力段９０からの出力電圧５７が
降下すると（同時に節点５８での電圧が上昇する）、そ
の利得段の能動トランジスタＱ3のコレクタ１８に流入
する電流も降下する。利得段９１のバイアス・トランジ
スタＱ4は一定の電流源として機能する。従って、能動
トランジスタＱ3のコレクタ電流が減少されると、余剰
定電流が利得段９１の出力端子５２に分流される。逆
に、利得段９１の能動トランジスタＱ3のベース１７
（この利得段の入力端子）での電圧が上昇すると（か
つ、ベース２９での電圧が降下すると）、能動トランジ
スタＱ3のコレクタ電流は上昇し、電流を利得段９１の
出力端子５２から引き離す。負端利得段９３の機能は前
述のものとと同一である。

【００３８】利得段９１及び９３内のバイアス・トラン
ジスタＱ4及びＱ8のベースはバイアス回路９４に接続さ
れている。バイアス回路９４の出力５９はその正入力４
２で基準電圧を受領する比較器８６からの出力であり、
前記基準電圧８５はバイアス・トランジスタのベースに
て休止バイアス電圧を供給する。比較器８６の反転入力
４１は正及び負端利得段の出力端子にある電圧の平均値
（従ってＤＣ値のみ）を受領する。出力端子５２と５３
はバイアス回路９４内のトランジスタＱ9とＱ10 のベー
ス３６と３９とに接続されている。トランジスタＱ9と
Ｑ10のコレクタ３７と４０は供給電圧Ｖcc５０に接続さ
れている。トランジスタＱ9とＱ10のエミッタ３５と３
８は抵抗器７２と７３を経てアース電圧に接続されてい
る。

【００３９】電流源８２と８３からの集合電流ＩDCによ
って回路の自由度が付加される。入力ダイナミック・レ
ンジは積ＲE×Ｉ1によって決定されるものの、この場合
のτ及びω0は次の方程式によって得られる。

【００４０】

【数７】

【数８】

【００４１】図４に示した回路のモデルを図５に図示し
てある。入力電圧Ｖ1は入力４６と４７で相互コンダク
タンス素子１１３ に接続されている。相互コンダクタ
ンス素子１１３ の出力Ｉo５４は単一利得バッファ／レ
ベル・シフタ１１４ に接続されている。レベル・シフ
タ１１４ は出力Ｖ0を供給する。

【００４２】図６に示すように、２つ又はそれ以上の新
規の相互コンダクタンスを容易に一つの回路に組み入れ
ることが可能である。図６の回路は補足的なトランジス
タＱ11 とＱ12 及びエミッタ抵抗７６と７７を付加して
いる。正入力６２と負入力６３には第２の入力電圧７９
が供給される。（入力４６と４７への最初の入力電圧も
供給される。）正端子６２はトランジスタＱ11 のベー
ス６５に接続されている。トランジスタＱ11 のコレク
タ６６は節点５７でトランジスタＱ1のコレクタ１２に
接続されている。トランジスタＱ11 のエミッタ６４は
抵抗器７６を経て節点７８に接続されている。

【００４３】負入力６３はトランジスタＱ12 のベース
６８に接続されている。トランジスタＱ12 のコレクタ
６９は節点５８でトランジスタＱ5のコレクタ２４に接
続されている。トランジスタＱ12 のエミッタ６７は抵
抗器７７を経て節点７８に接続されている。電流Ｉ1８
５は節点７８から供給される。

【００４４】この二重入力の利得は次のとおりである。

【００４５】

【数９】 ここに:

【００４６】

【数１０】

【数１１】

【００４７】ＩDC*=ＩDC+Ｉ1を選択すると、方程式６は
次のようになる。

【００４８】

【数１２】

【００４９】この数式は２つの相互コンダクタンス（図
４に示す）を並列に接続した場合に得られるものと全く
同じ数式である。しかし、トランジスタの個数とそれが
占める面積と、（特にPNPトランジスタは大型であ
る。）図６の構造によって実現される電力消費の大幅な
節減は明白である。更に、図６の出力アドミタンス（Ｇ
0+Ｃ0）は入力の数に影響されない。これに対して単に
並列された２つの単一入力相互コンダクタンスの出力ア
ドミタンスは２倍になるであろう。

【００５０】図６の多重入力相互コンダクタンス素子の
モデルは図７に示してある。相互コンダクタンス素子１
１５ は二重入力を受領する。すなわち入力４６と４７
での入力電圧Ｖ1５１と、入力６２と６３での入力電圧
Ｖ2７９である。これらの電圧は等価抵抗ＲE1 とＲE2
にそれぞれ接続されている。二重入力相互コンダクタン
ス素子１１５ はバッファ／ レベル・シフタ１１４ に
出力を供給する。レベル・シフタ１１４ は出力Ｖ0を供
給する。

【００５１】完全に差動化された状態可変の四次フィル
タ構造を実現するためのこの新規のアプローチの利点が
図１０に示されている。図１０の回路は図７に示した二
重差動入力・単一差動出力の相互コンダクタンスを使用
している。Ｖi５１は入力４６と４７で第１相互コンダ
クタンス素子８８に接続されている。相互コンダクタン
ス素子８８の節点８８と９５での出力はバッファ／レベ
ル・シフタ１１８ の入力として供給される。レベル・
シフタ１１８ の出力は相互コンダクタンス素子８９へ
の入力として供給される。節点９５もコンデンサＣ1を
経てアースに接続され、節点９６は等価コンデンサＣ1
を経てアースに接続されている。相互コンダクタンス８
９の節点９７と９８での出力はバッファ／レベル・シフ
タ１１９に接続されている。レベル・シフタ１１９ の
節点１２０ と１２１ での出力は帰還ループ内で相互コ
ンダクタンス素子８８と８９のそれぞれの第２入力に接
続されている。節点９７もコンデンサＣ2を経てアース
に接続され、節点９８は等価コンデンサＣ2を経てアー
スに接続されている。電圧ＶLPは節点１２０ と１２１
との間で供給される。

【００５２】図１０は図８、図９の技術に対する進歩を
示している。単一端のＶiとＶLPを有する伝統的な差動
入力・単一端出力の四次相互コンダクタンス-Ｃの構成
が図８に示してある。入力Ｖiは相互コンダクタンス素
子１００の正の入力に接続されている。節点１０２での
相互コンダクタンス素子１００の出力はコンデンサＣ1
を経てアースに、又、レベル・シフタ１１６ を経て帰
還ループ内で相互コンダクタンス素子１００ のそれぞ
れの負入力に接続されている。電圧ＶLPは節点９９で供
給される。

【００５３】図９は従来型の完全に差動的な構成を示し
ている。入力電圧Ｖiは入力４６と４７で相互コンダク
タンス素子１００に接続されている。素子１００の出力
は節点１０３と１０４で供給される。節点１０３はコン
デンサＣ1を経てアースに接続され、節点１０４はコン
デンサＣ1を経てアースに接続されている。節点１０３
と１０４もレベル・シフタ１２２を経て相互コンダクタ
ンス素子１０１への入力として接続されている。相互コ
ンダクタンス素子１０１の出力はコンデンサＣ2を経て
アースに接続された節点１０５と１０６で供給される。
更にレベル・シフタ１２３を経た相互コンダクタンス素
子１０７への入力として節点１０５と１０６も備えられ
ている。相互コンダクタンス素子１０７の節点１０９と
１１０での出力は帰還ループ内でレベル・シフタ１２３
の入力に接続されている。レベル・シフタ１２３ の出
力は節点１２４ と１２５で相互コンダクタンス素子１
０８の入力に接続されている。節点１２４と１２５は更
に出力電圧ＶLPを供給する。相互コンダクタンス素子１
０８の出力は帰還ループ内で節点１０３と１０４とに接
続されている。

【００５４】図１０のフィルタの伝達関数は次の数式で
示すとおりである。

【００５５】

【数１３】

【００５６】図１０の回路においては、コンデンサ、抵
抗及び電流の関数として極周波数と極性質を次のように
表すことができる。

【００５７】

【数１４】

【数１５】

【００５８】Ｃ1=Ｃ2=Ｃ 、ＲE1= ＲE2=ＲE、すなわち
最適な対称形及び可能な最良の部品の整合の結果、コン
デンサ及び抵抗が全て同一であるとした場合は、極周波
数Ｑは次の数式で表される。

【００５９】

【数１６】

【数１７】

【００６０】（必要ならばＩDC及びＩDC2を負にするこ
ともできることに留意されたい。）

【００６１】結論として、供給される電流ＩDC1及びＩD
C2を適切に選択することによって、コンデンサの比率化
なしで任意の極周波数と極性質係数を実現することがで
きる。これは従来の四次構造と比較した本発明の新規の
アプローチのもう一つの明白な利点である。ここで、規
則的な乗算器コア、最適な直線正及び小型のベース抵抗
に起因する寄生作用の相殺と同様に、乗算器トランジス
タの占める面積がそれぞれの電流と比例して基準化され
ることを付記しておく。

【００６２】これまで説明したように、双極の同調可能
な相互コンダクタンス素子、及び完全に差動化された状
態可変四次構造におけるその利用を開示するものであ
る。

【００６３】

【発明の効果】双極の同調可能な相互コンダクタンス素
子に関する帯域幅の問題を解決できる点で本発明は従来
の設計と比較して進歩したものである。本発明は相互コ
ンダクタンス構成ブロックに追加の電流源を付加するこ
とによって、相互コンダクタンス- Ｃ フィルタ素子の
極周波数の設定と極性質係数をより自由に予め決定する
ことができる。新規の設計の結果、同調可能な相互コン
ダクタンス素子を一層容易に製造することができる。本
発明には多重入力の相互コンダクタンス素子の新規のア
イデアを実現する回路も開示されている。

【図面の簡単な説明】

【図１】従来の相互コンダクタンス素子の実施例であ
る。

【図２】図１の回路のモデルである。

【図３】バッファ／ レベル・シフタの回路である。

【図４】本発明の実施例の回路図である。

【図５】図４の回路のモデルである。

【図６】多重入力相互コンダクタンス素子用の本発明の
別の実施例である。

【図７】図６の回路のモデルである。

【図８】差動入力・単一端出力の相互コンダクタンスを
備えた状態可変四次構成の回路図である。

【図９】従来の差動入力・差動出力相互コンダクタンス
で構成した図８の完全に差動化された等価回路図であ
る。

【図１０】差動入力・差動出力の状態可変四次構成用の
本発明の実施例である。

【符号の説明】

２９：出力 ４１：反転入力 ４２：正入力 ４３：演算増幅器 ４４、４５：節点 ８２、８３：電流源 ８４：基準電圧 ９０：正端入力段 ９１：正端利得段 ９２：負端入力段 ９３：負端利得段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 相互コンダクタンス回路において、 入力電圧を受領するための第１及び第２入力段を有する
   ギルバート剰算器コアと、 この第１及び第２入力段にそれぞれ結合された第１及び
   第２利得段であって、それぞれ前記第１及び第２入力段
   と結合され、出力電流を供給する利得段と、 この第１及び第２利得段にそれぞれ結合された第１及び
   第２電流源とから構成されたことを特徴とする相互コン
   ダクタンス回路。
2. 【請求項２】 電圧を電流に変成する回路において、 前記電圧の正の端に対応する第１入力段と、負の端に対
   応する第２入力段であって、 その第１及び第２入力段は並列接続された一対の直列接
   続能動トランジスタと抵抗器とに接続されたバイアス・
   トランジスタを備え、かつ供給電圧と第２電流源との間
   で並列にアース接続され、 その第１及び第２入力段の前記バイアス・トランジスタ
   が、そのトランジスタとアースとの間の第１電圧源によ
   ってバイアスをかけられる形式の第１及び第２入力段
   と、 各々が直列接続されたバイアス・トランジスタと能動ト
   ランジスタとを備えた第１及び第２利得段であって、こ
   の利得段は供給電圧と第３電流源との間でアースに並列
   に接続され、前記第１及び第２利得段のバイアス・トラ
   ンジスタは比較器によってバイアスをかけられ、該第１
   及び第２利得段の該能動トランジスタのベース端子は第
   ３及び第５の電流源によって供給電圧に接続された形式
   の第１及び第２利得段と、 から構成され、 前記第１利得段はその能動トランジスタのベース端子
   と、その第１入力段の能動トランジスタの第１及び第２
   コレクタ端子とを経て前記第１入力段に接続し、前記第
   ２入力段は前記第２利得段の能動トランジスタのベース
   端子と、前記第２入力段の能動トランジスタの第１及び
   第２コレクタ端子とを経て前記第２入力段と接続し、 前記比較器は第１入力として第２電圧源から電圧レベル
   を受領し、その比較器は第２入力として前記第１利得段
   の該能動トランジスタのコレクタ端子にある電圧と、前
   記第２利得段の該能動トランジスタのコレクタ端子にあ
   る電圧との平均電圧を受領し、その平均電圧は前記利得
   段の能動トランジスタのコレクタ端子の各々の、アース
   へのトランジスタ及び抵抗器を経た、又前記比較器の前
   記第２入力への抵抗器を経た直列接続により導出される
   ことを特徴とする回路。