JPH05152471A - 閉孔複合体を用いた電子パツケージ - Google Patents

閉孔複合体を用いた電子パツケージ

Info

Publication number
JPH05152471A
JPH05152471A JP13962792A JP13962792A JPH05152471A JP H05152471 A JPH05152471 A JP H05152471A JP 13962792 A JP13962792 A JP 13962792A JP 13962792 A JP13962792 A JP 13962792A JP H05152471 A JPH05152471 A JP H05152471A
Authority
JP
Japan
Prior art keywords
layer
low
package
substrate
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13962792A
Other languages
English (en)
Inventor
John Wing-Keung Lau
ジヨン・ウイング−キユング・ロー
Jack Harrison Enloe
ジヤツク・ハリソン・エンロー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WR Grace and Co
Original Assignee
WR Grace and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WR Grace and Co filed Critical WR Grace and Co
Publication of JPH05152471A publication Critical patent/JPH05152471A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/581—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on aluminium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/08—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances quartz; glass; glass wool; slag wool; vitreous enamels
    • H01B3/087—Chemical composition of glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249971—Preformed hollow element-containing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249976—Voids specified as closed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249987—With nonvoid component of specified composition
    • Y10T428/24999—Inorganic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 低い比誘電率と高い熱電導性の両特性を兼ね
備えた改良された電子パツケージを提供する。 【構成】 本発明のすべての電子パッケージは、密度の
高く、かつ高熱伝導率（高ＴＣ）セラミックベース上に
取り付けた低比誘電率材料（低Ｋ材料）からなる一般材
料体系を用いる。このように、この低Ｋ材料はパッケー
ジの中に格納されているＩＣチップからの、及びＩＣチ
ップへの信号伝達経路を提供し、より高い信号伝達速度
を許容する。高ＴＣ材料はパッケージからの熱移送する
ことを可能にする。高密度ベース及び／又は低Ｋ材料は
必要に応じてどのようなパターンの金属被覆を有しても
良い。低Ｋ材料は、硝子含マトリックスの中に閉孔を有
する複合体であることが好ましい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】電子技術及びマイクロ電子技術分
野において、材料における電気的特性の向上は常に望ま
れ、また必要とされている。マイクロ電子技術における
設計はより大きな集積回路チップの使用へと傾倒してい
る。また、チップ上の回路構成要素の高密度化によりチ
ップにより消費される出力が増加してきている。これら
の傾向はチップを格納するのに用いられる電子パッケー
ジ方法によって制限され、また電気的パッケージ方法の
向上への要求を促している。
【０００２】
【従来の技術及び発明が解決しようとする問題点】電子
パッケージ方法（及びパッケージを構成する材料系）の
要求される改良性能は多岐にわたっている。パッケージ
は、その中に格納しているチップが発生する熱を発散す
ること要する。パッケージはチップ間の多重電気回路に
よりパッケージ外へ送信を可能にすることを要する。パ
ッケージはその中のチップ間及びチップ内において高速
電気信号の伝達を可能にすることを要する。パッケージ
は過度の応力蓄積をする事なく熱サイクルに耐えるよう
にチップ（通常シリコンをベースとしている）に合う良
好な熱膨張をもつ必要がある。パッケージは外部環境か
らチップを適確に保護する必要がある。更にパッケージ
は動作環境において経時的にそれ自身の性能を維持でき
ることを必要とする。
【０００３】ＩＣチップの設計を制限するパッケージ性
能は二つある。それは、パッケージの熱伝導率と比誘電
率である。より大きく、より高密度でより高速度のＩＣ
設計はより多くの出力を要し、またより多くオーム熱を
発生する。ＩＣ性能は高温において低下する。そのた
め、パッケージの熱発散能力の向上は高出力設計の信頼
性のある動作において基本である。パッケージの熱発散
能力は、パッケージを構成する材料の熱伝導性とパッケ
ージデザインに直接関係する。
【０００４】パッケージ内のＩＣチップにおける電気信
号の伝搬速度に関して特に重要なのは低比誘電率材料で
ある。伝搬速度を高速にすることにより、チップの能力
を効率良く向上させ、信号処理をより高速化することが
できるので非常に好ましい。現在まで、電子パッケージ
の要求を満たすために様々な材料系及びパッケージデザ
インが用いられて来ている。しかし、一般にこれらのパ
ッケージは熱伝導率が良いかまたは低い比誘電率をもつ
かのいづれかでその両方を兼ね備えていない。
【０００５】Kellermanのアメリカ合衆国特許第4、865、8
75号において有機結合剤、セラミックまたは硝子セラミ
ック粒子及び複数の中空ガラス製微小球を含有する構成
物を厚いフィルムとしてアルミナ基板に貼り付ける。そ
の後この構成物は焼成され、約3.5−4.5の比誘電率をも
つ材料に成る。このパッケージは低比誘電率であるが、そ
の一方で熱伝導率にかける。又、Kellermanにおける厚手
のフィルム加工は潜在的に高価で制御が難しい。
【０００６】Morrisonの合衆国特許4,867,935は硝子微
小球及び硝子粒子を含有する生のシートからの多層構造
の形成を開示している。この生のシートは無圧焼成され
密封体を形成する。Morrisonはこの低い比誘電率組成材
料を用いてパッケージベース全体を構成する。Morrison
によって報告されている最低の比誘電率は微小球を体積
比40%で配合して用いるとき1MHzで3.25である。しかし
ながらMorrisonパッケージもまた熱伝導率が非常に低
い。
【０００７】このように、低比誘電率でかつ熱伝導率が
高い電子パッケージの改良が必要とされている。
【０００８】
【問題を解決するための手段】本発明は総合性能の改良
に対する要求を満たす電子パッケージを提供する。また
本発明は硝子微小球を用いることにより、このようなパ
ッケージを生産する技術を提供する。
【０００９】本発明は一態様において、高熱伝導性基
板、その基板上にラミネートされた第一の低比誘電率層
（低Ｋ層）を含み、低Ｋ層の第１の面と基板は層基板境
界を形成し、また低Ｋ層は硝子含有マトリックスの中に
閉孔を有する低Ｋ複合体からなる電子パッケージを含
む。
【００１０】パッケージは複合体の多重層を有すること
もある。また、低Ｋ層複合体層は層の表面の部分上、ま
たは層の厚の一部を貫通して金属化層を有してもよい。
硝子は1000℃以下で高密度化するように十分に低い硝子
転移温度を有することが好ましい。低Ｋ複合体は解放孔
を殆ど又は全く含まない。低Ｋ複合体は密封バリヤとし
て作用し得ることが望ましいが、本発明はまた非密封構
造のものも包含する。銅、金または銀等の良導性金属化
層を低Ｋ複合体と共に焼成しても良い。
【００１１】具体的な例では、単一または複数の低Ｋ複
合体層が、複合体と基板の間の境界から延びる空洞を形
成してもよい。空洞は高密度マルチチップ結合（チップ
を相互接続した集合体）などのマイクロ電子技術要素の
ための場所として使用される。
【００１２】更なる面としては、本発明は、高熱伝導性
窒化アルミニウム基板と低Ｋ閉孔複合体と組み合わせる
ことを含んでいる。
【００１３】また本発明は比誘電率が約4.0以下で好ま
しくは約3.0以下、更に好ましくは2.5から3.0であるパ
ッケージも包含する。
【００１４】別な側面としては本発明は高熱伝導性基板
上にラミネートされた低比誘電率（低Ｋ）層を有する電
子パッケージを形成する方法をも包含する。その方法は
ａ） 高密度でかつ、高熱伝導を有する基板を形成し、
ｂ） 硝子微小球と結合剤を含む生の低比誘電率層を該
基板上にラミネートすることにより、ラミネートを形成
し、ｃ） 該生の層を高密度化するためにそのラミネー
トを温圧することから成る。生の低Ｋ層及び／又基板
は、温圧の前に金属化層されていても良い。さらに該生
の層の部分は非焼成領域を含有する場合もあり、その非
焼成領域は低Ｋ層中に空洞を形成するために温圧の後に
除去される。
【００１５】本発明のこれらの、又これ以外の態様は以
下に詳細する。
【００１６】
【実施例】本発明のすべての電子パッケージは、高密度
で、かつ高熱伝導性（高ＴＣ）であるセラミックベース
上に取り付けた低比誘電率材料（低Ｋ材料）からなる一
般材料体系を用いる。この低Ｋ材料がＩＣチップから
の、及びＩＣチップへの信号伝達経路を提供するので、
より高い信号伝達速度を許容することができる。高ＴＣ
材料はＩＣチップが直接又は間接的（チップは中間支
持、例えば、それ自身がベースに取り付けられているシ
リコン支持構造物に取付けられている）に取り付けられ
るベースとしての役割りを果し、パッケージから効率良
く熱移送することを可能にしている。
【００１７】この一般材料体系は様々な物理的態様にお
いて使用可能である。好適な態様としては低Ｋ層が、高
ＴＣベースから低Ｋ層を介して広がりをもっている少な
くとも一つの空洞を有する空洞ラミネートがある。低Ｋ
物質が空洞壁をなしている。その空洞はパッケージによ
って保持されるチップを格納する為に用いられる。空洞
の床部は高密度の高ＴＣベースにより形成されているこ
とが好ましい。
【００１８】高密度ベース及び／又は低Ｋ層は所望のパ
ターンの金属化層を有してもよい。低Ｋ層としては硝子
含有マトリックス中に閉孔を有する複合体が好適であ
る。硝子は比較的低い比誘電率の（すなわち高ＴＣベー
スの誘電率より低い）ものであればどのような種類でも
（又はそれらの組み合わせ）でもよい。更に、硝子の転
移温度(Tg)は、1000℃以下の温圧で高密度化されるよう
に十分低い必要がある。また硝子の少なくとも一部には
生の低Ｋ層中の中空硝子微小球により構成されることが
好ましい。Tgは微小球の閉孔に大きな損失を与える事な
く高密度化が可能であるように十分低い必要がある。
【００１９】また硝子は加工又は実際のパッケージの使
用に際しての温度変化によって生じる残留応力を最小限
に抑えるために熱膨張特性が高ＴＣベースと同等である
必要がある。熱膨張率の違いにより大きな残留応力が生
じると、割れ及び／又は層間剥離による機械的な欠陥が
起こることもある。
【００２０】本発明では特に硝子の組成については限定
しないが、実質的にアルカリを含まない硝子又は極低ア
ルカリ含有硝子が好ましい。このような硝子組成の具体
例は合衆国特許5,017,034に開示されている。また、必
要に応じて異なる硝子組成の組み合わせも可能である。
（例えば、ある組成の硝子微小球と別の組成の硝子粒子
の組み合わせなど）。
【００２１】低Ｋ複合体層の閉孔は中空硝子微小球を
（少なくとも一部において）生の低Ｋ層の一成分として
使用して構成することが好ましい。幾つかの具体例で
は、生の低Ｋ層が硝子微小球と結合剤とを含む場合があ
る。また、生の低Ｋ層は、粉体の硝子を含有することも
ある。またAlN,Al2O3などの粒子充填物質を（例えば熱
伝導率を高めるために）生の層に添加することもある。
このような充填剤が高密度化された低Ｋ層中に存在す
る。
【００２２】生の低Ｋ層は加熱の際に有害な残留物を残
さずにラミネートから除去可能な揮発性の結合剤を含有
することが好ましい。ポリオレフィンは好適な結合剤で
ある。更にはポリエチレンは最良の結合剤である。合衆
国特許4,920,640において開示されている押出しによる
生のシートの形成方法を本発明の生の低Ｋ層加工プロセ
スとして適用できる。
【００２３】微小球及びいずれかの硝子と選択的に用い
られる充填粒子の大きさは約0.1から20ミクロンであ
る。生の低Ｋ層における微小球の添加可能量は通常、典
型的な微小球径分布において体積比で55から60%程度で
あるのが好ましい。
【００２４】焼成後の低Ｋ層の全閉孔体積は微小球の添
加体積、微小球の壁厚、焼成中の生の層の高密度化の程
度、及び生の層においての発泡剤の有無などに依存す
る。孔体積の増加につれ比誘電率が減少するので閉孔体
積比が大きいことが好ましい（体積比が40から60％）。
しかしながら孔体積の割合が大きすぎると低Ｋ層の強度
が不十分になり、また孔体積が大きくなり過ぎると開孔
を形成してしまうことになる。開孔は水などの不純物を
パッケージ内に格納されたチップに侵入させる事になり
かねないので一般的に不適である。また、水の浸透によ
り低Ｋ材料そのものの誘電率損を増加させる。
【００２５】高熱伝導高密度セラミックベースは一般的
に低Ｋ層よりかなり高い熱伝導率を有する。好適なベー
ス材料としてはEnloe等の合衆国特許4,920,640に記載の
窒化アルミニウム（AlN）がある。AlNは高い熱伝導率
（少なくとも0.70-2.50W/cm K)を有する。ほかにも使用
可能なベース材料があるが、AlNは熱伝導率が非常に高く
又熱膨張性も良く、シリコン（ＩＣチップの接続基板に
よく用いられる）に合うので好適である。
【００２６】AlNベースなどの高密度ベースは合衆国特
許4,920,640及び1990年12月21日に出願された合衆国特
許出願番号No.631,577に記載されている方法を用いて形
成することができる。
【００２７】ベースはバイアス、接地面、接続配線等の
さまざまな金属化層を有することができ金属化層として
は適切なものであれば公知のいかなるものを用いても良
い。低Ｋ層もまた電子パッケージに有用な各種形態の金
属化層を有しても良い。更に金属化層は低Ｋ層に隣接す
るベース面上にあっても良いし、またはベースと低Ｋ層
の間に介在するその他の材料上にあっても良い。
【００２８】ベース内に使用される金属化層は通常一種
又はそれ以上の耐熱金属を含有する。低Ｋ層の金属化層
は銅、金、銀または低Ｋ層を高密度化するための条件の
下で高密度化するその他の導電性の高い金属を含有する
ことが好ましい。ベース面における金属化層は金属化層
がベースと共に焼成されるかどうかに応じて、耐熱金属
化層か、より導電性の高い金属化層のどちらかである
か、又はその両方であつても良い。
【００２９】閉孔複合体含有パッケージを生産するため
の好適な方法は以下の基本工程を有する。
【００３０】ａ）高密度高ＴＣベースを形成し、ｂ）中
空微小球及び結合剤を含有する生の低Ｋ層をベース上に
ラミネートし、ｃ）生の低Ｋ層を高密度化するために温
圧し、低Ｋ閉孔複合体／高ＴＣベースパッケージを形成
する。
【００３１】この高ＴＣベースは公知のいかなる方法に
より形成されても良い。AlNについては、合衆国特許4,9
20,640における方法及び、更に好ましくは、合衆国特許
出願番号No.631,577OYOBIを用いてベースを作るのがこ
とができる。非平面ベースの使用も可能であるが、平面
ベースのほうが一般的に好ましい。前述のように、ベー
スは公知の方法により形成された金属化層を有しても良
い。更にまた、金属化層のパターンまたは層は微小球含
有の生の層とのラミネートの前に高密度ベースの表面に
付されても良い。
【００３２】空洞構造は合衆国特許出願番号286,557に
記載の方法で形成できる。すなわち、空洞壁を構成する低
Ｋ材料は前述のように生の層の中に形成される。空洞を
構成する領域はその層から切り取られる。切り取られた
領域には上記の工程c)での温圧条件の下で焼成しない材
料をおく。以下の説明においてはBNシート(合衆国特許4,
920,640に記載）が用いられているが、低Ｋ複合材の温
圧を行う条件下で焼結しない材料又はパッケージの性能
に悪影響を与えない材料であれば、使用可能である。BN
シートは予備成型において他の材料に影響を及ぼさない
ことが知られているので好適である。各層にラミネート
が施され、温圧がなされると、結合剤は各層に未焼結領
域を残す。残った未焼結の粉体は、温圧終了時にブラッ
シング、洗浄、又はごく軽いグリットブラストによって
除去することができる。
【００３３】温圧に先立ち、金属被覆を生の低Ｋ層の表
面に付すか、又は従来の金属被覆法を用いて生の低Ｋ層
の中に設置してもよい。このように、導線、バイアスな
どは閉孔複合体の中に設置することができる。
【００３４】多層生の低Ｋ層はベース上にラミネートし
てもよい。層の全て又はいずれかは金属化することがで
きる。全てのラミネートされた層は同時に一回の焼成に
おいて温圧され、必要なパッケージが製造される。
【００３５】ラミネート工程は層の位置合わせを適切に
行うため及び、汚染を最小限に抑えるために温圧の前に
する。ポリエチレン結合剤系では、ラミネートする条件
は110度、圧力200psiですることができる。温圧は、使用
する硝子によって約600度から1000度において行うのが
好ましい。このとき圧力は約300から1000psiとする。窒
素ガス中が好ましい。温圧の時間は変えられるが、通常
は１時間から２時間である。
【００３６】以下において本発明の方法を閉孔複合体及
び高密度ベースによって構成される空洞を有するパッケ
ージの製造を示す図面を参照して説明する。このような
パッケージを製造する方法においては合衆国特許出願番
号No.286,557に記載のレプリカ技法を用いる。平面的な
パッケージはレプリカ技法を用いても用いなくても本発
明により製造できる。つまり、平面的パッケージは、単
にラミネートするだけで作成できる。更に、均一密度に
こだわらなければレプリカ技法を用いる必要はない。
【００３７】レプリカ技法によって解決される問題は、
高密度化されるある層が場所によって組成が均一でない
ような場合、各領域は温圧で高密度化するときにそれぞ
れ異なる一軸収縮を受けるということである。もし、レ
プリカ技法が用いられない場合には、僅かな収縮で高密
度に達する領域がプラテン即ち圧盤（又はスペーサー）
を妨害し、更に収縮を必要とする領域に圧力を及ぼすこ
とを阻害する。このように、より大きな収縮を必要とす
る領域に圧力がかからない為に、完全に、又は均一に高
密度化しないようなことが生じる。
【００３８】レプリカ技法はこの問題を単一層、又は複
数層の領域の間の収縮の差を打ち消すような材料の付加
層を形成することにより解決する。この方法により、与
えられた圧力、温度において、最大密度を達成する一軸
収縮の正味は、ラミネートの全断面において実質的に同
じであり、他の部分が先に最大密度に達したからといっ
て、ラミネートの一部分に圧力がかからなくなるような
ことはない。
【００３９】以下の記述及び図面において、一つのパッ
ケージデザインの一例を説明するが、本発明は、特別な
パッケージデザイン又は、層の構成に限定されるもので
はない。
【００４０】図面の詳細について述べる。
【００４１】図１において、１は金属化層を施した高密
度化されたAlNベースである。高密度化された閉孔硝子
複合層は、AlN層１に結合されているリード枠３として
示される。複数のリード５ａ，５ｂなどは、リード枠３
上にある。金属化層封止リング７も高密度化閉孔硝子複
合体よりなるが、枠３に取り付けられている。
【００４２】図３において、９は金属化層（拡大）、１
１は中間層（ｖｉａ）を示す。
【００４３】図４から１２は、本発明の好適なレプリカ
技法を用いて図１から３のパッケージを作るための各層
及び温圧の為の生のラミネートの最終構成を示してい
る。
【００４４】図４において、１３はスクリーン印刷され
たグリーンウェアリード枠を示し、５ａ，５ｂなどは、
リードを示す。この枠１３は、微小球含有生の低Ｋ層で
ある。これは、BNのグリーンウェアシート（プラグ）１
５を囲んでいる。
【００４５】図６は、微小球含有生の低Ｋ層（プラグ）
１９を囲んでいるBNのグリーンウェアシート（枠）１７
から構成されている、図５のグリーンウェアリード枠の
レプリカを示している。
【００４６】図８は微小球含有の金属化された生の低Ｋ
封止リング２１を示す。この封止リング２１は（リング
の外側の）BNグリーンウェアシート２５を覆っている。
【００４７】図１０は、図８のレプリカであり、２７は
微小球含有の生の低Ｋ層（プラグ）であり、これはBNグ
リーンウェア２９のリングによって囲まれており、更に
このBNグリーンウェア２９は、微小球含有の生の低Ｋ層
３１のリングによって囲まれている。
【００４８】図１２は、図４から１１で説明した全部の
層により構成され温圧のため組立てられた接着され重ね
られたラミネートを示している。更に、３３はＢＮグリ
ーンウェア層を示す。これは任意であり、グラファイト
ダイとの反応を極力抑えるために高温の温圧において用
いられる。
【００４９】図１２においてレプリカ技法の原理を説明
する。ＢＮ領域１５と微小球含有領域１３の間の収縮の
差は、上のレプリカ層におけるＢＮ領域１７とミクロス
フィア含有領域１９の間の収縮の差によって打ち消され
る。同様なことが領域２５と３１、領域２３と２７及び
領域２１と２９についても起こる。このように、温圧方
向の領域の積層は４層のＢＮ層、２層の微小球含有層及
び、高密度AlNベース層が圧力盤のすべての箇所にまた
がり、温圧方向の積層に設けられている。
【００５０】ダイ壁の予備成型品の境界におけるギャッ
プが、結果的に不都合な材料の流れを起こすので、温圧
ダイ空洞に予備成型物がうまく適合することが重要であ
る。予備成型物は、個々に、またＢＮシート（又はその
他の適当な材料）及び／又はグラファイトにより隔てる
ことにより積み重ねることにより、温圧することができ
る。温圧の条件は緑色低Ｋ層を高密度化するために必要
とされる条件に依存する。ミクロスフィア含有複合体に
おいて、温度およそ600度から1000度の範囲で、圧力500
から1000psiで１時間から２時間の高密度化が行うのが
適切である。このような条件の下、レプリカ片は簡単に
パッケージの最上部から除去でき、また高密度化されな
いＢＮは、パッケージの表面から、洗浄及び／又は軽い
グリットブラストにより除去できる。又、幾つかの例に
おいては、パッケージの全体的な性能を向上させるため
にパッケージのエッジの軽微な切削が、必要なこともあ
った。
【００５１】尚に、本発明の方法は、特定の温圧機械の
構成に制限されることはない。
【００５２】本発明の主なる特徴及び態様は以下のとお
りである。
【００５３】１． 熱伝導性基板と、該基板上にラミネ
ートされている第一の低比誘電率層からなり、該層の一
つの面と該基板により層と基板の境界を構成し、また該
層は硝子含有マトリックスの中に閉孔を有する複合体か
らなることを特徴とする電子パッケージ。
【００５４】２． 該記層が該境界から層の全厚さを貫
通している空洞を有し、又該層が空洞の壁を構成し、該
熱伝導性基板が空洞の床部を構成することを特徴とする
上記１に記載のパッケージ。
【００５５】３． 該基板が金属化層を有することを特
徴とする上記１に記載のパッケージ。
【００５６】４． 該境界の部分に金属化層を有するこ
とを特徴とする上記３に記載のパッケージ。
【００５７】５． 該層が該層の第二の面上に金属化層
を有することを特徴とする上記４に記載のパッケージ。
【００５８】６． 該第一の層の第二の面に低比誘電率
材料をラミネートした付加層を有することを特徴とする
上記５のパッケージ。
【００５９】７． 該付加層の第二の面が金属化層を有
することを特徴とする上記６に記載のパッケージ。
【００６０】８． 該付加層が硝子含有マトリックス中
に閉孔を有する複合体からなることを特徴とする上記７
に記載のパッケージ。
【００６１】９． 該基板が金属化層を含む上記２に記
載のパッケージ。
【００６２】１０． 該境界の部分に金属化層を含む上
記９に記載のパッケージ。
【００６３】１１． 該第一の層の第二の面にラミネー
トされた低比誘電率材料からなる付加層を更に含み、該
空洞は該第二の層を貫通して延びている上記１０に記載
のパッケージ。
【００６４】１２． 該層の間に形成される層間境界の
部分に金属化層が存在することを特徴とする上記１１に
記載のパッケージ。
【００６５】１３． 該層間境界の部分を形成しない該
付加層の一つの面に金属化層を有する上記１２に記載の
パッケージ。
【００６６】１４． 該付加層が硝子含有マトリックス
中に閉孔を有する複合体を含む上記１３に記載のパッケ
ージ。
【００６７】１５． 該基板が窒化アルミニウムを含有
する上記１に記載のパッケージ。 １６． 該閉孔複合体の比誘電率が約3.0又はそれ以下
である上記１に記載の電子パッケージ。
【００６８】１７． 高い熱伝導性の基板上に低比誘電
率層をラミネートしてある電子パッケージの製造方法に
おいて、ａ） 高密度で、高い熱伝導性のベースを形成
し、ｂ） 硝子微小球と結合剤を含む生の比低誘電率層
を該ベースにラミネートし、ラミネートを形成し、ｃ）
該比低誘電率層を高密度化するために該ラミネートを
温圧することを特徴とする電子パッケージの製造方法。
【００６９】１８． 工程ｃ）の前に金属化層を該生の
層に施すことを特徴とする上記１７に記載の方法。
【００７０】１９． 少なくとも一つの付加された生の
低比誘電率層を工程ｂ）の該生の層上にラミネートし、
該付加層を該温圧の前に金属化し、それによって、該生
の低比誘電率層のすべてが該温圧の際に高密度化される
ことを特徴とする上記１８に記載の方法。
【００７１】２０． 該生の層が異なる組成からなる焼
結しない領域を含む上記１８に記載の方法。
【００７２】２１． 該焼結しない領域を温圧の後に除
去し、これにより空洞を形成する上記２０に記載の方
法。
【００７３】２２． 該生の層のすべてが焼結しない領
域を有し、該生の層の焼結しない領域が相互に重なりあ
っていることを特徴とする上記１９に記載の方法。
【００７４】２３． 該焼結しない領域を該温圧の後に
除去し、これにより空洞を形成する上記２２に記載の方
法。
【図面の簡単な説明】
【図１】本発明に包含される電子パッケージの平面図で
ある。
【図２】線２−２’に沿って切り取られた図１のパッケ
ージの一つの角の部分の拡大斜視図である。
【図３】図２の線３−３’に沿って切り取られた金属化
層及び貫通孔を示す拡大断面図である。
【図４】グリーンウエァリード枠の平面図である。
【図５】線５−５’沿っての図４におけるリード枠の断
面図である。
【図６】図４のリード枠のレプリカの平面図である。
【図７】図６の線７−７’に沿ってのレプリカの断面図
である。
【図８】金属化されたグリーンウェア封止リング層の平
面図である。
【図９】図８の線９−９’に沿っての封止リング層の断
面図である。
【図１０】図８の封止リング層のレプリカの平面図であ
る。
【図１１】図１０の線１１−１１’沿ってのレプリカの
断面図である。
【図１２】本発明のレプリカ層を有するグリーンウェア
ラミネートの断面の概略表現である。図において垂直方
向は拡大誇張されている。
【符号の説明】
１ ＡｌＮベース ３ リード枠 ５ａ，５ｂ リード ９ 金属化層 １１ 中間層（ｖｉａ） １９、２７ 微小球含有生の低Ｋ層 ２１ 生の低Ｋ層封止リング ２５ グリーンウェアシート ２９ ＢＮグリーンウェア

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 熱伝導性基板と、該基板上にラミネート
    されている第一の低比誘電率層からなり、該層の一つの
    面と該基板は層と基板の境界を構成し、また該層は硝子
    含有マトリックスの中に閉孔を有する複合体からなるこ
    とを特徴とする電子パッケージ。
  2. 【請求項２】 該記層が該境界から層の全厚さを貫通し
    ている空洞を有し、又該層が空洞の壁を構成し、該熱伝
    導性基板が空洞の床部を構成することを特徴とする該請
    求項１に記載のパッケージ。
  3. 【請求項３】 該基板が金属化層を有することを特徴と
    する前記請求項１に記載のパッケージ。
  4. 【請求項４】 該境界の部分に金属化層を有することを
    特徴とする前記請求項３に記載のパッケージ。
  5. 【請求項５】 該層が該層の第二の面上に金属化層を有
    することを特徴とする前記請求項４に記載のパッケー
    ジ。
  6. 【請求項６】 該第一の層の第二の面に低比誘電率材料
    をラミネートした付加層を有することを特徴とする前記
    請求項５のパッケージ。
  7. 【請求項７】 該付加層の第二の面が金属化層を有する
    ことを特徴とする前記請求項６に記載のパッケージ。
  8. 【請求項８】 該付加層が硝子含有マトリックス中に閉
    孔を有する複合体からなることを特徴をする前記請求項
    ７に記載のパッケージ。
  9. 【請求項９】 高い熱伝導性の基板上に低比誘電率層を
    ラミネートしてある電子パッケージの製造方法におい
    て、 ａ） 高密度で、高い熱伝導性のベースを形成し、 ｂ） 硝子微小球と結合剤を含む生の低比誘電率層を該
    ベースにラミネートし、ラミネートを形成し、 ｃ） 該低比誘電率層を高密度化するため該ラミネート
    を温圧することを特徴とする電子パッケージの製造方
    法。
  10. 【請求項１０】 工程ｃ）の前に金属化層を該生の層に
    施すことを特徴とする前記請求項９に記載の方法。
JP13962792A 1991-05-14 1992-05-06 閉孔複合体を用いた電子パツケージ Pending JPH05152471A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/699,854 US5346751A (en) 1988-12-19 1991-05-14 Electronic package using closed pore composites
US699854 1991-05-14

Publications (1)

Publication Number Publication Date
JPH05152471A true JPH05152471A (ja) 1993-06-18

Family

ID=24811202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13962792A Pending JPH05152471A (ja) 1991-05-14 1992-05-06 閉孔複合体を用いた電子パツケージ

Country Status (3)

Country Link
US (1) US5346751A (ja)
EP (1) EP0513643A1 (ja)
JP (1) JPH05152471A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777965B1 (en) 1998-07-28 2004-08-17 Micron Technology, Inc. Interposer for electrically coupling a semiconductive device to an electrical apparatus
KR20140109849A (ko) * 2011-12-27 2014-09-16 니혼도꾸슈도교 가부시키가이샤 배선기판 및 다수개 취득 배선기판
CN110313056B (zh) * 2017-01-17 2024-02-20 莱尔德技术股份有限公司 可压缩发泡热界面材料及其制备方法和使用方法
CN108538891B (zh) * 2018-04-23 2020-10-27 北京蜃景光电科技有限公司 微显示装置、显示系统及散热片制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4134848A (en) * 1976-06-28 1979-01-16 The United States Of America As Represented By The Secretary Of The Navy Composite for improved stripline board material
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
US4403107A (en) * 1980-12-15 1983-09-06 Amp Incorporated Stamped circuit board
JPS5964545A (ja) * 1982-10-04 1984-04-12 Ngk Spark Plug Co Ltd ガラス−セラミツク複合体
EP0153737B1 (en) * 1984-02-27 1993-07-28 Kabushiki Kaisha Toshiba Circuit substrate having high thermal conductivity
US4865875A (en) * 1986-02-28 1989-09-12 Digital Equipment Corporation Micro-electronics devices and methods of manufacturing same
US4781968A (en) * 1986-02-28 1988-11-01 Digital Equipment Corporation Micro-electronics devices and methods of manufacturing same
EP0396155B1 (en) * 1986-07-15 1993-12-08 E.I. Du Pont De Nemours And Company Glass ceramic dielectric compositions
US5017434A (en) * 1988-01-27 1991-05-21 Enloe Jack H Electronic package comprising aluminum nitride and aluminum nitride-borosilicate glass composite
US4849380A (en) * 1988-01-28 1989-07-18 E. I. Du Pont De Nemours And Company Dielectric composition
US4867935A (en) * 1988-02-26 1989-09-19 E. I. Du Pont De Nemours And Company Method for preparing ceramic tape compositions
US4994302A (en) * 1989-06-27 1991-02-19 Digital Equipment Corporation Method of manufacturing thick-film devices
US5108958A (en) * 1990-03-23 1992-04-28 Minnesota Mining And Manufacturing Company Ceramic composite for electronic applications
US5098781A (en) * 1990-12-28 1992-03-24 General Electric Company Thermoplastic film, reinforced hollow glass microsphere reinforced laminates for thin low dielectric constant substrates

Also Published As

Publication number Publication date
US5346751A (en) 1994-09-13
EP0513643A1 (en) 1992-11-19

Similar Documents

Publication Publication Date Title
US5277723A (en) Method for producing multilayer ceramic body with convex side faces
US6346317B1 (en) Electronic components incorporating ceramic-metal composites
US4920640A (en) Hot pressing dense ceramic sheets for electronic substrates and for multilayer electronic substrates
US5135595A (en) Process for fabricating a low dielectric composite substrate
EP1359133A1 (en) Porous ceramic and method for preparation thereof, and microstrip substrate
JPS63314855A (ja) セラミツクパツケ−ジ
US20100282459A1 (en) Heat sink and method for manufacturing a heat sink
US5017434A (en) Electronic package comprising aluminum nitride and aluminum nitride-borosilicate glass composite
US5876536A (en) Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
Wersing et al. Multilayer ceramic technology
JP2003124410A (ja) 多層ヒートシンクおよびその製造方法
US5102749A (en) Electronic package comprising aluminum nitride and aluminum nitride-borosilicate glass composite
US5073526A (en) Electronic package comprising aluminum nitride and aluminum nitride-borosilicate glass composite
US5139851A (en) Low dielectric composite substrate
US5139852A (en) Low dielectric composite substrate
JPS5987893A (ja) 配線基板とその製造方法およびそれを用いた半導体装置
EP0529752A2 (en) Via metallization for A1N ceramic electronic package
JPH05152471A (ja) 閉孔複合体を用いた電子パツケージ
JP3089973B2 (ja) ガラスセラミックス積層体の焼結方法
JP2004160549A (ja) セラミックス−金属複合体およびこれを用いた高熱伝導放熱用基板
JPH11177238A (ja) ガラスセラミックス多層基板の製造方法
Tummala et al. Ceramic packaging
US6143421A (en) Electronic components incorporating ceramic-metal composites
US5641718A (en) Sintered aluminum nitride and circuit substrate using sintered aluminum nitride
JP2000281452A (ja) ガラスセラミックス多層基板の製造方法