JPH05152180A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH05152180A
JPH05152180A JP31041591A JP31041591A JPH05152180A JP H05152180 A JPH05152180 A JP H05152180A JP 31041591 A JP31041591 A JP 31041591A JP 31041591 A JP31041591 A JP 31041591A JP H05152180 A JPH05152180 A JP H05152180A
Authority
JP
Japan
Prior art keywords
wafer
silicon
single crystal
wafers
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31041591A
Other languages
Japanese (ja)
Inventor
Teruo Kato
照男 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31041591A priority Critical patent/JPH05152180A/en
Publication of JPH05152180A publication Critical patent/JPH05152180A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE:To reduce the manufacturing cost of an SOI cladding wafer, which is produced by adhering two silicon wafers with each other, while its quality with respect to the formation of a semiconductor element is maintained. CONSTITUTION:In an SOI cladding wafer made of two silicon wafers which are adhered with each other having a dielectric film sandwiched therebetween, a polysilicon wafer 1 is used as one of these wafers, and a silicon single crystal wafer 2 is used as the remaining wafer. A semiconductor element is formed on the silicon single crystal wafer 2 side of the cladding wafer. A silicon oxide film is used as a dielectric film, and at least one surface of at least one wafer of the polysilicon wafer 1 and the silicon single crystal wafer 2 is oxidized. This oxidized surface is brought into contact with the other wafer, and these two wafers are adhered with each other by annealing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体技術さらには、
2枚のシリコン・ウェハを絶縁膜を介して張り合わせ、
その一方のシリコン・ウェハにトランジスタ等の半導体
素子を形成するようにした所謂「SOI」張り合わせウ
ェハに利用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION The present invention relates to semiconductor technology and further to
Two silicon wafers are bonded together via an insulating film,
The present invention relates to a technique effectively used for a so-called "SOI" bonded wafer in which a semiconductor element such as a transistor is formed on one of the silicon wafers.

【0002】[0002]

【従来の技術】SOI張り合わせウェハの製造方法とし
ては、2枚のシリコン単結晶ウェハの少なくとも一方の
面にシリコン酸化膜の絶縁膜を形成し、2枚のシリコン
単結晶ウェハを絶縁膜を介して張り合わせる手法が、ジ
ャーナル オブ アプライドフィジークス 第60巻
(1986年)第2987頁において公知となってい
る。そして、このように張り合わされた2枚のシリコン
単結晶のうち一方のウェハを所定の厚さ(数μm)まで
研磨し、この研磨された側のシリコン単結晶ウェハに、
半導体素子(LSIの回路)を形成するようにしてい
た。かかる構成のSOIウェハは、2枚のシリコン・ウ
ェハ間に絶縁膜が形成されているためにα線によるソフ
トエラーに有効である。
2. Description of the Related Art As a method for manufacturing an SOI bonded wafer, an insulating film of a silicon oxide film is formed on at least one surface of two silicon single crystal wafers, and the two silicon single crystal wafers are interposed with the insulating film interposed therebetween. A method of pasting is known in Journal of Applied Physics, Volume 60 (1986), page 2987. Then, one of the two silicon single crystals bonded together in this manner is polished to a predetermined thickness (several μm), and the silicon single crystal wafer on the polished side is
A semiconductor element (LSI circuit) is formed. The SOI wafer having such a structure is effective against a soft error due to α rays because an insulating film is formed between two silicon wafers.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。即ち、上記SOI張り合わせ
ウェハにおいては、実際に半導体素子(LSIの回路)
が形成されるのはそのうちの一方であるにも拘らず、従
来のSOI張り合わせウェハでは、半導体素子が形成さ
れない側の面にも価格の高いシリコン単結晶ウェハが用
いられ、ウェハの製造コストの経済性について、何ら配
慮がなされていなかった。本発明は上記事情に鑑みてな
されたもので、2枚のシリコン・ウェハを張り合わせて
形成されるSOI張り合わせウェハを、半導体素子形成
に関して、従前通りの品質を確保したまま製造原価を低
減させることができる半導体装置及びその製造方法を提
供することを目的とする。
However, the present inventors have clarified that the above-mentioned technique has the following problems. That is, in the above SOI bonded wafer, a semiconductor element (LSI circuit) is actually used.
However, in the conventional SOI bonded wafer, a high-priced silicon single crystal wafer is used for the surface on which the semiconductor element is not formed, so that the manufacturing cost of the wafer is reduced. No consideration was given to sex. The present invention has been made in view of the above circumstances, and it is possible to reduce the manufacturing cost of an SOI bonded wafer formed by bonding two silicon wafers while maintaining the same quality as before in semiconductor device formation. An object of the present invention is to provide a semiconductor device that can be manufactured and a manufacturing method thereof.

【0004】[0004]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、2枚のシリコン・ウェハを絶縁
膜を介して張り合わせてSOI張り合わせウェハを形成
するに当たって、一方のシリコン・ウェハをシリコン多
結晶ウェハとし、他方のシリコン・ウェハをシリコン単
結晶ウェハとした。
The typical ones of the inventions disclosed in the present application will be outlined below. That is, in forming two SOI wafers by bonding two silicon wafers via an insulating film, one silicon wafer was a silicon polycrystal wafer and the other silicon wafer was a silicon single crystal wafer.

【0005】[0005]

【作用】上記した手段によれば、その表面及び/又は内
部に半導体素子が形成される側のシリコン・ウェハを、
従前通り、シリコン単結晶ウェハとし、半導体素子が形
成されない(支持基板側)側を、製造原価の安いシリコ
ン・ウェハとすることができる。
According to the above means, the silicon wafer on the side where the semiconductor element is formed is formed on the surface and / or inside of the silicon wafer.
As before, the silicon single crystal wafer can be used, and the side on which the semiconductor element is not formed (on the side of the support substrate) can be the silicon wafer with low manufacturing cost.

【0006】[0006]

【実施例】以下、本発明の一実施例を図1〜図3を参照
して説明する。図1は本発明に係わるSOI張り合わせ
ウェハの一部断面図である。同図中1は支持基板を構成
するウェハであり、本実施例ではシリコン多結晶ウェハ
が用いられている。また、図中2はその表面及び/又は
内部に半導体素子が形成されるシリコン単結晶ウェハ、
3は酸化シリコンからなる絶縁膜である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a partial sectional view of an SOI laminated wafer according to the present invention. In the figure, reference numeral 1 denotes a wafer which constitutes a supporting substrate, and in this embodiment, a silicon polycrystalline wafer is used. Further, in the figure, 2 is a silicon single crystal wafer on which semiconductor elements are formed on the surface and / or inside,
Reference numeral 3 is an insulating film made of silicon oxide.

【0007】先ず、上記SOI張り合わせウェハの支持
基板として用いられるシリコン多結晶ウェハの製造方法
を、シリコン単結晶ウェハの製造方法と比較して説明す
る。
First, a method for manufacturing a silicon polycrystalline wafer used as a support substrate for the SOI bonded wafer will be described in comparison with a method for manufacturing a silicon single crystal wafer.

【0008】シリコン多結晶ウェハを形成するに当たっ
ては、 反応炉中で精製された高純度のトリクロロシラン(S
iHCl3),テトラクロライド(SiCl4),または
ジクロロシラン(SiH2Cl2)を水素還元するか、あ
るいはモノシラン(SiH4)を熱分解するかして、3
〜10mmの多結晶シリコン芯線のまわりにシリコンを析
出させ、所定の太さの多結晶シリコン・インゴットを製
造する。 次いで上記所定の太さに成長された多結晶シリコン・
インゴットを加工(円筒研削−スライス−ラップ−ポリ
ッシュ)して、シリコン多結晶ウェハを製造する。
In forming a silicon polycrystalline wafer, high-purity trichlorosilane (S) refined in a reaction furnace is used.
iHCl 3 ), tetrachloride (SiCl 4 ), or dichlorosilane (SiH 2 Cl 2 ) is hydrogen-reduced, or monosilane (SiH 4 ) is thermally decomposed.
Silicon is deposited around a 10-mm polycrystalline silicon core wire to produce a polycrystalline silicon ingot of a predetermined thickness. Next, the polycrystalline silicon
The ingot is processed (cylindrical grinding-slice-lap-polishing) to produce a silicon polycrystalline wafer.

【0009】一方、シリコン単結晶ウェハを形成するに
当たっては、 (i)上記〜の手法で生成した多結晶シリコン・イン
ゴットを一旦塊状に破砕し、結晶成長炉内に設けられた
石英ルツボに投じ、これを加熱溶融した後に、引き上げ
法により成長させ(チョクラルスキー法)、単結晶シリ
コン・インゴットを得る。 (ii)上記単結晶シリコン・インゴットを、上記と同様
に円筒研削−スライス−ラップ−ポリッシュにより加工
して、シリコン単結晶ウェハを製造する。上記各々の製
造方法を比較した場合、シリコン多結晶ウェハは、単結
晶ウェハに比べて、シリコン単結晶成長工程を必要とし
ない分その製造原価は安くなる。そこで本実施例では、
上述のように、SOI張り合わせウェハの支持基板とし
て、廉価なシリコン多結晶ウェハを使用し、もって2枚
のシリコン単結晶ウェハを用いた従来のSOI張り合わ
せウェハに比して、SOIウェハ全体としての製造原価
を低減させている。
On the other hand, in forming a silicon single crystal wafer, (i) the polycrystalline silicon ingot produced by the above-mentioned methods (1) is once crushed into a lump and thrown into a quartz crucible provided in a crystal growth furnace, This is melted by heating and then grown by the pulling method (Czochralski method) to obtain a single crystal silicon ingot. (ii) The single crystal silicon ingot is processed by cylindrical grinding-slice-lap-polish in the same manner as above to manufacture a silicon single crystal wafer. When the above manufacturing methods are compared with each other, the manufacturing cost of the silicon polycrystalline wafer is lower than that of the single crystal wafer because the silicon single crystal growth step is not required. Therefore, in this embodiment,
As described above, an inexpensive silicon polycrystalline wafer is used as a support substrate for an SOI bonded wafer, and the entire SOI wafer is manufactured as compared with a conventional SOI bonded wafer using two silicon single crystal wafers. The cost is being reduced.

【0010】以下、上記シリコン多結晶ウェハ1とシリ
コン単結晶ウェハ2との張り合わせ工程について説明す
る。 先ず、シリコン多結晶ウェハ1及びシリコン単結晶ウ
ェハ2の表面に厚さ数百nmのシリコン酸化膜4,5,
6,7を成長させる(この工程で得られた状態を図2に
示す)。 次に、上記得られたシリコン多結晶ウェハ1とシリコ
ン単結晶ウェハ2とを互いに重ね合わせ、この状態で7
00〜1100℃の酸素雰囲気中で数十分から数時間熱
処理する。この熱処理の結果、2つのウェハの接着され
る側の表面に形成されていたシリコン酸化膜5,6が融
着し、2枚のシリコン・ウェハ1,2が溶接される(こ
こまでの工程で得られた半導体装置を図3に示す)。 上記接着されたSOIウェハのシリコン単結晶ウェハ
2側の表面(シリコン酸化膜4が形成された側)を研磨
により適当な厚さまで除去し、次いでラッピング・ポリ
ッシングを施して、半導体素子が形成される面を鏡面と
なす。そして、シリコン多結晶ウェハ1の裏面側に形成
されている熱酸化膜7をHF等のエッチング液で除去し
て、図1に示すSOI張り合わせウェハを形成する。
The process of bonding the silicon polycrystal wafer 1 and the silicon single crystal wafer 2 will be described below. First, on the surfaces of the silicon polycrystal wafer 1 and the silicon single crystal wafer 2, a silicon oxide film 4,5, having a thickness of several hundred nm
6 and 7 are grown (the state obtained in this step is shown in FIG. 2). Next, the silicon polycrystal wafer 1 and the silicon single crystal wafer 2 obtained above are superposed on each other, and in this state, 7
Heat treatment is performed for several tens of minutes to several hours in an oxygen atmosphere of 00 to 1100 ° C. As a result of this heat treatment, the silicon oxide films 5 and 6 formed on the surfaces of the two wafers to be bonded are fused and the two silicon wafers 1 and 2 are welded (in the steps up to this point). The obtained semiconductor device is shown in FIG. The surface of the bonded SOI wafer on the silicon single crystal wafer 2 side (the side on which the silicon oxide film 4 is formed) is removed by polishing to an appropriate thickness, and then lapping / polishing is performed to form a semiconductor element. Make the surface a mirror surface. Then, the thermal oxide film 7 formed on the back surface side of the silicon polycrystalline wafer 1 is removed with an etching solution such as HF to form the SOI bonded wafer shown in FIG.

【0011】尚、シリコン多結晶ウェハ1及びシリコン
単結晶ウェハ2の張り合わせ面にシリコン酸化膜(5,
6)を形成するに当たっては、上記実施例のように、ウ
ェハ表面の熱酸化に代えて、例えば、化学気相成長法
(CVD法)により酸化シリコンを成長させることもで
きる。
A silicon oxide film (5, 5) is formed on the bonding surfaces of the silicon polycrystalline wafer 1 and the silicon single crystal wafer 2.
In forming 6), silicon oxide may be grown by, for example, a chemical vapor deposition method (CVD method) instead of the thermal oxidation of the wafer surface as in the above embodiment.

【0012】以上説明したように上記実施例は、2枚の
シリコン・ウェハを絶縁膜を介して張り合わせてSOI
張り合わせウェハを形成するに当たって、一方のシリコ
ン・ウェハをシリコン多結晶ウェハとし、他方のシリコ
ン・ウェハをシリコン単結晶ウェハとしたので、その表
面及び/又は内部に半導体素子が形成される側のシリコ
ン・ウェハを、従前通り、シリコン単結晶ウェハとし、
半導体素子が形成されない(支持基板側)側を、製造原
価の安いシリコン・ウェハとすることができるという作
用によりトータルの製造コストを下げることができると
いう効果がある。
As described above, in the above-described embodiment, two silicon wafers are bonded together via an insulating film to form an SOI.
In forming the bonded wafer, one of the silicon wafers was a silicon polycrystal wafer and the other silicon wafer was a silicon single crystal wafer. Therefore, the silicon on the surface and / or inside where the semiconductor element is formed is The wafer is a silicon single crystal wafer as before,
There is an effect that the total manufacturing cost can be reduced by the effect that a silicon wafer having a low manufacturing cost can be formed on the side where the semiconductor element is not formed (on the side of the supporting substrate).

【0013】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、シ
リコン多結晶ウェハ1及びシリコン単結晶ウェハ2の張
り合わせ面に形成される絶縁膜としては、実施例に示し
たシリコン酸化膜(5,6)に代えて、例えばナイトラ
イド(Si34)膜のような絶縁膜(シリコン・ウェハ
と略同一の熱膨張係数を有する絶縁膜)を形成するよう
にしてもよい。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, as the insulating film formed on the bonding surfaces of the silicon polycrystalline wafer 1 and the silicon single crystal wafer 2, for example, nitride (Si 3 N 4 ) is used instead of the silicon oxide film (5, 6) shown in the embodiment. ) An insulating film such as a film (an insulating film having substantially the same coefficient of thermal expansion as a silicon wafer) may be formed.

【0014】また、本実施例では、支持基板として、製
造原価が低いシリコン多結晶ウェハを用いるようにした
が、これに代えて、LSI製造過程において不良品とさ
れたシリコン単結晶ウェハ(例えば、単結晶シリコン製
造時に転位等が発生したウェハや、LSI製造工程途中
或は製造工程終了後に不良品と判定されたウェハ等)を
用いて、SOI張り合わせウェハの製造コストの低減を
図ってもよい。また、支持基板側に用いられる廉価なシ
リコン・ウェハとしては、シリコン単結晶の成長条件を
緩めてインゴットの製造時間を短縮したものも考えられ
る。
In this embodiment, a silicon polycrystalline wafer, which has a low manufacturing cost, is used as the supporting substrate. However, instead of this, a silicon single crystal wafer which is regarded as a defective product in the LSI manufacturing process (for example, The manufacturing cost of the SOI bonded wafer may be reduced by using a wafer in which dislocations or the like have occurred during the manufacturing of single crystal silicon, a wafer which is determined to be defective during the LSI manufacturing process or after the manufacturing process is completed). Further, as an inexpensive silicon wafer used for the supporting substrate side, it is also considered that the growth condition of the silicon single crystal is relaxed and the manufacturing time of the ingot is shortened.

【0015】[0015]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、SOI張り合わせウェハに
おいて、SOIウェハの品質を、実質的に従前のウェハ
と同等としたまま、ウェハ全体としての製造コストを低
減させることができる。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, in the SOI bonded wafer, the manufacturing cost of the entire wafer can be reduced while the quality of the SOI wafer is substantially the same as that of the previous wafer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わるSOI張り合わせウェハの一部
断面図である。
FIG. 1 is a partial cross-sectional view of an SOI bonded wafer according to the present invention.

【図2】シリコン単結晶ウェハ及びシリコン多結晶ウェ
ハの表面に酸化シリコンを形成した状態を示す張り合わ
せまえの2枚のウェハの一部断面図である。
FIG. 2 is a partial cross-sectional view of two wafers before bonding showing a state in which silicon oxide is formed on the surfaces of a silicon single crystal wafer and a silicon polycrystalline wafer.

【図3】図2に示す2枚のウェハを張り合わせた状態を
示すウェハの断面図である。
FIG. 3 is a sectional view of the wafer showing a state in which the two wafers shown in FIG. 2 are bonded together.

【符号の説明】[Explanation of symbols]

1 シリコン多結晶ウェハ 2 シリコン単結晶ウェハ 5,6 シリコン酸化膜(絶縁膜) 1 Silicon polycrystalline wafer 2 Silicon single crystal wafer 5,6 Silicon oxide film (insulating film)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 2枚のシリコン・ウェハを絶縁膜を介し
て張り合わせてなる半導体装置において、一方のシリコ
ン・ウェハはシリコン多結晶ウェハであり、他方のシリ
コン・ウェハをシリコン単結晶ウェハであることを特徴
とする半導体装置。
1. A semiconductor device in which two silicon wafers are bonded together via an insulating film, wherein one silicon wafer is a silicon polycrystalline wafer and the other silicon wafer is a silicon single crystal wafer. A semiconductor device characterized by.
【請求項2】 前記絶縁膜はシリコン酸化膜から成り、
上記シリコン多結晶ウェハと、シリコン単結晶ウェハと
が熱処理を加えることによって接着されていることを特
徴とする請求項1に記載の半導体装置。
2. The insulating film is made of a silicon oxide film,
The semiconductor device according to claim 1, wherein the silicon polycrystal wafer and the silicon single crystal wafer are bonded to each other by applying heat treatment.
【請求項3】 シリコン多結晶ウェハ及びシリコン単結
晶ウェハの少なくとも一方のウェハの少なくとも一方の
面を酸化させ、この酸化された面を他方のウェハに接合
させ、これに熱処理を加えて前記シリコン多結晶ウェハ
とシリコン単結晶ウェハを接着させることを特徴とする
半導体装置の製造方法。
3. A silicon polycrystal wafer or a silicon single crystal wafer, at least one surface of at least one of the wafers is oxidized, the oxidized surface is bonded to the other wafer, and a heat treatment is applied to this to bond the silicon polycrystal wafer. A method of manufacturing a semiconductor device, which comprises bonding a crystal wafer and a silicon single crystal wafer.
JP31041591A 1991-11-26 1991-11-26 Semiconductor device and its manufacture Pending JPH05152180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31041591A JPH05152180A (en) 1991-11-26 1991-11-26 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31041591A JPH05152180A (en) 1991-11-26 1991-11-26 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH05152180A true JPH05152180A (en) 1993-06-18

Family

ID=18004986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31041591A Pending JPH05152180A (en) 1991-11-26 1991-11-26 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH05152180A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297377A (en) * 1994-04-21 1995-11-10 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JP2000036584A (en) * 1998-06-10 2000-02-02 Lucent Technol Inc Circuit device and its manufacturing method
JP2020038917A (en) * 2018-09-05 2020-03-12 株式会社Sumco Soi wafer and production method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297377A (en) * 1994-04-21 1995-11-10 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JP2000036584A (en) * 1998-06-10 2000-02-02 Lucent Technol Inc Circuit device and its manufacturing method
JP2020038917A (en) * 2018-09-05 2020-03-12 株式会社Sumco Soi wafer and production method thereof

Similar Documents

Publication Publication Date Title
JP2008153545A (en) MANUFACTURING METHOD OF STRAINED Si SUBSTRATE
KR100740032B1 (en) Semiconductor device and method for manufacturing multilayered substrate for semiconductor device
JPH06275525A (en) Soi substrate and manufacture thereof
JP2699359B2 (en) Semiconductor substrate manufacturing method
JPH05152180A (en) Semiconductor device and its manufacture
JPH08316443A (en) Soi substrate and its manufacture
JPH0964319A (en) Soi substrate and its manufacture
JPH08250421A (en) Manufacture of semiconductor substrate and semiconductor substrate
JP3213437B2 (en) Semiconductor device
JPH08316442A (en) Soi substrate and its manufacture
JP2007250676A (en) Manufacturing method of laminated substrate of dissimilar material
JPH08236735A (en) Soi substrate and method of its fabrication
JPH056883A (en) Manufacture of semiconductor substrate
JPH08255882A (en) Soi substrate and fabrication thereof
JP2000091176A (en) Method of bonding substrate
JPS59121823A (en) Fabrication of single crystal silicon film
JP3352196B2 (en) Method of manufacturing bonded substrate and method of manufacturing semiconductor substrate
JPH02238663A (en) Manufacture of semiconductor device
JPS62174969A (en) Manufacture of semiconductor device
JP2554336B2 (en) Method for manufacturing dielectric isolation substrate
JPH1197320A (en) Method for manufacturing soi substrate
JPH04127437A (en) Semiconductor substrate
JPH05326683A (en) Manufacutre of soi substrate
JPH05326897A (en) Manufacture of soi substrate
JPH03265157A (en) Manufacture of semiconductor substrate