JPH0514571Y2 - - Google Patents

Info

Publication number
JPH0514571Y2
JPH0514571Y2 JP7236086U JP7236086U JPH0514571Y2 JP H0514571 Y2 JPH0514571 Y2 JP H0514571Y2 JP 7236086 U JP7236086 U JP 7236086U JP 7236086 U JP7236086 U JP 7236086U JP H0514571 Y2 JPH0514571 Y2 JP H0514571Y2
Authority
JP
Japan
Prior art keywords
transistor
collector
whose
diode
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7236086U
Other languages
Japanese (ja)
Other versions
JPS62183420U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7236086U priority Critical patent/JPH0514571Y2/ja
Publication of JPS62183420U publication Critical patent/JPS62183420U/ja
Application granted granted Critical
Publication of JPH0514571Y2 publication Critical patent/JPH0514571Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、初段および次段差動増幅器と各々の
負荷により構成され、出力を初段差動増幅器に帰
還させ、かつ初段または次段の差動増幅器の相互
コンダクタンスを制御することにより、出力イン
ピーダンスを制御する可変インピーダンス回路に
関する。
[Detailed description of the invention] [Industrial application field] The invention consists of a first-stage differential amplifier, a second-stage differential amplifier, and their respective loads, and feeds back the output to the first-stage differential amplifier. The present invention relates to a variable impedance circuit that controls output impedance by controlling the mutual conductance of an amplifier.

〔従来の技術〕[Conventional technology]

従来、この種の可変インピーダンス回路は自動
利得制御特性をもつた増幅器に適用されている。
この自動利得制御特性とは、第2図に示されるよ
うに入力信号レベルがある値より大きくなつても
出力レベルを歪まずに一定のレベルに保つ特性で
ある。
Conventionally, this type of variable impedance circuit has been applied to an amplifier with automatic gain control characteristics.
This automatic gain control characteristic is a characteristic that maintains the output level at a constant level without distortion even if the input signal level exceeds a certain value, as shown in FIG.

第3図は自動利得制御特性をもつた増幅器の従
来例のブロツク図である。交流信号源3からコン
デンサ9、抵抗8を介して信号を入力し、利得設
定抵抗41,42で利得を設定された固定利得増
幅器5の交流出力は検波・整流回路6にて直流変
換され、制御回路7を通し全帰還増幅器30の開
放利得を制御する。全帰還増幅器30の出力イン
ピーダンスはその固有出力インピーダンスを開放
利得で割つた値であるため、開放利得を制御する
ことにより点Bのインピーダンスを制御し、点B
と点Aをコンデンサ29で接続して、点Aのイン
ピーダンスを制御することができる。固定利得増
幅器5の入力信号レベルは信号源3の信号レベル
を固定抵抗8と全帰還増幅器30の出力インピー
ダンスで分圧したものとなるため、出力レベルを
一定とすることができる。つまり、全帰還増幅器
30は可変インピーダンス回路として動作してい
る。
FIG. 3 is a block diagram of a conventional example of an amplifier having automatic gain control characteristics. A signal is input from an AC signal source 3 via a capacitor 9 and a resistor 8, and the AC output of a fixed gain amplifier 5 whose gain is set by gain setting resistors 41 and 42 is converted to DC by a detection/rectifier circuit 6 and then controlled. The open gain of the full feedback amplifier 30 is controlled through the circuit 7. Since the output impedance of the full feedback amplifier 30 is the value obtained by dividing its characteristic output impedance by the open gain, the impedance at point B is controlled by controlling the open gain, and the impedance at point B is
By connecting the point A with the capacitor 29, the impedance of the point A can be controlled. Since the input signal level of the fixed gain amplifier 5 is obtained by dividing the signal level of the signal source 3 by the fixed resistor 8 and the output impedance of the full feedback amplifier 30, the output level can be kept constant. In other words, the full feedback amplifier 30 operates as a variable impedance circuit.

第4図は第3図の全帰還増幅器30を具体的に
示した回路図である。この従来例においては全帰
還増幅器30は初段、次段差動増幅器でなつてい
る。初段差動増幅器は、ベースが点B、コレクタ
がアースにそれぞれ接続されたトランジスタ20
と、ベースが基準電源2に、コレクタがアースに
それぞれ接続されたトランジスタ21と、ベース
がトランジスタ20のエミツタに、コレクタがダ
イオード23のアノードに、エミツタが抵抗26
を介して定電流源27の一端にそれぞれ接続され
たトランジスタ18と、ベースがトランジスタ2
1のエミツタに、コレクタがダイオード22のア
ノードに、エミツタが抵抗25を介して定電流源
27の一端にそれぞれ接続されたトランジスタ1
9と、定電流源27の他端に接続された電源と、
ダイオード22,23のカソードのアノードが接
続されカソードがアースに接続されたダイオード
24とで構成されている。また、次段差動増幅器
は、ベースがダイオード22のアノード、コレク
タが点Bにそれぞれ接続されたトランジスタ17
と、コレクタが点B、エミツタが電源1の正極側
に接続されたトランジスタ11と、エミツタが電
源1の正極側にベース、コレクタがトランジスタ
11のベースに接続されたトランジスタ10と、
コレクタがトランジスタ10のコレクタに、ベー
スがダイオード23のアノードに接続されたトラ
ンジスタ16と、一端がトランジスタ16,17
のエミツタに、他端が電源1の負極側にそれぞれ
接続された制御回路7により制御される可変電流
源28とで構成されている。
FIG. 4 is a circuit diagram specifically showing the full feedback amplifier 30 of FIG. 3. In FIG. In this conventional example, the full feedback amplifier 30 consists of a first-stage differential amplifier and a second-stage differential amplifier. The first stage differential amplifier has a transistor 20 whose base is connected to point B and whose collector is connected to ground.
, a transistor 21 whose base is connected to the reference power supply 2 and whose collector is connected to the ground, whose base is connected to the emitter of the transistor 20, whose collector is connected to the anode of the diode 23, and whose emitter is connected to the resistor 26.
The transistors 18 are connected to one end of the constant current source 27 through the
a transistor 1 whose collector is connected to the anode of a diode 22 and whose emitter is connected to one end of a constant current source 27 via a resistor 25;
9, a power supply connected to the other end of the constant current source 27,
The anodes of the cathodes of diodes 22 and 23 are connected to each other, and a diode 24 has a cathode connected to ground. Further, the next-stage differential amplifier includes a transistor 17 whose base is connected to the anode of the diode 22 and whose collector is connected to point B.
, a transistor 11 whose collector is connected to point B, an emitter connected to the positive side of the power source 1, a transistor 10 whose emitter is connected to the positive side of the power source 1 as a base, and a collector connected to the base of the transistor 11;
A transistor 16 whose collector is connected to the collector of the transistor 10 and whose base is connected to the anode of the diode 23, and one end is connected to the transistors 16 and 17.
, and a variable current source 28 controlled by a control circuit 7 whose other end is connected to the negative electrode side of the power source 1.

第5図は、第4図の可変電流源28を定電流源
27に、定電流源27を可変電流源28に置換え
た構成となつている。
5 has a configuration in which the variable current source 28 in FIG. 4 is replaced with a constant current source 27, and the constant current source 27 is replaced with a variable current source 28.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

ここで、 Vcc……電源1の電位、 Vref……基準電源2の電位、 V10,V16,V17……トランジスタ10,16,
17のベース・エミツタ間電圧、 V22,V23,V24……ダイオード22,23,2
4のアノード・カソード間電圧、 とすると、トランジスタ16のコレクタ・エミツ
タ間電圧は Vcc−V10−(V23+V24−V16) ≒Vcc−1.4(V) で与えられるのに対し、トランジスタ17のコレ
クタ・エミツタ間電圧は Vref−(V22+V24−V17)≒Vref−0.7(V) で与えられる。すなわち、トランジスタ16,1
7のコレクタ・エミツタ間電圧が異なつている。
このため第6図に示すようにトランジスタのアー
リー効果によつてトランジスタ16と17のコレ
クタ電流に差が生じ、これによりトランジスタ1
9のコレクタ電流とトランジスタ18のコレクタ
電流に差を生じ、さらにはトランジスタ20とト
ランジスタ21のベース電位に差を生じる。以下
に具体的数値例を示す。第4図の回路においてト
ランジスタ16,17のコレクタ電流をそれぞれ
Ic16,Ic17とするとトランジスタ16のベースと
トランジスタ17のベース電位の差ΔV16-17
ΔV16-17=kT/qln Ic16/Ic17で表わされる。この ΔV16-17はそのままダイオード22のアノードと
ダイオード23のアノード間の電圧差となる。よ
つて、トランジスタ18,19のコレクタ電流を
Ic18,Ic19とすると、Ic19/Ic18=Ic17/Ic16とな
る。
Here, Vcc...potential of power supply 1, Vref...potential of reference power supply 2, V10 , V16 , V17 ...transistors 10, 16,
Base-emitter voltage of 17, V 22 , V 23 , V 24 ...diodes 22, 23, 2
4, the collector-emitter voltage of transistor 16 is given by Vcc - V 10 - (V 23 + V 24 - V 16 ) ≒ Vcc - 1.4 (V), whereas transistor 17 The collector-emitter voltage of is given by Vref−(V 22 +V 24 −V 17 )≒Vref−0.7(V). That is, transistor 16,1
The voltage between the collector and emitter of 7 is different.
Therefore, as shown in FIG. 6, a difference occurs in the collector currents of transistors 16 and 17 due to the Early effect of the transistors, which causes transistor 1
A difference is generated between the collector current of transistor 9 and the collector current of transistor 18, and a difference is also generated between the base potentials of transistor 20 and transistor 21. Specific numerical examples are shown below. In the circuit of Fig. 4, the collector currents of transistors 16 and 17 are respectively
Assuming Ic 16 and Ic 17 , the difference ΔV 16-17 between the base potentials of the transistor 16 and the transistor 17 is expressed as ΔV 16-17 =kT/qln Ic 16 /Ic 17 . This ΔV 16-17 directly becomes the voltage difference between the anode of the diode 22 and the anode of the diode 23. Therefore, the collector current of transistors 18 and 19 is
Assuming Ic 18 and Ic 19 , Ic 19 /Ic 18 = Ic 17 /Ic 16 .

ここでIc19−Ic18=2×gn×ΔV19-18で表わされ
る ただし、 gn……トランジスタ18,19、抵抗25,
26で構成される差動増幅器の相互コンダ
クタンス ΔV19-18……トランジスタ19のベース電位と
トランジスタ18のベース電位の電圧差 また、定電流27の電流値をI0とすれば Ic18=I0/(1+Ic17/Ic16), Ic19=I0/(1+Ic16/Ic17) ゆえに I0(Ic17/Ic16−Ic16/Ic17)/2+Ic17/Ic16
+Ic17/Ic16×1/2×gn=ΔV19-18…(1) と表わされる。
Here, Ic 19 −Ic 18 = 2×g n ×ΔV 19-18 However, g n ...transistors 18, 19, resistor 25,
Mutual conductance of the differential amplifier composed of 26 ΔV 19-18 ...Voltage difference between the base potential of transistor 19 and the base potential of transistor 18 Also, if the current value of constant current 27 is I 0 , then Ic 18 = I 0 /(1+Ic 17 /Ic 16 ), Ic 19 =I 0 /(1+Ic 16 /Ic 17 ) Therefore, I 0 (Ic 17 /Ic 16 −Ic 16 /Ic 17 )/2+Ic 17 /Ic 16
+Ic 17 /Ic 16 × 1/2 × g n =ΔV 19-18 (1).

トランジスタ16,17のアーリー電圧を
20V,Vccを10V、基準電源2の電圧Vrefを5Vと
すると、トランジスタ16のコレクタ・エミツタ
間電圧は8.4V、トランジスタ17のコレクタ・
エミツタ間電圧は4.3V、従つてトランジスタ1
6と17のコレクタ電流比はIc17/Ic16=4.3+
20/8.4+20=24.3/28.4となる。I0の値を200μA、
エミツタ抵抗25,26の値を750Ωとすれば相
互コンダクタンスgnは4.96×10-4S(シーメンス)
となり、ΔV19-18は12.2mVとなる。この結果、
固定利得増幅器5の入力点Aと可変インピーダン
ス回路の出力点Bを直結すると、上記の電圧差も
直流増幅してしまい固定利得増幅器5の出力動作
点Cがずれてしまい、自動利得制御特性のあば
れ、出力信号の歪率の悪化等をひきおこす。
The early voltage of transistors 16 and 17 is
20V, Vcc is 10V, and the voltage Vref of the reference power supply 2 is 5V, the voltage between the collector and emitter of transistor 16 is 8.4V, and the voltage between the collector and emitter of transistor 17 is 8.4V.
The emitter voltage is 4.3V, so transistor 1
The collector current ratio of 6 and 17 is Ic 17 /Ic 16 = 4.3+
20/8.4+20=24.3/28.4. I 0 value 200μA,
If the value of the emitter resistors 25 and 26 is 750Ω, the mutual conductance g n is 4.96×10 -4 S (Siemens)
Therefore, ΔV 19-18 is 12.2mV. As a result,
If the input point A of the fixed gain amplifier 5 and the output point B of the variable impedance circuit are directly connected, the above voltage difference will also be DC amplified, and the output operating point C of the fixed gain amplifier 5 will shift, causing a disturbance in the automatic gain control characteristics. , causing deterioration of the distortion rate of the output signal.

以上はトランジスタ16,17について述べた
が同様のことがトランジスタ10,11について
も言える。このため従来の回路例では固定利得増
幅器5と可変インピーダンス回路の出力点Bはコ
ンデンサ29で結合しなければならず、部品の増
加、および集積回路化した場合ピン数の増加とい
う欠点がある。
The above description has been made regarding the transistors 16 and 17, but the same can be said about the transistors 10 and 11. Therefore, in the conventional circuit example, the fixed gain amplifier 5 and the output point B of the variable impedance circuit must be coupled through the capacitor 29, which has the disadvantage of increasing the number of components and increasing the number of pins when integrated.

(問題点を解決するための手段) 本考案は、出力端の出力インピーダンスが制御
回路からの制御出力によつて制御される全帰還増
幅器であり、初段差動増幅器および次段差動増幅
器から構成され、前記初段差動増幅器は、ベース
が基準電圧源に接続されコレクタが共通電位に接
続された第一トランジスタと、ベースが前記出力
端に接続されコレクタが共通電位に接続された第
二トランジスタと、ベースが前記第一トランジス
タのエミツタに接続された第三トランジスタと、
ベースが前記第二トランジスタのエミツタに接続
された第四トランジスタと、一端が前記第三トラ
ンジスタおよび前記第四トランジスタのエミツタ
に抵抗を介して接続され他端が電源に接続された
第一電流源と、前記第三トランジスタのコレクタ
にアノードが接続された第一ダイオードと、前記
第四トランジスタのコレクタにアノードが接続さ
れた第二ダイオードと、前記第一ダイオードおよ
び前記第二ダイオードのカソードがアノードに接
続され、カソードが共通電位に接続された第三ダ
イオードとを備え、前記次段差動増幅器は、ベー
スが前記第四トランジスタのコレクタに接続され
た第五トランジスタと、ベースが前記第三トラン
ジスタのコレクタに接続され、コレクタが出力端
に接続された第六トランジスタと、電流流入端が
前記電源に接続され電流流出端が前記第五トラン
ジスタのコレクタおよび前記出力端に接続され前
記第五トランジスタおよび前記第六トランジスタ
の負荷となる第一カレントミラー回路と、一端が
前記第五トランジスタおよび第六トランジスタの
エミツタに共通に接続され他端が共通電位に接続
された第二電流源とを備え、前記第一電流源また
は第二電流源の一方が前記制御回路の制御出力に
よりその電流が制御される可変電流源であり、他
方の電流源が定電流源である可変インピーダンス
回路において、 前記次段差動増幅器の前記第一カレントミラー
回路と前記第五トランジスタのコレクタおよび前
記出力端との間に挿入された第二カレントミラー
回路と、前記出力端にアノードが接続され、前記
次段差動増幅器の第六トランジスタのコレクタに
カソードが接続された第四ダイオードと、ベース
が前記基準電圧源に接続され、コレクタが前記第
二カレントミラー回路に、エミツタが前記第五ト
ランジスタのコレクタに接続された第7トランジ
スタとを備えたことを特徴とする。
(Means for solving the problem) The present invention is a full feedback amplifier in which the output impedance at the output terminal is controlled by the control output from the control circuit, and is composed of a first stage differential amplifier and a second stage differential amplifier. , the first stage differential amplifier includes a first transistor having a base connected to a reference voltage source and a collector connected to a common potential, and a second transistor having a base connected to the output terminal and a collector connected to a common potential. a third transistor whose base is connected to the emitter of the first transistor;
a fourth transistor having a base connected to the emitter of the second transistor; and a first current source having one end connected to the emitters of the third transistor and the fourth transistor via a resistor and the other end connected to a power supply. , a first diode having an anode connected to the collector of the third transistor, a second diode having an anode connected to the collector of the fourth transistor, and cathodes of the first diode and the second diode connected to the anode. and a third diode whose cathode is connected to a common potential, and the next stage differential amplifier includes a fifth transistor whose base is connected to the collector of the fourth transistor, and whose base is connected to the collector of the third transistor. a sixth transistor whose collector is connected to the output end; a current inflow end connected to the power supply and a current outflow end connected to the collector and the output end of the fifth transistor; A first current mirror circuit serving as a load of the transistor, and a second current source having one end commonly connected to the emitters of the fifth transistor and the sixth transistor and the other end connected to a common potential, In the variable impedance circuit, one of the source and the second current source is a variable current source whose current is controlled by the control output of the control circuit, and the other current source is a constant current source, a second current mirror circuit inserted between the first current mirror circuit and the collector of the fifth transistor and the output terminal; an anode connected to the output terminal; and a collector of the sixth transistor of the next stage differential amplifier; a seventh transistor having a base connected to the reference voltage source, a collector connected to the second current mirror circuit, and an emitter connected to the collector of the fifth transistor. It is characterized by

従つて本考案の可変インピーダンス回路を自動
利得制御特性をもつた増幅器に適用すれば、可変
インピーダンス回路の出力端の直流電圧が増幅器
の入力端の直流バイアス電圧とほぼ等しくなるの
でコンデンサなしに直結することができる。
Therefore, if the variable impedance circuit of the present invention is applied to an amplifier with automatic gain control characteristics, the DC voltage at the output end of the variable impedance circuit will be approximately equal to the DC bias voltage at the input end of the amplifier, so it can be directly connected without a capacitor. be able to.

〔実施例〕〔Example〕

次に、本考案の実施例について図面を参照して
説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本考案の可変インピーダンス回路を有
する自動利得制御特性をもつた増幅器の一実施例
を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of an amplifier having automatic gain control characteristics and having a variable impedance circuit according to the present invention.

本実施例は、第4図の従来例の回路にトランジ
スタ12,13,14、ダイオード15を追加し
て構成されている。トランジスタ14、ダイオー
ド15の追加によりトランジスタ16,17のコ
レクタ・エミツタ間電圧はいずれもおよそVref
−1.4(V)となりトランジスタのアーリー効果の
影響は無視できる。また、トランジスタ12,1
3の追加によりトランジスタ10,11のコレク
タ・エミツタ間電圧はいずれも約0.7Vであり同
じくアーリー効果の影響は無視できる。
This embodiment is constructed by adding transistors 12, 13, 14 and a diode 15 to the conventional circuit shown in FIG. With the addition of transistor 14 and diode 15, the voltage between the collector and emitter of transistors 16 and 17 is approximately Vref.
-1.4 (V), and the influence of the Early effect of the transistor can be ignored. In addition, transistors 12,1
3, the voltage between the collector and emitter of transistors 10 and 11 is about 0.7V, and the influence of the Early effect can be ignored.

ここで、具体例として、Vcc=10V、Vref=5V
とすると、トランジスタ16,17のコレクタ・
エミツタ間電圧はいずれも3.6Vとなり、その差
は0.1V以下である。このときIc16/Ic17は最大で
も23.6/23.7程度となり、(1)式によりΔV19-18
求めると0.21mVとなり、従来例の12.2mVに比較
して1/57に改善できる。
Here, as a specific example, Vcc=10V, Vref=5V
Then, the collectors of transistors 16 and 17 are
The emitter voltage is 3.6V in both cases, and the difference is less than 0.1V. At this time, Ic 16 /Ic 17 is approximately 23.6/23.7 at the maximum, and ΔV 19-18 obtained from equation (1) is 0.21 mV, which is an improvement of 1/57 compared to 12.2 mV in the conventional example.

上述のようにアーリー効果が無視できるため点
Bの電圧と基準電源2の電圧との差を低減でき、
点Aと点Bとが直結されている。
As mentioned above, since the Early effect can be ignored, the difference between the voltage at point B and the voltage at reference power supply 2 can be reduced,
Point A and point B are directly connected.

〔考案の効果〕[Effect of idea]

以上説明したように本考案は、従来の可変イン
ピーダンス回路において、次段差動増幅器の負荷
となるウイルソンのカレントミラー回路と、出力
端と次段差動増幅器のコレクタとの間に挿入され
たダイオードと、エミツタ、コレクタ、ベースを
それぞれ次段差動増幅器の前記コレクタと異なる
コレクタ、前記カレントミラー回路の低インピー
ダンス側、出力端子と直流的に等電位の電圧源に
接続したトランジスタとを有することにより、ト
ランジスタのアーリー効果によるB点と基準電圧
との電圧差を低減でき、従来不可能であつた可変
インピーダンス回路と固定利得増幅器の直接接続
が可能となり、カツプリングコンデンサを必要と
しない、集積回路化に有利な自動利得制御装置が
可能となる効果がある。
As explained above, the present invention provides a conventional variable impedance circuit that includes a Wilson current mirror circuit that serves as a load for the next-stage differential amplifier, a diode inserted between the output terminal and the collector of the next-stage differential amplifier, By having the emitter, collector, and base each having a collector different from the collector of the next-stage differential amplifier, the low impedance side of the current mirror circuit, and a transistor connected to a voltage source that is DC-equal potential to the output terminal, the transistor It is possible to reduce the voltage difference between point B and the reference voltage due to the Early effect, and it is now possible to directly connect a variable impedance circuit and a fixed gain amplifier, which was previously impossible. This has the effect of enabling an automatic gain control device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の可変インピーダンス回路を有
する自動利得制御特性をもつた増幅器の一実施例
を示す回路図、第2図は自動利得制御特性をもつ
た増幅器の入出力特性図、第3図は自動利得制御
特性をもつた従来の増幅器のブロツク図、第4,
5図は第3図の具体例の回路図、第6図はトラン
ジスタのアーリ効果を示す図である。 1……電源、2……基準電源、3……交流信号
源、41,42……利得設定抵抗、5……固定利
得増幅器、6……検波・整流回路、7……制御回
路、8……抵抗、9,29……コンデンサ、1
0,11,12,13,14,16,17,1
8,19,20,21……トランジスタ、15,
22,23,24……ダイオード、25,26…
…エミツタ抵抗、27……定電流源、28……可
変電流源、30……全帰還増幅器。
Fig. 1 is a circuit diagram showing an embodiment of an amplifier with automatic gain control characteristics and a variable impedance circuit of the present invention, Fig. 2 is an input/output characteristic diagram of the amplifier with automatic gain control characteristics, and Fig. 3 is a block diagram of a conventional amplifier with automatic gain control characteristics;
FIG. 5 is a circuit diagram of the specific example of FIG. 3, and FIG. 6 is a diagram showing the Early effect of the transistor. DESCRIPTION OF SYMBOLS 1... Power supply, 2... Reference power supply, 3... AC signal source, 41, 42... Gain setting resistor, 5... Fixed gain amplifier, 6... Detection/rectification circuit, 7... Control circuit, 8... ...Resistor, 9,29...Capacitor, 1
0, 11, 12, 13, 14, 16, 17, 1
8, 19, 20, 21...transistor, 15,
22, 23, 24...diode, 25, 26...
...Emitter resistor, 27... Constant current source, 28... Variable current source, 30... Full feedback amplifier.

Claims (1)

【実用新案登録請求の範囲】 出力端の出力インピーダンスが制御回路からの
制御出力によつて制御される全帰還増幅器であ
り、 初段差動増幅器および次段差動増幅器から構成
され、 前記初段差動増幅器は、 ベースが基準電圧源に接続されコレクタが共通
電位に接続された第一トランジスタ21と、 ベースが前記出力端に接続されコレクタが共通
電位に接続された第二トランジスタ20と、 ベースが前記第一トランジスタのエミツタに接
続された第三トランジスタ19と、 ベースが前記第二トランジスタのエミツタに接
続された第四トランジスタ18と、 一端が前記第三トランジスタおよび前記第四ト
ランジスタのエミツタに抵抗25,26を介して
接続され他端が電源に接続された第一電流源27
と、 前記第三トランジスタのコレクタにアノードが
接続された第一ダイオード22と、 前記第四トランジスタのコレクタにアノードが
接続された第二ダイオード23と、 前記第一ダイオードおよび前記第二ダイオード
のカソードがアノードに接続され、カソードが共
通電位に接続された第三ダイオード24と を備え、 前記次段差動増幅器は、 ベースが前記第四トランジスタのコレクタに接
続された第五トランジスタ16と、 ベースが前記第三トランジスタのコレクタに接
続され、コレクタが出力端に接続された第六トラ
ンジスタ17と、 電流流入端が前記電源に接続され電流流出端が
前記第五トランジスタのコレクタおよび前記出力
端に接続され前記第五トランジスタおよび前記第
六トランジスタの負荷となる第一カレントミラー
回路10,11と、 一端が前記第五トランジスタおよび第六トラン
ジスタのエミツタに共通に接続され他端が共通電
位に接続された第二電流源28と を備え、 前記第一電流源または第二電流源の一方が前記
制御回路の制御出力によりその電流が制御される
可変電流源であり、他方の電流源が定電流源であ
る 可変インピーダンス回路において、 前記次段差動増幅器の前記第一カレントミラー
回路と前記第五トランジスタのコレクタおよび前
記出力端との間に挿入された第二カレントミラー
回路12,13と、 前記出力端にアノードが接続され前記次段差動
増幅器の第六トランジスタのコレクタにカソード
が接続された第四ダイオード15と、 ベースが前記基準圧電源に接続され、コレクタ
が前記第二カレントミラー回路に、エミツタが前
記第五トランジスタのコレクタに接続された第7
トランジスタ14と を備えたことを特徴とする可変インピーダンス回
路。
[Claims for Utility Model Registration] A full feedback amplifier whose output impedance at the output terminal is controlled by a control output from a control circuit, comprising a first-stage differential amplifier and a second-stage differential amplifier, the first-stage differential amplifier a first transistor 21 whose base is connected to a reference voltage source and whose collector is connected to a common potential; a second transistor 20 whose base is connected to the output terminal and whose collector is connected to the common potential; a third transistor 19 connected to the emitter of the second transistor; a fourth transistor 18 having its base connected to the emitter of the second transistor; and resistors 25, 26 having one end connected to the emitters of the third transistor and the fourth transistor. a first current source 27 connected through the
a first diode 22 whose anode is connected to the collector of the third transistor; a second diode 23 whose anode is connected to the collector of the fourth transistor; and cathodes of the first diode and the second diode. a third diode 24 connected to an anode and a cathode connected to a common potential, the next stage differential amplifier includes a fifth transistor 16 whose base is connected to the collector of the fourth transistor; a sixth transistor 17 connected to the collectors of the three transistors and having its collector connected to the output end; a sixth transistor 17 having a current inflow end connected to the power supply and a current outflow end connected to the collector and output end of the fifth transistor; a first current mirror circuit 10, 11 serving as a load for the fifth transistor and the sixth transistor, and a second current having one end commonly connected to the emitters of the fifth transistor and the sixth transistor and the other end connected to a common potential. a variable impedance source 28, one of the first current source and the second current source is a variable current source whose current is controlled by the control output of the control circuit, and the other current source is a constant current source. In the circuit, second current mirror circuits 12 and 13 are inserted between the first current mirror circuit of the next stage differential amplifier and the collector and the output terminal of the fifth transistor, and an anode is connected to the output terminal. a fourth diode 15 whose cathode is connected to the collector of the sixth transistor of the next-stage differential amplifier, whose base is connected to the reference voltage power supply, whose collector is connected to the second current mirror circuit, and whose emitter is connected to the fifth transistor. The seventh connected to the collector of
A variable impedance circuit comprising a transistor 14.
JP7236086U 1986-05-13 1986-05-13 Expired - Lifetime JPH0514571Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7236086U JPH0514571Y2 (en) 1986-05-13 1986-05-13

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7236086U JPH0514571Y2 (en) 1986-05-13 1986-05-13

Publications (2)

Publication Number Publication Date
JPS62183420U JPS62183420U (en) 1987-11-20
JPH0514571Y2 true JPH0514571Y2 (en) 1993-04-19

Family

ID=30915742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7236086U Expired - Lifetime JPH0514571Y2 (en) 1986-05-13 1986-05-13

Country Status (1)

Country Link
JP (1) JPH0514571Y2 (en)

Also Published As

Publication number Publication date
JPS62183420U (en) 1987-11-20

Similar Documents

Publication Publication Date Title
US7486061B2 (en) Power supply apparatus
US5404053A (en) Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth
US4333141A (en) Full wave rectifier
US4678947A (en) Simulated transistor/diode
JPH04111506A (en) Amplifying circuit
JPH0514571Y2 (en)
US4370608A (en) Integrable conversion circuit for converting input voltage to output current or voltage
JPS5922245B2 (en) Teiden Atsubias Cairo
JPS5934703A (en) Bias circuit
JPS58215815A (en) Comparator circuit
JPS6367433B2 (en)
JPH0326435B2 (en)
JPH049617Y2 (en)
JP3682122B2 (en) Full-wave rectifier circuit
JP3507530B2 (en) Logarithmic conversion circuit
JPH0321082Y2 (en)
JPS59207716A (en) Automatic level controlling circuit
JP3221058B2 (en) Rectifier circuit
JPH0241931Y2 (en)
JPH021636Y2 (en)
JPS6115619Y2 (en)
JPH066607Y2 (en) Gain control circuit
KR930006546Y1 (en) Alc circuit
JPH0535627Y2 (en)
JPH0716138B2 (en) Amplifier circuit device