JPH0241931Y2 - - Google Patents

Info

Publication number
JPH0241931Y2
JPH0241931Y2 JP13712984U JP13712984U JPH0241931Y2 JP H0241931 Y2 JPH0241931 Y2 JP H0241931Y2 JP 13712984 U JP13712984 U JP 13712984U JP 13712984 U JP13712984 U JP 13712984U JP H0241931 Y2 JPH0241931 Y2 JP H0241931Y2
Authority
JP
Japan
Prior art keywords
transistor
base
alc
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13712984U
Other languages
Japanese (ja)
Other versions
JPS6152820U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13712984U priority Critical patent/JPH0241931Y2/ja
Publication of JPS6152820U publication Critical patent/JPS6152820U/ja
Application granted granted Critical
Publication of JPH0241931Y2 publication Critical patent/JPH0241931Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案はALCのON/OFF時に生じる入力オフ
セツトを補償し、IC化に適したALC回路に関す
る。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an ALC circuit that compensates for input offsets that occur when ALC is turned on and off, and is suitable for IC implementation.

〔考案の技術的背景〕[Technical background of the invention]

一般にALC回路は第3図に示すように構成さ
れている。すなわち、マイクやチユーナ等の入力
信号源1からの信号を入力抵抗2を介して入力直
結形増幅器3のPNP形のコレクタを接地したト
ランジスタQ1のバイアス抵抗4を介して接地さ
れたベースに入力している。増幅器3はトランジ
スタQ1のほかに、このトランジスタQ1のエミツ
タにエミツタが接続され、コレクタが定電流負荷
5を介して電源Vccに接続されたNPNトランジ
スタQ2、さらにこのトランジスタQ2のコレクタ
と定電流負荷5との共通接続点にベースが接続さ
れ、電源Vccにコレクタが接続され、エミツタが
抵抗6を介してトランジスタQ2のベースに接続
されたNPNトランジスタQ3、トランジスタQ2
ベースと接地間に抵抗7とコンデンサ8の直列回
路、またトランジスタQ3のエミツタと接地間に
介挿された定電流負荷9から構成されている。そ
してトランジスタQ3のエミツタから導出される
増幅器3の出力は出力端子10に接続されてい
る。さらにこの増幅器3の出力は整流平滑回路1
1を介してALC制御用トランジスタQ4のベース
に接続され、このトランジスタQ4のコレクタは
増幅器3の入力にエミツタは接続されている。
Generally, an ALC circuit is configured as shown in FIG. In other words, a signal from an input signal source 1 such as a microphone or a tuner is inputted via an input resistor 2 to the base of a transistor Q 1 whose PNP collector is grounded and whose base is grounded via a bias resistor 4 of a transistor Q 1 . are doing. The amplifier 3 includes, in addition to the transistor Q 1 , an NPN transistor Q 2 whose emitter is connected to the emitter of the transistor Q 1 and whose collector is connected to the power supply Vcc via the constant current load 5 , and the collector of the transistor Q 2 and the collector of the transistor Q 2 . An NPN transistor Q 3 has a base connected to a common connection point with the constant current load 5, a collector connected to the power supply Vcc, and an emitter connected to the base of the transistor Q 2 via the resistor 6, and the base of the transistor Q 2 . It consists of a series circuit of a resistor 7 and a capacitor 8 between the ground, and a constant current load 9 inserted between the emitter of the transistor Q3 and the ground. The output of the amplifier 3 derived from the emitter of the transistor Q 3 is connected to the output terminal 10. Furthermore, the output of this amplifier 3 is the rectifier smoothing circuit 1
The collector of this transistor Q 4 is connected to the input of the amplifier 3 at its emitter.

ここで増幅器3の入力であるトランジスタQ1
のベースに信号源1からの信号が抵抗2を介して
印加されると、トランジスタQ1はエミツタフロ
ア、トランジスタQ2はベース接地型と実質的等
価な動作をし、負荷は定電流源5の能動負荷とし
てのインピーダンスとトランジスタQ3のベース
側からみたインピーダンスの並列になり、この負
荷とトランジスタQ1,Q2のエミツタ抵抗re(reは
エミツタ電流1mAで26Ω)で利得が決定される。
またトランジスタQ3のエミツタより抵抗6,7
およびコンデンサ8によりトランジスタQ2のベ
ースに帰還し、閉回路利得を決定している。従つ
て増幅器3の閉回路利得は抵抗6/抵抗7でほぼ
決定される。
Here the transistor Q 1 which is the input of amplifier 3
When a signal from the signal source 1 is applied to the base of the transistor Q1 through the resistor 2, the transistor Q1 operates as an emitter floor type, the transistor Q2 operates as a common base type, and the load is the active current source of the constant current source 5. The impedance as a load and the impedance seen from the base side of the transistor Q3 are parallel, and the gain is determined by this load and the emitter resistance re of the transistors Q1 and Q2 (re is 26Ω at an emitter current of 1 mA).
Also, resistors 6 and 7 are connected from the emitter of transistor Q3 .
It is fed back to the base of transistor Q 2 by capacitor 8, and determines the closed circuit gain. Therefore, the closed circuit gain of the amplifier 3 is approximately determined by the resistor 6/resistor 7.

トランジスタQ1のベースはベース電流とバイ
アス抵抗4とにより多少の電位をもつ(通常数
mV〜数10mV程度)が、通常の差動増幅器等に
比べ殆んど接地電位に近いレベルで動作させるこ
とができる。
The base of transistor Q1 has some potential (usually several
mV to several tens of mV), but can operate at a level that is almost close to ground potential compared to ordinary differential amplifiers.

よつて、増幅器3の出力は整流平滑回路11を
通り、ALCトランジスタQ4のベースに接続され、
直流的に零バイアスされたコレクタ−エミツタ間
の内部インピーダンスを変化させてALC効果を
得るものである。
Therefore, the output of the amplifier 3 passes through the rectifying and smoothing circuit 11 and is connected to the base of the ALC transistor Q4 .
The ALC effect is obtained by changing the internal impedance between the collector and emitter, which is biased to zero DC.

〔背景技術の問題点〕[Problems with background technology]

しかしながら上記のALC回路ではトランジス
タQ1のベース電位はそのベース電流とバイアス
抵抗4で決定れ、通常数mV〜数10mV電位を持
つが、ひとたびALC制御用トランジスタQ4が動
作すると、そのコレクタ−エミツタ間の内部イン
ピーダンスは数百Ω〜数10Ωとなつてバイアス抵
抗4に並列接続されることとなりトランジスタ
Q1のベース電位がさらに低くなる。このときア
タツクタイムの速い整流平滑回路11を用いてい
るときには入力での直流の変動が出力の直流を変
動させ、第2図aに示す入力信号に対し、第2図
bに示すように立ち上がりの不安定なALC特性
となつている。
However, in the above ALC circuit, the base potential of the transistor Q1 is determined by its base current and the bias resistor 4, and normally has a potential of several mV to several tens of mV, but once the ALC control transistor Q4 operates, its collector-emitter The internal impedance between them is several hundred ohms to several tens of ohms, and the transistor
The base potential of Q 1 becomes even lower. At this time, when a rectifying and smoothing circuit 11 with a fast attack time is used, fluctuations in the DC at the input will fluctuate the DC at the output, and as shown in FIG. It has stable ALC characteristics.

〔考案の目的〕[Purpose of invention]

本考案は入力オフセツトを極力少なくして安定
したALC特性の得られるALC回路を提供する。
The present invention provides an ALC circuit that minimizes input offset and provides stable ALC characteristics.

〔考案の概要〕[Summary of the idea]

本考案のALC回路はベース、エミツタ、コレ
クタの各電極を備えたPNPトランジスタのベー
スを接地間にバイアス抵抗とALC制御用トラン
ジスタを介挿させ、ALC制御用トランジスタの
ベースにALCコントロール電流を流し、このと
きのALC制御用トランジスタのエミツタ−コレ
クタ間のオン抵抗によつて生じるオフセツトを極
力少なくするために上記PNPトランジスタのバ
イアス抵抗に電流を流し込むようにしたものであ
る。
In the ALC circuit of the present invention, a bias resistor and an ALC control transistor are inserted between the base of a PNP transistor having base, emitter, and collector electrodes and ground, and an ALC control current is passed through the base of the ALC control transistor. In order to minimize the offset caused by the on-resistance between the emitter and collector of the ALC control transistor at this time, current is caused to flow into the bias resistor of the PNP transistor.

〔考案の実施例〕[Example of idea]

以下本考案の一実施例につき第1図を参照して
詳細に説明するが、第3図と同一部分には同一番
号を附してその説明を省略する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to FIG. 1, but the same parts as in FIG. 3 are given the same numbers and the explanation thereof will be omitted.

第1図の整流平滑回路20はその出力をALC
制御用トランジスタQ4のベースに流し込むこと
のほかに、増幅器3の入力、すなわちトランジス
タQ1のベースにも制御電流を流すように構成し
ている。
The rectifying and smoothing circuit 20 in Figure 1 converts its output into an ALC
In addition to flowing into the base of the control transistor Q4 , the control current is also configured to flow into the input of the amplifier 3, that is, the base of the transistor Q1 .

これにより、トランジスタQ1のベース電位は
トランジスタQ4のコレクタ−エミツタ間の内部
インピーダンスとバイアス抵抗4との並列インピ
ーダンスおよびトランジスタQ1のベース電流に
よつて決定する。ここでトランジスタQ4が整流
平滑回路20のALC制御電流によりオンしてコ
レクタ−エミツタ間の内部インピーダンスによつ
て低くなつた電位の状態では、トランジスタQ1
のベースにもALC制御電流を流入させる。よつ
て整流平滑回路20からALC制御電流が出力さ
れない、つまりALCオフ時のトランジスタQ1
ベース電位と同様に設定することで、入力のオフ
セツトが発生しないようにしている。
As a result, the base potential of the transistor Q1 is determined by the internal impedance between the collector and emitter of the transistor Q4 , the parallel impedance of the bias resistor 4, and the base current of the transistor Q1 . Here, when the transistor Q 4 is turned on by the ALC control current of the rectifier and smoothing circuit 20 and is at a potential lowered due to the internal impedance between the collector and emitter, the transistor Q 1
ALC control current also flows into the base of. Therefore, the ALC control current is not output from the rectifying and smoothing circuit 20, that is, the base potential of the transistor Q1 is set to be the same as the base potential of the transistor Q1 when the ALC is off, thereby preventing input offset from occurring.

〔考案の効果〕[Effect of idea]

以上のように本考案によれば、ALC制御用ト
ランジスタにALC制御電流を入力するとともに
増幅器の入力にも流入することによつて、増幅器
の入力電位をALCオフの状態と同様に、オフセ
ツトを補償している。従つて第2図aの入力信号
に対し、増幅器の出力には第2図cに示すように
安定なALC特性が得られる。
As described above, according to the present invention, by inputting the ALC control current to the ALC control transistor and also flowing into the input of the amplifier, the input potential of the amplifier is compensated for the offset in the same way as when the ALC is off. are doing. Therefore, for the input signal shown in FIG. 2a, a stable ALC characteristic as shown in FIG. 2c is obtained at the output of the amplifier.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例を示す回路図、第2
図aは本考案の対象となる入力信号波形図、第2
図bは従来の出力波形図、第2図cは本考案の出
力波形図、第3図は従来の回路図である。 Q1,Q2,Q3……トランジスタ、3……増幅器、
20……整流平滑回路、Q4……ALC制御用トラ
ンジスタ。
Figure 1 is a circuit diagram showing one embodiment of the present invention;
Figure a is an input signal waveform diagram that is the subject of the present invention.
Figure b is a conventional output waveform diagram, Figure 2c is an output waveform diagram of the present invention, and Figure 3 is a conventional circuit diagram. Q 1 , Q 2 , Q 3 ... transistor, 3 ... amplifier,
20... Rectifying and smoothing circuit, Q 4 ... ALC control transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ベースが入力信号源に直結され、コレクタが接
地された第1のトランジスタと、エミツタが前記
第1のトランジスタのエミツタに接続され、コレ
クタがインピーダンス手段を介して直流電源に接
続された第2のトランジスタと、ベースが前記第
2のトランジスタおよびインピーダンス手段との
共通接続点に接続され、コレクタが前記直流電源
に供給され、エミツタが抵抗を介して前記第2の
トランジスタのベースに接続された第3のトラン
ジスタからなる入力直結形増幅器、前記増幅器の
出力を整流平滑する回路、ベースが前記回路の出
力端子に接続され、エミツタが接地され、コレク
タが前記第1のトランジスタのベースに接続され
たALC制御用トランジスを備え、前記第1のト
ランジスタを実質的に接地バイアスで駆動するよ
うにしてなるALC回路において、前記増幅器の
入力にも制御電流を流すことによつて、ALC制
御用トランジスタのオン抵抗によつて生じるオフ
セツトを減少させたことを特徴とするALC回路。
a first transistor whose base is directly connected to an input signal source and whose collector is grounded; and a second transistor whose emitter is connected to the emitter of the first transistor and whose collector is connected to a DC power supply via impedance means. and a third transistor, the base of which is connected to the common connection point of the second transistor and the impedance means, the collector of which is supplied to the DC power supply, and the emitter of which is connected to the base of the second transistor via a resistor. A direct-coupled input amplifier consisting of a transistor, a circuit for rectifying and smoothing the output of the amplifier, a base connected to the output terminal of the circuit, an emitter grounded, and a collector connected to the base of the first transistor for ALC control. In an ALC circuit that includes a transistor and drives the first transistor with a ground bias, the on-resistance of the ALC control transistor is increased by flowing a control current also to the input of the amplifier. An ALC circuit characterized by reducing the offset that occurs when
JP13712984U 1984-09-10 1984-09-10 Expired JPH0241931Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13712984U JPH0241931Y2 (en) 1984-09-10 1984-09-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13712984U JPH0241931Y2 (en) 1984-09-10 1984-09-10

Publications (2)

Publication Number Publication Date
JPS6152820U JPS6152820U (en) 1986-04-09
JPH0241931Y2 true JPH0241931Y2 (en) 1990-11-08

Family

ID=30695546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13712984U Expired JPH0241931Y2 (en) 1984-09-10 1984-09-10

Country Status (1)

Country Link
JP (1) JPH0241931Y2 (en)

Also Published As

Publication number Publication date
JPS6152820U (en) 1986-04-09

Similar Documents

Publication Publication Date Title
US4059808A (en) Differential amplifier
JPH0476524B2 (en)
JPH0232585B2 (en)
JPH0241931Y2 (en)
JPH0263206A (en) Current mirror circuit
JPS6051806B2 (en) audio frequency amplifier
JPS6228087Y2 (en)
JPH0362042B2 (en)
US4151483A (en) Radiation-hardened transistor amplifiers
JPH0321065Y2 (en)
KR940002234Y1 (en) Dynamic deemphasis circuit
JPS6130448B2 (en)
JPH05327368A (en) Amplifier circuit
JPS6133483B2 (en)
JPH082009B2 (en) Amplifier circuit
JPH0716138B2 (en) Amplifier circuit device
JPS6115619Y2 (en)
JPH057886B2 (en)
JP2623954B2 (en) Variable gain amplifier
JPH036022Y2 (en)
JPH0753297Y2 (en) Differential amplifier circuit
JP3135590B2 (en) Transistor circuit
JP2577946B2 (en) Amplifier circuit
JP2538239Y2 (en) Low frequency amplifier circuit
JPS6121857Y2 (en)