KR940002234Y1 - Dynamic deemphasis circuit - Google Patents

Dynamic deemphasis circuit Download PDF

Info

Publication number
KR940002234Y1
KR940002234Y1 KR2019890015412U KR890015412U KR940002234Y1 KR 940002234 Y1 KR940002234 Y1 KR 940002234Y1 KR 2019890015412 U KR2019890015412 U KR 2019890015412U KR 890015412 U KR890015412 U KR 890015412U KR 940002234 Y1 KR940002234 Y1 KR 940002234Y1
Authority
KR
South Korea
Prior art keywords
transistor
input
output
resistor
signal
Prior art date
Application number
KR2019890015412U
Other languages
Korean (ko)
Other versions
KR910008130U (en
Inventor
황정환
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890015412U priority Critical patent/KR940002234Y1/en
Publication of KR910008130U publication Critical patent/KR910008130U/en
Application granted granted Critical
Publication of KR940002234Y1 publication Critical patent/KR940002234Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

내용 없음.No content.

Description

다이나믹 디엠파시스회로Dynamic Deemphasis Circuit

제 1 도는 종래의 디엠파시스회로도.1 is a conventional deemphasis circuit diagram.

제 2 도는 본 고안에 따른 다이나믹 디엠파시스회로도.2 is a dynamic deemphasis circuit diagram according to the present invention.

제 2a 도는 본 고안에 따른 리미터부의 동작설명회로도.Figure 2a is a circuit diagram illustrating the operation of the limiter according to the present invention.

제 2b 도는 본 고안에 따른 차동 증폭기의 동작설명회로도.2b is an operation description circuit diagram of a differential amplifier according to the present invention.

제 3 도는 본 고안의 입력신호에 따른 리미터부의 출력파형도.3 is an output waveform diagram of a limiter unit according to an input signal of the present invention.

제 4 도는 본 고안에 따른 차동 증폭기의 동작파형도.4 is an operation waveform diagram of a differential amplifier according to the present invention.

제 5 도는 본 고안의 주파수에 따른 게인의 파형도.5 is a waveform diagram of gain according to a frequency of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

A : 차동 증폭기 B : 리미터부A: differential amplifier B: limiter

Q1∼Q11: 트랜지스터 R1∼R16: 저항Q 1 to Q 11 : transistors R 1 to R 16 : resistance

C1∼C3: 콘덴서 D1, D2: 다이오드C 1 to C 3 : condenser D 1 , D 2 : diode

LPF : 로우패스필터LPF: Low Pass Filter

본 고안은 FM 모둘레이션-디모듈레이션 시그날 프로세스에 관한 것으로 특히 디레일-인핸서(Detail-Enhnncer)의 출력을 입력으로 할 때 그 입력 레벨에 대응한 다이나믹-디엠파시스회로에 관한 것이다.The present invention relates to an FM modulation-demodulation signal process, and more particularly, to a dynamic-de-emphasis circuit corresponding to an input level when an output of a de-rail enhancer is input.

종래에는 제 1 도에서와 같이 외부 바이어스 블락에서 기준 레프런스 바이어스를 차동 증폭기(D-AMP)의 한쪽 입력(트랜지스터(Q2)의 베이스)으로 하고 다른쪽 입력(트랜지스터(Q1)의 베이스)에 디엠파시스하고자 하는 신호를 입력시켜 그 차동입력차이 만큼을 증폭시켜 입력 차이에 따라 앰프 양을 조절하여 디엠파시스양을 조절하도록 구성된다.Conventionally, as shown in FIG. 1, in the external bias block, the reference resonance bias is set as one input of the differential amplifier D-AMP (the base of the transistor Q 2 ) and the other input (the base of the transistor Q 1 ). It is configured to input the signal to be deemphased to amplify the differential input difference, and to adjust the amount of deemphasis by adjusting the amount of amplifier according to the input difference.

즉 외부에서 잡힌 바이어스 전압과 입력시그날과의 차이에 따라 앰프양을 조절한다.That is, the amplifier amount is adjusted according to the difference between the bias voltage and the input signal.

입력시그날이 크면 디엠파시스양도 커져야 하므로 기준전압과 입력시그날이 차이가 작아져 앰프양이 적고 입력시그날이 작으면 기준전압에 비해 입력 시그날이 낮게 잡혀 입력차이는 커진다.If the input signal is large, the amount of de-emphasis must be increased, so the difference between the reference voltage and the input signal is small, so that the amount of amplifier is small and the input signal is small, the input signal is lower than the reference voltage and the input difference is increased.

따라서 앰프 출력은 커지게 되어 시그날의 크기에 따라 기준전압과 비교하여 출력의 디엠파시스 특성을 만들 수 있게 된다.As a result, the amplifier output becomes large, so that the de-emphasis characteristic of the output can be made compared with the reference voltage according to the size of the signal.

그런데 상기와 같은 종래 회로에서는 비교하는 전압이 외부 바이어스로 고정되어있어 빠르게 변화하는 입력레벨에 맞추어 나가기 힘들어 동작 특성이 떨어질뿐아니라 입력에 이상 노이즈가 들어올 때 그 노이즈를 신호로 오인해 오동작을 할 우려가 있는 단점이 있었다.However, in the conventional circuit as described above, the voltage to be compared is fixed by an external bias, so it is difficult to go out according to a rapidly changing input level, resulting in poor operation characteristics, and when an abnormal noise enters the input, the noise may be mistaken for a signal and malfunction. There was a downside.

본 고안은 이러한 단점을 해결하기 위해 안출된 것을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.The present invention is described in detail with reference to the accompanying drawings that are devised to solve these disadvantages are as follows.

먼저 제 2 도에서 본 고안 회로의 구성을 보면, 입력(IN put)은 콘덴서(C3)를 통해 트랜지스터(Q3∼Q5) 저항(R4∼R7)으로 구성된 차동증폭기(A)의 트랜지스터(Q3)의 베이스로 인가되고 트랜지스터(Q3)의 에미터는 저항(R4)을 통해 트랜지스터(Q4)의 에미터와 연결되어 트랜지스터(Q5)의 콜렉터와 연결되고 트랜지스터(Q5)의 에미터는 저항(R7)을 통해 접지되며 트랜지스터(Q3)의 콜렉터는 전원전압(Vcc)과 연결되고 트랜지스터트(Q4)의 콜렉터는 트랜지스터(Q6)의 베이스와 연결되는 동시에 저항(R6)과 연결되고 저항(RQ6)은 출력(out put)단에 연결되는 동시에 저항(R5)을 통해 전원전압과 연결되고 트랜지스터(Q4)의 베이스는 저항(R1)과 트랜지스터(Q2)의 콜렉터에 공통연결되며 트랜지스터(Q2)의 에미터는 접지되고 저항(R1)은 저항(R2)과 트랜지스터(Q1)의 에미터에 공통연결되며 트랜지스터(Q1)의 콜렉터는 전원전압(Vcc)과 연결되고 트랜지스터(Q1)의 베이스는 저항(R15, R16)의 접속점에 연결되는 동시에 콘덴서(C1) 저항(R3)을 통해 접지로 연결되고 트랜지스터(Q6)의 콜렉터는 전원전압과 연결되고 트랜지스터(Q6)의 에미터는 저항(R10)을 통해서는 트랜지스터(Q8∼Q10) 저항(R9, R11∼R14) 콘덴서(C2) 다이오드(D1, D2)로 구성된 리미터부(B)의 트랜지스터(Q8)의 베이스와 연결되고 저항(R16)을 통해서는 트랜지스터(Q9)의 베이스와 연결되는 동시에 콘덴서(C2)를 통해 접지되고 또 트랜지스터(Q6)의 에미터는 트랜지스터(Q7)의 콜렉터와 연결되고 트랜지스터(Q7)의 에미터는 저항(R8)을 통해 접지되고 트랜지스터(Q8)의 콜렉터는 저항(R9)을 통해서는 전원전압과 연결되고 저항(R11)을 통해서는 다이오드(D1)의 애노우드와 다이오드(D2)의 캐소우드에 공통연결되고 다이오드(D1)의 캐소우드와 다이오드(D2)의 애노우드는 트랜지스터(Q9)의 콜렉터와 저항(R13)에 공통연결되고 저항(R13)은 트랜지스터(Q11)의 베이스와 연결되는 동시에 저항(R12)을 통해 전원전압(Vcc)과 연결되고 트랜지스터(Q11)의 콜렉터는 전원전압(Vcc)과 연결되고 트랜지스터(Q11)의 에미터는 저항(R15)과 연결되고 저항(R16)은 접지되며 트랜지스터(Q2, Q5, Q7, Q10)의 베이스에는 바이어스 전압이 인가된다.In the first configuration of the designed circuit in FIG. 2, the input (IN put) is a capacitor (C 3) a transistor (Q 3 ~Q 5) resistance differential amplifier (A) consisting of (R 4 ~R 7) through transistor (Q 3) is applied to the base and the transistors (Q 3) an emitter resistor (R 4) to connect the emitter of the transistor (Q 4) through the connection to the collector of the transistor (Q 5) and the transistor (Q 5 ) the emitter-collector of a is grounded via the resistor (R 7) transistor (Q 3) has a resistance at the same time connected to the supply voltage (Vcc) and the collector of the transistor agent (Q 4) is connected to the base of the transistor (Q 6) of (R 6 ), resistor (RQ 6 ) is connected to the output (out put) terminal, and at the same time connected to the supply voltage through the resistor (R 5 ) and the base of the transistor (Q 4 ) is the resistor (R 1 ) and transistor commonly connected to the collector of the (Q 2), and emitter is grounded emitter of the transistor (Q 2) resistance (R 1) is a resistance (R 2) and transfection Requester at the same time that the common connection is connected to the node between the base of the collector of the transistor (Q 1) is connected to the power supply voltage (Vcc) and the transistor (Q 1) is a resistance (R 15, R 16) to the emitter of the (Q 1) a capacitor (C 1) the collector of the connection to ground via a resistor (R 3) and the transistor (Q 6) is connected to the power supply voltage and via the emitter resistor (R 10) of the transistor (Q 6) is a transistor (Q 8 ~ Q 10 ) resistors (R 9 , R 11- R 14 ) are connected to the base of transistor (Q 8 ) of limiter (B) consisting of capacitor (C 2 ) diode (D 1 , D 2 ) and resistor (R 16 ) the emitter of the transistor (Q 9) ground through a capacitor (C 2) at the same time connected to the base and connected to also the collector of the transistor (Q 6) emitter transistor (Q 7) of the on and the transistor (Q 7) of the through Grounded via resistor R 8 , the collector of transistor Q 8 is connected to the supply voltage through resistor R 9 , and resistor R 11) through the diode (D 1) of the anode and the diode (D 2) of being commonly connected to the cathode diode (D 1) cathode and a diode (D 2) a no lifting transistor (Q 9) Ke of Commonly connected to the collector and resistor (R 13 ), resistor (R 13 ) is connected to the base of transistor (Q 11 ) and at the same time to the power supply voltage (Vcc) through resistor (R 12 ) and to the collector of transistor (Q 11 ). Is connected to the supply voltage (Vcc), the emitter of transistor (Q 11 ) is connected to resistor (R 15 ), resistor (R 16 ) is grounded, and at the base of transistor (Q 2 , Q 5 , Q 7 , Q 10 ) A bias voltage is applied.

즉 콘덴서(C3)를 거쳐 입력된 입력신호가 노드 ①을 통해 차동증폭기(A)의 트랜지스터(Q3)의 베이스로 입력되어 증폭된후 노드 ③을 통해 트랜지스터(Q6)의 베이스로 인가되고 트랜지스터(Q6)로 인가된 신호가 트랜지스터(Q8∼Q10) 저항(R9, R11∼R14) 콘덴서(C2) 다이오드(D1, D2)로 구성된 리미터부(B)로 인가되어 리미팅된 신호가 노드④를 통해 트랜지스터(Q11)를 거쳐 출력된후에 피이드백 라인을 통해 다시 트랜지스터(Q1)로 입력되고 트랜지스터(Q1)로 입력된 리미터부(B) 출력은 노드 ⑥에 구형파 형태의 DC 레벨을 잡아주어 입력시그날과 비교하게 구성된다.That is, the input signal input through the capacitor C 3 is input to the base of the transistor Q 3 of the differential amplifier A through the node ①, amplified and applied to the base of the transistor Q 6 through the node ③. The signal applied to the transistor (Q 6 ) is a limiter (B) consisting of transistors (Q 8 to Q 10 ) resistors (R 9 , R 11 to R 14 ) capacitor (C 2 ) diodes (D 1 , D 2 ). After the applied and limiting signal is output through the transistor Q 11 through the node ④, it is again inputted through the feedback line to the transistor Q 1 and the output of the limiter portion B input to the transistor Q 1 is a node. ⑥ It takes the square wave DC level and compares it with the input signal.

상기 구성회로의 동작상태를 설명하면 콘덴서(C3)를 통해 제 3 도의 ①과 같은 파형 차동증폭기(A)를 통해 입력되어 증폭 출력된후에 리미터부(B)로 인가되면 제 3 도 ④와 같은 파형이 노드 ④에 출력된다.Referring to the operation of the configuration circuit described above, when inputted to the limiter portion B after being input through the waveform differential amplifier A as shown in ① of FIG. 3 through the capacitor C 3 and amplified and outputted as shown in FIG. The waveform is output to node ④.

즉 노드 ①로 입력된 제 3 도의 ①파형과 같은 입력신호가 차동증폭기(A)에 의해 증폭된후 트랜지스터(Q6)를 통해 리미터부(B)로 인가된다.That is, an input signal such as the? Waveform in FIG. 3 input to the node? Is amplified by the differential amplifier A and then applied to the limiter part B through the transistor Q 6 .

즉 트랜지스터(Q6)의 에미터출력이 저항(R10)을 통해 트랜지스터(Q8)의 베이스로 인가되는 동시에 저항(R16)과 콘덴서(C2)의 로우패스 필터(LPF)(=fc=800 KHZ)를 거쳐 트랜지스터(Q9)의 베이스로 입력된다.That is, the emitter output of the transistor Q 6 is applied to the base of the transistor Q 8 through the resistor R 10 and at the same time the low pass filter LPF of the resistor R 16 and the capacitor C 2 (= fc = 800 KHZ) to the base of transistor Q 9 .

그러면 노드 ④의 출력은 다이오드(D1, D2)와 저항(R11)에 의해 제 3 도 ④와 같은 파형이 출력된다.Then, the output of the node ④ is outputted as shown in FIG. 3 ④ by the diodes D 1 and D 2 and the resistor R 11 .

제 2a 도에 나타낸 리미터회로부(B)의 동작설명도로서 이를 상세히 설명하면 아래와 같다.An operation explanatory diagram of the limiter circuit unit B shown in FIG. 2A will be described below in detail.

무입력시 트랜지스터(Q8)의 콜렉터 전압을 VA로 놓고 트랜지스터(Q9)의 콜렉터전압을 VB로 놓았을 때 VA전압이 VB전압보다 높을 경우의 출력 Vout은 VA(out) ⇒VA+VBE+IR VB(out)⇒VB-VBE-IR 이고 VA전압이 VB전압보다 낮을 경우의 출력 Vout은 VA(out)⇒VA-VBE-IR VB(out)⇒VB+VBE+IR 이므로 VBE+IR 차이를 벗어나지 못해 출력(Vout)은 제 3 도 ④파형과 같다.The output Vout of the case when placed the collector voltage of the non-input when the transistor (Q 8) the collector voltage of the left transistor (Q 9) by V A to V B voltage V A is higher than V B voltage V A (out) ⇒V A + V BE + IR V B (out) ⇒V B- When V BE -IR and V A voltage are lower than V B voltage, the output Vout is V A (out) ⇒V A- V BE -IR V B (out) ⇒V B + Since V BE + V BE IR + IR can not depart from the difference between the output (Vout) is equal to the third waveform is also ④.

(여기서 1/2 VBE는 다이오드(D1, D2)에 의해 생기는 전압이고 I는 저항(R11)에 흐르는 전류이며 입력 레벨차와 관계된다. 즉 Iα△V(입력레벨차))이 파형이 피이드백되어 제 2b 도에 도시된 차동증폭기(A)의 한측입력(트랜지스터(Q4)) (V⑥)으로 인가되므로 입력시그날(트랜지스터(Q3)의 베이스입력신호)(V①)에 따라 출력(out put) 시그날의 전체 게인(Gain)이 변화되어 제 4 도와 같은 파형으로 Vout이 제 5 도와 같이 된다.(Where 1/2 V BE is the voltage generated by diodes D 1 and D 2 and I is the current through resistor R 11 and is related to the input level difference, ie IαΔV (input level difference)) Since the waveform is fed back and applied to one side input (transistor Q 4 ) (V ⑥ ) of the differential amplifier A shown in FIG. 2B, the input signal (base input signal of the transistor Q 3 ) V ① As a result, the total gain of the output signal is changed so that the Vout becomes the fifth wave with the same waveform as the fourth wave.

즉 제 4 도에서 보듯이 입력레벨이 크면 차동증폭(A)의 차동입력차가 커지므로 출력(Vout)이 커지고 입력레벨이 작으면 차동증폭기의 차동입력차가 작아져서 출력이 작아진다.That is, as shown in FIG. 4, when the input level is large, the differential input difference of the differential amplifier A becomes large, so that the output Vout is large, and when the input level is small, the differential input difference of the differential amplifier becomes small and the output becomes small.

그리고 제 6 도 파형과 같이 주파수에 대해 게인이 점차 떨어지는 이유는 제 2a 도에 도시된 리미터부(B)의 입력단에 연결된 로우패스필터(LPF)에 의해 800KHZ 이하에서는 리미터부의 출력이 거의 없어 제 2a 도에 도시된 차동증폭기(A)로 피이드백 되는 시그날도 줄어든다.The reason why the gain gradually decreases with respect to the frequency as shown in FIG. 6 is the low pass filter LPF connected to the input of the limiter part B shown in FIG. 2a. The signal fed back to the differential amplifier A shown in FIG. Also decreases.

그러므로 차동증폭기(A) 트랜지스터(Q4)의 베이스에는 D.C만 잡히므로 전체 차동입력차가 증가하여 전체출력(Vout)은 크다 그러나 800KHZ이상 고주파에서는 주파수가 증가하여 리미터부(B)의 출력 파형이 커져 피이드백 양도 많아진다.Therefore, since only DC is applied to the base of the differential amplifier (A) transistor (Q 4 ), the total differential input difference increases, so that the overall output (Vout) is large. The amount of feedback is also increased.

따라서 제 4 도와 같이 차동입력차가 줄어들어 전체 출력(Vout)도 점차 주파수에 따라 줄어드는 제 5 도와 같이 된다.Therefore, as shown in FIG. 4, the differential input difference is reduced, so that the total output Vout is gradually reduced with frequency.

그러므로 입력 신호에 노이즈가 있더라고 그 노이즈를 리미팅시킨 뒤 다시 입력신호와 비교하므로 정확한 레벨 변동에 따른 출력(out put)을 끄집어 낼 수 있다.Therefore, even if there is noise in the input signal, the noise is limited and then compared with the input signal, so that the output (out put) due to the exact level change can be brought out.

즉 본 고안은 노이즈 영향에 따른 오동작 다이나믹-디 엠파시스를 제거할 수 있어 고화질용 VCR 녹화 재생을 엠파시스-디엠파시스 회로에 사용할 수 있으므로 고화질 세트에 적용할 수 있고 또한 회로의 IC 집적화가 용이하게 전체세트 가격을 줄일 수 있는 효과가 있다.That is, the present invention can eliminate the malfunction dynamic-de-emphasis caused by the noise effect, so that the high-definition VCR recording and playback can be used in the emphasis-de-emphasis circuit, so that it can be applied to the high-definition set and the IC can be easily integrated with the circuit. This can reduce the overall set price.

Claims (1)

입력(Vin)신호를 베이스로 인가받은 트랜지스터(Q3)와 리미터부(B)에서 피이드백 되는 신호를 베이스로 인가받는 트랜지스터(Q4)와 전류원이 되는 트랜지스터(Q5)와 저항(R4∼R7)으로 구성되어 트랜지스터(Q3, Q4)의 차동입력을 증폭출력하는 차동증폭기(A)와, 트랜지스터(Q6)를 거쳐 출력되는 상기 차동증폭기의 출력을 저항(R10)을 통해 바로 인가받는 트랜지스터(Q8)와 저항(R16)과 콘덴서(C2)의 로우패스필터(LPF)를 거쳐 인가 받는 트랜지스터(Q9)와 트랜지스터(Q8, Q9)로 입력된 신호를 피이드백 비교시그날로 만드는 저항(R11) 다이오드(D1, D2)와 전류원 트랜지스터(Q10)와 저항(R9, R12∼R14)으로 구성되어 상기 차동증폭기(A)의 출력을 리미팅시켜 출력하는 리미터부(B)와, 상기 리미터부(B)의 출력을 피이드백하는 트랜지스터(Q11)와, 상기 트랜지스터(Q11)의 피이드백 신호를 받아 차동증폭기(A)의 트랜지스터(Q4) 입력단으로 인가하는 트랜지스터(Q1) 저항(R3) 콘덴서(C1)를 포함하여 구성된 것을 특징으로 하는 다이나믹-디엠파시스회로.Input (Vin) signals the base to authorized transistor (Q 3) and the limiter portion (B) feedback transistor (Q 5) received is a signal to the base to which the transistor is a (Q 4) and a current source at a resistor (R 4 ~R 7) configured by a transistor (Q 3, Q 4) of the differential amplifier (a) and the output resistance of the differential amplifier is output through the transistor (Q 6) (R 10) for amplifying the output of the differential input The signal input to the transistor Q 9 and the transistors Q 8 and Q 9 that are directly applied through the low pass filter LPF of the transistor Q 8 , the resistor R 16 , and the capacitor C 2 that are directly applied thereto. Resistor (R 11 ) diodes (D 1 , D 2 ), current source transistors (Q 10 ), and resistors (R 9 , R 12 to R 14 ) that make a feedback comparison signal. limiting the output to the limiter portion (B) and, as the transistor (Q 11) to feedback the output of the limiter portion (B), onto which Receiving the feedback signal of the transistor (Q 11) a dynamic, characterized in that configured by a transistor (Q 1) resistance (R 3) a capacitor (C 1) to be applied to the transistor (Q 4) input terminal of the differential amplifier (A) D-emphasis circuit.
KR2019890015412U 1989-10-23 1989-10-23 Dynamic deemphasis circuit KR940002234Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890015412U KR940002234Y1 (en) 1989-10-23 1989-10-23 Dynamic deemphasis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890015412U KR940002234Y1 (en) 1989-10-23 1989-10-23 Dynamic deemphasis circuit

Publications (2)

Publication Number Publication Date
KR910008130U KR910008130U (en) 1991-05-31
KR940002234Y1 true KR940002234Y1 (en) 1994-04-11

Family

ID=19291041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890015412U KR940002234Y1 (en) 1989-10-23 1989-10-23 Dynamic deemphasis circuit

Country Status (1)

Country Link
KR (1) KR940002234Y1 (en)

Also Published As

Publication number Publication date
KR910008130U (en) 1991-05-31

Similar Documents

Publication Publication Date Title
US6417735B1 (en) Amplifier with bias compensation using a current mirror circuit
US3939399A (en) Power circuit with shunt transistor
US4327319A (en) Active power supply ripple filter
US4298884A (en) Chroma amplifier and color killer
US4492926A (en) Amplitude modulation detector
US4509101A (en) Protection circuit for switching power amplifier
JPH0523522B2 (en)
US4088963A (en) Gain control circuit
US4513209A (en) Level detector
JPH0115169B2 (en)
KR940002234Y1 (en) Dynamic deemphasis circuit
JPH0442631B2 (en)
GB2032716A (en) Biasing networks for power and amplifiers
US4584535A (en) Stabilized current-source circuit
US4143330A (en) Detector circuit
US5528191A (en) Logarithmic amplifier having improved speed response
JP2698201B2 (en) Video head amplifier
US5578958A (en) Logarithmic amplifier
JPS5949728B2 (en) variable impedance circuit
JPH0321065Y2 (en)
JPS6127211Y2 (en)
JPH0241931Y2 (en)
JPH0712153B2 (en) FM receiver
JPS6115619Y2 (en)
JPS6210468B2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030318

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee