JPH05145379A - 適応フイルタ装置における係数更新方法 - Google Patents
適応フイルタ装置における係数更新方法Info
- Publication number
- JPH05145379A JPH05145379A JP3244625A JP24462591A JPH05145379A JP H05145379 A JPH05145379 A JP H05145379A JP 3244625 A JP3244625 A JP 3244625A JP 24462591 A JP24462591 A JP 24462591A JP H05145379 A JPH05145379 A JP H05145379A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- update
- coefficients
- value
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 適応フィルタの収束性を向上させる。
【構成】 単位遅延素子Ｍ1 〜ＭL の縦続接続回路を入
力端子１に接続する。サンプリング時刻の異なる複数の
信号ｘ(k) 、ｘ(k-1) …ｘ(k-L) に係数ｗ0(k)、ｗ1(k)
…ｗL(k)を乗算する。乗算出力を加算器３で加算して出
力信号ｙ(k) を得る。係数はサンプリング毎に更新す
る。更新する係数値は、入力信号と基準信号とを使用し
た複数回の内部更新演算を行った後に決定する。複数回
の内部更新演算を能率的に行うために係数に対応した数
の単位演算回路を並列に接続する。１回の内部更新演算
が終了したら単位演算回路の出力をその入力に戻して次
の内部更新演算を行う。内部更新演算をホップフィール
ドモデルの動作を使用することにより、収束性を向上さ
せる。
力端子１に接続する。サンプリング時刻の異なる複数の
信号ｘ(k) 、ｘ(k-1) …ｘ(k-L) に係数ｗ0(k)、ｗ1(k)
…ｗL(k)を乗算する。乗算出力を加算器３で加算して出
力信号ｙ(k) を得る。係数はサンプリング毎に更新す
る。更新する係数値は、入力信号と基準信号とを使用し
た複数回の内部更新演算を行った後に決定する。複数回
の内部更新演算を能率的に行うために係数に対応した数
の単位演算回路を並列に接続する。１回の内部更新演算
が終了したら単位演算回路の出力をその入力に戻して次
の内部更新演算を行う。内部更新演算をホップフィール
ドモデルの動作を使用することにより、収束性を向上さ
せる。
Description
【０００１】
【産業上の利用分野】本発明は、ノイズキャンセリング
やシステムの同定等に使用されるディジタルフィルタの
１種である適応フィルタ装置における係数更新方法に関
する。
やシステムの同定等に使用されるディジタルフィルタの
１種である適応フィルタ装置における係数更新方法に関
する。
【０００２】
【従来の技術】適応信号処理のアルゴリズムとして、Ｌ
ＭＳ（Least Mean Square）アルゴリズム、自己直交化
アルゴリズム、ＲＬＳ（Recursive Least Square）
アルゴリズム、入力を直交変換してからＬＭＳアルゴリ
ズムを行う変換領域ＬＭＳアルゴリズム、学習同定法な
どが知られている。なかでも、ＬＭＳアルゴリズムは他
のアルゴリズムに比べ収束性の点で劣るが、計算量が少
ないこと、機構の単純さ、装置化の容易さから広く用い
られており、ＬＭＳアルゴリズムのこれらの優れた特徴
を生かし、収束性などの特性を改善する方法が提案され
ている。
ＭＳ（Least Mean Square）アルゴリズム、自己直交化
アルゴリズム、ＲＬＳ（Recursive Least Square）
アルゴリズム、入力を直交変換してからＬＭＳアルゴリ
ズムを行う変換領域ＬＭＳアルゴリズム、学習同定法な
どが知られている。なかでも、ＬＭＳアルゴリズムは他
のアルゴリズムに比べ収束性の点で劣るが、計算量が少
ないこと、機構の単純さ、装置化の容易さから広く用い
られており、ＬＭＳアルゴリズムのこれらの優れた特徴
を生かし、収束性などの特性を改善する方法が提案され
ている。
【０００３】ＬＭＳアルゴリズム法に従う従来の適応フ
ィルタ（適応ディジタルフィルタ）は図１に示すよう、
一定のサンプリング周期でデータ（入力信号）ｘ(k) を
入力させるための入力端子１に１サンプリング周期を単
位遅延時間として入力信号ｘ(k) を順次に遅延させるた
めの遅延手段２としてのＬ個の遅延素子Ｍ1 、Ｍ2 …Ｍ
L と、入力端子１と各遅延素子Ｍ1 〜ＭL の出力段に夫
々接続されたＬ＋１個のラインＣ0 、Ｃ1 …ＣL と、乗
算器Ａ0 、Ａ1 …ＡL と、加算器３と、要求信号即ち基
準信号ｄ(k) を入力させるための手段としての基準信号
入力端子４と、誤差信号ｅ(k) を形成するための誤差演
算回路５とから成る。Ｌ＋１個（但しＬは１以上の正の
整数）のラインＣ0 〜ＣL に同時に得られる異なるサン
プリング時刻のＬ＋１個の入力信号ｘ(k) 、ｘ(k-1) 、
ｘ(k-2) …ｘ(k-L) が乗算器Ａ1〜ＡL に入力し、これ
等に係数ｗ0 (k) 、ｗ1(k)…ｗL(k)が乗算されて出力ｘ
(k) ｗi(k)、ｘ(k-1) ｗ1(k)…ｘ(k-L) ｗL(k)が得ら
れ、これ等が加算器３で加算されて出力ｙ(k) となる。
出力ｙ(k) は誤差演算回路５に入力し、基準信号ｄ(k)
との差に対応する誤差出力ｅ(k) が発生する。なお、ｙ
(k) 及びｄ(k) を次式（１）（２）で示すことができ
る。 ｙ(k) ＝ｗ0 (k) ｘ(k) ＋ｗ1 (k) ｘ(k-1) …＋ｗL (k) ｘ(k-L) （１） ｅ(k) ＝ｄ(k) −ｙ(k) （２） ｙ(k) を示す式（１）のベクトル表現は次の式（３）、
ラインＣ0 〜ＣL の信号のベクトル表現は次の式
（４）、係数のベクトル表現は次の式（５）、誤差信号
ｅ(k) の式のベクトル表現は次の式（６）で示される。
なお、式（３）〜（６）の中のＴはベクトルの転置を表
わす。
ィルタ（適応ディジタルフィルタ）は図１に示すよう、
一定のサンプリング周期でデータ（入力信号）ｘ(k) を
入力させるための入力端子１に１サンプリング周期を単
位遅延時間として入力信号ｘ(k) を順次に遅延させるた
めの遅延手段２としてのＬ個の遅延素子Ｍ1 、Ｍ2 …Ｍ
L と、入力端子１と各遅延素子Ｍ1 〜ＭL の出力段に夫
々接続されたＬ＋１個のラインＣ0 、Ｃ1 …ＣL と、乗
算器Ａ0 、Ａ1 …ＡL と、加算器３と、要求信号即ち基
準信号ｄ(k) を入力させるための手段としての基準信号
入力端子４と、誤差信号ｅ(k) を形成するための誤差演
算回路５とから成る。Ｌ＋１個（但しＬは１以上の正の
整数）のラインＣ0 〜ＣL に同時に得られる異なるサン
プリング時刻のＬ＋１個の入力信号ｘ(k) 、ｘ(k-1) 、
ｘ(k-2) …ｘ(k-L) が乗算器Ａ1〜ＡL に入力し、これ
等に係数ｗ0 (k) 、ｗ1(k)…ｗL(k)が乗算されて出力ｘ
(k) ｗi(k)、ｘ(k-1) ｗ1(k)…ｘ(k-L) ｗL(k)が得ら
れ、これ等が加算器３で加算されて出力ｙ(k) となる。
出力ｙ(k) は誤差演算回路５に入力し、基準信号ｄ(k)
との差に対応する誤差出力ｅ(k) が発生する。なお、ｙ
(k) 及びｄ(k) を次式（１）（２）で示すことができ
る。 ｙ(k) ＝ｗ0 (k) ｘ(k) ＋ｗ1 (k) ｘ(k-1) …＋ｗL (k) ｘ(k-L) （１） ｅ(k) ＝ｄ(k) −ｙ(k) （２） ｙ(k) を示す式（１）のベクトル表現は次の式（３）、
ラインＣ0 〜ＣL の信号のベクトル表現は次の式
（４）、係数のベクトル表現は次の式（５）、誤差信号
ｅ(k) の式のベクトル表現は次の式（６）で示される。
なお、式（３）〜（６）の中のＴはベクトルの転置を表
わす。
【０００４】
【数２】
【０００５】図１には示されていないが従来の適応フィ
ルタにおいては誤差信号ｅ(k) に基づいて係数ｗ0(k)、
ｗ1(k)…ｗL(k)の更新値を演算する。次の式（７）は従
来のＬＭＳアルゴリズムによる適応フィルタの係数更新
を示す。
ルタにおいては誤差信号ｅ(k) に基づいて係数ｗ0(k)、
ｗ1(k)…ｗL(k)の更新値を演算する。次の式（７）は従
来のＬＭＳアルゴリズムによる適応フィルタの係数更新
を示す。
【０００６】
【数３】
【０００７】適応フィルタの係数の平均値は次の条件を
満たすときウィーナー解に収束する 。 ０＜μ＜１／λmax （８） ここで、λmax は入力信号ｘk の相関行列の固有値の最
大値である。
満たすときウィーナー解に収束する 。 ０＜μ＜１／λmax （８） ここで、λmax は入力信号ｘk の相関行列の固有値の最
大値である。
【０００８】
【発明が解決しようとする課題】ＬＭＳアルゴリズムで
は収束を速めるためにステップサイズを大きく設定する
必要があるが、収束性を確保するためにステップサイズ
は十分小さく設定しなければならず、希望する収束性を
得ることが困難なことがしばしばある。
は収束を速めるためにステップサイズを大きく設定する
必要があるが、収束性を確保するためにステップサイズ
は十分小さく設定しなければならず、希望する収束性を
得ることが困難なことがしばしばある。
【０００９】この種の問題を解決する方法が１９９１年
１月２５日電子情報通信学会から発行された「電子情報
通信学会論文誌」ＶＯＬ・Ｊ７４−ＡＮｏ．１の第１９
頁〜第２４頁の高橋潔の論文「ＬＭＳ適応アルゴリズム
の特性改善」に開示されている。ここに開示されている
改良された係数更新方法によれば収束性が大幅に向上す
る。ところで、簡単な回路で係数の更新演算を高速に行
うことが要求されている。
１月２５日電子情報通信学会から発行された「電子情報
通信学会論文誌」ＶＯＬ・Ｊ７４−ＡＮｏ．１の第１９
頁〜第２４頁の高橋潔の論文「ＬＭＳ適応アルゴリズム
の特性改善」に開示されている。ここに開示されている
改良された係数更新方法によれば収束性が大幅に向上す
る。ところで、簡単な回路で係数の更新演算を高速に行
うことが要求されている。
【００１０】そこで、本発明の目的は収束性の高い係数
更新を簡単な回路で行うことができる方法を提供するこ
とにある。
更新を簡単な回路で行うことができる方法を提供するこ
とにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
の本発明は、所定のサンプリング周期で基準信号ｄ(k)
を供給するための基準信号供給手段と、前記基準信号に
関係を有する入力信号ｘ(k) を所定のサンプリング周期
で供給するための入力信号供給手段と、前記基準信号供
給手段と前記入力信号供給手段に接続され、１サンプリ
ング周期を単位遅延時間として前記入力信号を順次に遅
延することによってサンプリング時点の異なる０番目か
らＬ番目までのＬ＋１個（但し、Ｌは１よりも大きい正
の整数）の入力信号を同時に得、前記０番目からＬ番目
の入力信号に０番目からＬ番目の係数｛ｗ0 (k) 、ｗ1
(k) …ｗL (k) ｝を夫々乗算し、これによって得られた
Ｌ＋１個の乗算出力を加算した出力ｙ(k) を得るための
ディジタルフィルタ信号処理回路とを有する適応フィル
タ装置において前記係数を更新する方法であって、時刻
ｋにおける前記基準信号ｄ(k) 及び前記Ｌ＋１個の入力
信号に基づいて、 Ｔam(k) ＝−２ｘ(k-a) ｘ(k-m) Ｉa (k) ＝２ｄ(k) ｘ(k-a) （但し、ここで、ａ及びｍは、夫々、０からＬまでのＬ
＋１個の変数であり、ｋはサンプリング時刻を示す記号
であり、Ｔam(k) は各係数の更新演算で使用する第１の
値であって、同一値を含めて（Ｌ＋１）2 個の値を示
し、Ｉa (k) は各係数の更新演算で使用する第２の値で
あって、Ｌ＋１個の値を示し、ｘ(k-a) は同時に得られ
る前記Ｌ＋１個の入力信号から順次に選択されたＬ＋１
個の第１の入力信号を示し、ｘ(k-m)は同時に得られる
前記Ｌ＋１個の入力信号から順次に選択されたＬ＋１個
の第２の入力信号を示す）を求める第１のステップと、
前記Ｔam(k) 、前記Ｉa (k) 、及び時刻ｋにおける前記
複数の係数ｗ0(k)、ｗ1(k)…ｗL(k)に基づいて、前記複
数の係数を、夫々、
の本発明は、所定のサンプリング周期で基準信号ｄ(k)
を供給するための基準信号供給手段と、前記基準信号に
関係を有する入力信号ｘ(k) を所定のサンプリング周期
で供給するための入力信号供給手段と、前記基準信号供
給手段と前記入力信号供給手段に接続され、１サンプリ
ング周期を単位遅延時間として前記入力信号を順次に遅
延することによってサンプリング時点の異なる０番目か
らＬ番目までのＬ＋１個（但し、Ｌは１よりも大きい正
の整数）の入力信号を同時に得、前記０番目からＬ番目
の入力信号に０番目からＬ番目の係数｛ｗ0 (k) 、ｗ1
(k) …ｗL (k) ｝を夫々乗算し、これによって得られた
Ｌ＋１個の乗算出力を加算した出力ｙ(k) を得るための
ディジタルフィルタ信号処理回路とを有する適応フィル
タ装置において前記係数を更新する方法であって、時刻
ｋにおける前記基準信号ｄ(k) 及び前記Ｌ＋１個の入力
信号に基づいて、 Ｔam(k) ＝−２ｘ(k-a) ｘ(k-m) Ｉa (k) ＝２ｄ(k) ｘ(k-a) （但し、ここで、ａ及びｍは、夫々、０からＬまでのＬ
＋１個の変数であり、ｋはサンプリング時刻を示す記号
であり、Ｔam(k) は各係数の更新演算で使用する第１の
値であって、同一値を含めて（Ｌ＋１）2 個の値を示
し、Ｉa (k) は各係数の更新演算で使用する第２の値で
あって、Ｌ＋１個の値を示し、ｘ(k-a) は同時に得られ
る前記Ｌ＋１個の入力信号から順次に選択されたＬ＋１
個の第１の入力信号を示し、ｘ(k-m)は同時に得られる
前記Ｌ＋１個の入力信号から順次に選択されたＬ＋１個
の第２の入力信号を示す）を求める第１のステップと、
前記Ｔam(k) 、前記Ｉa (k) 、及び時刻ｋにおける前記
複数の係数ｗ0(k)、ｗ1(k)…ｗL(k)に基づいて、前記複
数の係数を、夫々、
【数４】 で示される演算式に従って時刻ｋから次のサンプリング
時刻ｋ＋１までの期間にｎ回（但し、ｎは２以上の正の
整数）の内部更新演算を行い、ｎ回目の内部更新係数値
を次のサンプリング時刻ｋ＋１における係数値とする第
２のステップ（但し、ここで、ｉは０からＬまでのＬ＋
１個の係数の位置を示す変数であって、前記変数ａに対
応するものであり、ｊは０からＬまでのＬ＋１値の係数
の位置を示す変数であって前記変数ｍに対応するもので
あり、ｎはサンプリング時刻ｋから次のサンプリング時
刻ｋ＋１までの１サンプリング周期における内部更新演
算の回数を示す変数であり、Ｗi ・n-1 (k) は０番目か
らＬ番目までのＬ＋１個の係数のｎ回の内部更新演算に
おける各更新前の係数値を夫々示し、ｗi ・n (k) は０
番目からＬ番目までのＬ＋１個の係数のｎ回の内部更新
演算における各更新後の係数値を夫々示し、μはステッ
プサイズを示し、Ｔij(k) は任意の１つの係数の更新値
を求めるために必要な前記Ｔam(k) に対応するＬ＋１個
の第１の値を示し、ｗj ・n-1(k)は更新前のＬ＋１個の
係数を示し、Ｉi(k)は任意の１つの係数の更新値を求め
るために必要な前記Ｉa(k)に対応する第２の値を示す）
とを有することを特徴とする適応フィルタ装置における
係数更新方法において、第１及び第２のデ−タ入力端子
と出力端子とを有して前記係数の更新演算を行うＬ＋１
個の単位演算回路を具備し、前記Ｌ＋１個の単位演算回
路の前記第１のデ−タ入力端子が更新前の係数を示すデ
−タを供給する第１のデ−タ供給回路に夫々接続され、
前記Ｌ＋１個の単位演算回路の前記出力端子が前記第１
のデ−タ供給回路に接続され、前記Ｌ＋１個の単位演算
回路の前記第２のデ−タ入力端子が前記０番目から前記
Ｌ番目までの係数の更新演算に必要な前記第１及び第２
の値Ｔij(k)、Ｉi(k)を供給する第２のデ−タ供給回路
に夫々接続されたデ−タ処理回路を用意し、前記０番目
からＬ番目までの係数を更新するために前記ｎ回の内部
更新演算を行う際に、内部更新演算に必要な更新前係数
値Ｗi ・n-1(k)として前記単位演算回路の出力を使用す
ることを特徴とする適用フィルタ装置における係数更新
方法に係わるものである。
時刻ｋ＋１までの期間にｎ回（但し、ｎは２以上の正の
整数）の内部更新演算を行い、ｎ回目の内部更新係数値
を次のサンプリング時刻ｋ＋１における係数値とする第
２のステップ（但し、ここで、ｉは０からＬまでのＬ＋
１個の係数の位置を示す変数であって、前記変数ａに対
応するものであり、ｊは０からＬまでのＬ＋１値の係数
の位置を示す変数であって前記変数ｍに対応するもので
あり、ｎはサンプリング時刻ｋから次のサンプリング時
刻ｋ＋１までの１サンプリング周期における内部更新演
算の回数を示す変数であり、Ｗi ・n-1 (k) は０番目か
らＬ番目までのＬ＋１個の係数のｎ回の内部更新演算に
おける各更新前の係数値を夫々示し、ｗi ・n (k) は０
番目からＬ番目までのＬ＋１個の係数のｎ回の内部更新
演算における各更新後の係数値を夫々示し、μはステッ
プサイズを示し、Ｔij(k) は任意の１つの係数の更新値
を求めるために必要な前記Ｔam(k) に対応するＬ＋１個
の第１の値を示し、ｗj ・n-1(k)は更新前のＬ＋１個の
係数を示し、Ｉi(k)は任意の１つの係数の更新値を求め
るために必要な前記Ｉa(k)に対応する第２の値を示す）
とを有することを特徴とする適応フィルタ装置における
係数更新方法において、第１及び第２のデ−タ入力端子
と出力端子とを有して前記係数の更新演算を行うＬ＋１
個の単位演算回路を具備し、前記Ｌ＋１個の単位演算回
路の前記第１のデ−タ入力端子が更新前の係数を示すデ
−タを供給する第１のデ−タ供給回路に夫々接続され、
前記Ｌ＋１個の単位演算回路の前記出力端子が前記第１
のデ−タ供給回路に接続され、前記Ｌ＋１個の単位演算
回路の前記第２のデ−タ入力端子が前記０番目から前記
Ｌ番目までの係数の更新演算に必要な前記第１及び第２
の値Ｔij(k)、Ｉi(k)を供給する第２のデ−タ供給回路
に夫々接続されたデ−タ処理回路を用意し、前記０番目
からＬ番目までの係数を更新するために前記ｎ回の内部
更新演算を行う際に、内部更新演算に必要な更新前係数
値Ｗi ・n-1(k)として前記単位演算回路の出力を使用す
ることを特徴とする適用フィルタ装置における係数更新
方法に係わるものである。
【００１２】本発明に従う係数更新方法では、ニューラ
ルネットワーク（Neural Networks）の１つであるホッ
プフィールド（Hopfield）モデルとＬＭＳ法との類似性
に着目し、誤差信号ｅ(k) に依存しないで係数の更新を
行う。図２にホップフィールドモデルを示す。ホップフ
ィールドモデルは“０”か“１”を出力とするニューロ
ンと呼ばれる非線形なユニットの相互結合により構成さ
れるニューラルネットである。ホップフィールドモデル
におけるユニットの動作は離散的なものと連続的なもの
とがあり、ユニット間の相互結合の強さは対称である。
ユニットｉへの入力Ｕi は次の式（９）で表される。
ルネットワーク（Neural Networks）の１つであるホッ
プフィールド（Hopfield）モデルとＬＭＳ法との類似性
に着目し、誤差信号ｅ(k) に依存しないで係数の更新を
行う。図２にホップフィールドモデルを示す。ホップフ
ィールドモデルは“０”か“１”を出力とするニューロ
ンと呼ばれる非線形なユニットの相互結合により構成さ
れるニューラルネットである。ホップフィールドモデル
におけるユニットの動作は離散的なものと連続的なもの
とがあり、ユニット間の相互結合の強さは対称である。
ユニットｉへの入力Ｕi は次の式（９）で表される。
【００１３】
【数５】
【００１４】ここで、Ｎはホップフィールドモデルにお
けるユニットの個数、Ｔijはユニット間の結合の強さ、
またＩi はユニットｉのバイアス値を表している。ユニ
ットの動作が離散的なモデルでは、ユニットｉの出力Ｖ
iは次の式（１０）のように更新される。 Ｖi(k+1)＝１、（Ｕi(k)＞０又はＵi(k)＝０） Ｖi(k+1)＝０、（Ｕi(k)＜０） （１０） 相互結合の強さＴijが対称性（Ｔij＝Ｔji）をもつなら
ば、次の式で表されるネットワークのエネルギーはネッ
ワークの動作と共に減少し極小点に達することが示され
ている。
けるユニットの個数、Ｔijはユニット間の結合の強さ、
またＩi はユニットｉのバイアス値を表している。ユニ
ットの動作が離散的なモデルでは、ユニットｉの出力Ｖ
iは次の式（１０）のように更新される。 Ｖi(k+1)＝１、（Ｕi(k)＞０又はＵi(k)＝０） Ｖi(k+1)＝０、（Ｕi(k)＜０） （１０） 相互結合の強さＴijが対称性（Ｔij＝Ｔji）をもつなら
ば、次の式で表されるネットワークのエネルギーはネッ
ワークの動作と共に減少し極小点に達することが示され
ている。
【００１５】
【数６】
【００１６】ホップフィールドモデルを数値問題に応用
する際のユニットによる数値表現方法として、数値をユ
ニットの和で表現する方法、更に１つの数値を表すいく
つかのグループを設け各グループ内での和にグループご
との重みを付けることにより表現する方法などが提案さ
れている。ここでは、新たに時刻ｋにおけるユニットｉ
の出力を時刻ｋにおける関数ｇ［Ｕi(k)］と時刻(k-1)
におけるユニットｉの出力Ｖi(k-1)との和として表され
るモデルを考える。
する際のユニットによる数値表現方法として、数値をユ
ニットの和で表現する方法、更に１つの数値を表すいく
つかのグループを設け各グループ内での和にグループご
との重みを付けることにより表現する方法などが提案さ
れている。ここでは、新たに時刻ｋにおけるユニットｉ
の出力を時刻ｋにおける関数ｇ［Ｕi(k)］と時刻(k-1)
におけるユニットｉの出力Ｖi(k-1)との和として表され
るモデルを考える。
【００１７】
【数７】
【００１８】ここではＬＭＳアルゴリズムとの対応を考
え、関数ｇとして ｇ(x) ＝１、（ｘ＞０又はｘ＝０） ｇ(x) ＝−１、（ｘ＜０） （１３） を用いることとする。このように定義されたネットワー
クのエネルギーをホップフィールドモデルと同様に次の
式で表すものとする。
え、関数ｇとして ｇ(x) ＝１、（ｘ＞０又はｘ＝０） ｇ(x) ＝−１、（ｘ＜０） （１３） を用いることとする。このように定義されたネットワー
クのエネルギーをホップフィールドモデルと同様に次の
式で表すものとする。
【００１９】
【数８】
【００２０】式（１４）に示されたエネルギーにおい
て、ユニットｉの出力がｋ−１から時刻ｋの間にＶi(k-
1)からＶi(k)へ変化したときのエネルギーの変化量は、
次式で与えられる。
て、ユニットｉの出力がｋ−１から時刻ｋの間にＶi(k-
1)からＶi(k)へ変化したときのエネルギーの変化量は、
次式で与えられる。
【００２１】
【数９】
【００２２】式（１３）の関係から、エネルギーの変化
量は常に負となり、ネットワークの動作と共にネッワー
クのエネルギーは減少していくことがわかる。式（１
２）に示したモデルを図１に示した適応フィルタに用い
る。ネットワークの相互結合の強さＴijとバイアスＩi
を求めるため、ネットワークのエネルギー式（１４）に
対応する適応フィルタのエネルギーとして式（６）に示
した誤差信号ｅ(k) の２乗を用いることとする。
量は常に負となり、ネットワークの動作と共にネッワー
クのエネルギーは減少していくことがわかる。式（１
２）に示したモデルを図１に示した適応フィルタに用い
る。ネットワークの相互結合の強さＴijとバイアスＩi
を求めるため、ネットワークのエネルギー式（１４）に
対応する適応フィルタのエネルギーとして式（６）に示
した誤差信号ｅ(k) の２乗を用いることとする。
【００２３】
【数１０】
【００２４】式（１６）におけるエネルギーＥは時刻ｋ
における適応フィルタの係数の２次関数であり単一の最
小値をもつ。式（１４）と式（１６）を比較することに
よりネッワークの相互結合の強さＴijとバイアスＩi は
次式となる。 Ｔim(k) ＝−２ｘ(k-1) ｘ(k-m) Ｉi(k)＝２ｄ(k) ｘ(k-1) （１７） 式（１６）のｄ2 (k) の項は定数項であるので無視でき
る。式（１７）を用い、式（１２）に従い繰り返しＶi
を計算することによりＶi に対応する適応フィルタの係
数Ｗi は式（１６）に定義したエネルギーを減少させる
方向に変化することがわかる。しかし、このモデルでは
係数の変化量が＋１、−１に限られているため十分な収
束性を得ることはできない。
における適応フィルタの係数の２次関数であり単一の最
小値をもつ。式（１４）と式（１６）を比較することに
よりネッワークの相互結合の強さＴijとバイアスＩi は
次式となる。 Ｔim(k) ＝−２ｘ(k-1) ｘ(k-m) Ｉi(k)＝２ｄ(k) ｘ(k-1) （１７） 式（１６）のｄ2 (k) の項は定数項であるので無視でき
る。式（１７）を用い、式（１２）に従い繰り返しＶi
を計算することによりＶi に対応する適応フィルタの係
数Ｗi は式（１６）に定義したエネルギーを減少させる
方向に変化することがわかる。しかし、このモデルでは
係数の変化量が＋１、−１に限られているため十分な収
束性を得ることはできない。
【００２５】式（１２）に示したモデルとＬＭＳアルゴ
リズムの類似性から式（１７）に示した相互結合の強さ
ＴijとバイアスＩi を用いてＬＭＳアルゴリズムを表現
できることを示し、相互結合の強さＴijとバイアスＩi
を用い複数回適応フィルタの係数を更新する新しいＬＭ
Ｓアルゴリズムを提案する。ＬＭＳアルゴリズムは式
（６）を式（７）に代入し、整理することにより次の式
で与えられる。
リズムの類似性から式（１７）に示した相互結合の強さ
ＴijとバイアスＩi を用いてＬＭＳアルゴリズムを表現
できることを示し、相互結合の強さＴijとバイアスＩi
を用い複数回適応フィルタの係数を更新する新しいＬＭ
Ｓアルゴリズムを提案する。ＬＭＳアルゴリズムは式
（６）を式（７）に代入し、整理することにより次の式
で与えられる。
【００２６】
【数１１】
【００２７】式（１８）の右辺の第２項は式（１７）に
示した相互結合の強さＴijとバイアスＩi に対応してい
る。式（１８）に示した従来のＬＭＳアルゴリズムにホ
ップフィールドモデルでの動作を加えた新しいＬＭＳア
ルゴリズムを提案する。即ち、 （１） 時刻ｋにおけ
るデータをもとに式（１７）に示した、相互結合の強さ
Ｔij(k) とバイアスＩi(k)とを計算する。 （２） ホップフィールドモデルの動作と同様にＴij
(k) とＩi(k)を用い、係数をｎ回更新する。最後に更新
された係数を時刻ｋ＋１での係数とする。表には、係数
を１０回（ｎ＝１０）更新するものとし、係数ｗim(k)
は時刻ｋにおけるｉ番目の係数として、ｍ回ホップフィ
ールドモデルの動作を繰り返した係数を表している。
示した相互結合の強さＴijとバイアスＩi に対応してい
る。式（１８）に示した従来のＬＭＳアルゴリズムにホ
ップフィールドモデルでの動作を加えた新しいＬＭＳア
ルゴリズムを提案する。即ち、 （１） 時刻ｋにおけ
るデータをもとに式（１７）に示した、相互結合の強さ
Ｔij(k) とバイアスＩi(k)とを計算する。 （２） ホップフィールドモデルの動作と同様にＴij
(k) とＩi(k)を用い、係数をｎ回更新する。最後に更新
された係数を時刻ｋ＋１での係数とする。表には、係数
を１０回（ｎ＝１０）更新するものとし、係数ｗim(k)
は時刻ｋにおけるｉ番目の係数として、ｍ回ホップフィ
ールドモデルの動作を繰り返した係数を表している。
【００２８】
【表１】
【００２９】新しいＬＭＳアルゴリズムでは、ホップフ
ィールドモデルのユニットに相当する係数の値は式（１
３）に示すような離散的な動作はせず、連続的な値をと
るものとする。即ち、式（１３）に示した関数ｇとして
単調に増加する線形関数を用いるものとする。このと
き、式（１５）で表されるユニットｉの出力が時刻ｋ−
１から時刻ｋに変化したときのエネルギーの変化は関数
ｇが単調増加であることから常に負またはゼロとなるこ
とがわかる。
ィールドモデルのユニットに相当する係数の値は式（１
３）に示すような離散的な動作はせず、連続的な値をと
るものとする。即ち、式（１３）に示した関数ｇとして
単調に増加する線形関数を用いるものとする。このと
き、式（１５）で表されるユニットｉの出力が時刻ｋ−
１から時刻ｋに変化したときのエネルギーの変化は関数
ｇが単調増加であることから常に負またはゼロとなるこ
とがわかる。
【００３０】
【作用】新しいＬＭＳアルゴリズムと従来のＬＭＳアル
ゴリズムを比較し、その収束性、収束するステップサイ
ズμの範囲を検討する。提案するアルゴリズムは実時間
処理を前提としており、処理時間は限定されておりホッ
プフィールドモデルの動作による係数ｗk の更新回数は
限定されている。表に示したアルゴリズムにより、係数
ｗk とｎ回の更新により決定される係数ｗk+1 との間に
は次の関係が成り立つ。
ゴリズムを比較し、その収束性、収束するステップサイ
ズμの範囲を検討する。提案するアルゴリズムは実時間
処理を前提としており、処理時間は限定されておりホッ
プフィールドモデルの動作による係数ｗk の更新回数は
限定されている。表に示したアルゴリズムにより、係数
ｗk とｎ回の更新により決定される係数ｗk+1 との間に
は次の関係が成り立つ。
【００３１】
【数１２】
【００３２】ここで、“Ｉ”は単位行列を表す。ステッ
プサイズμの値が小さいとき、以下に示す近似が成り立
つ。
プサイズμの値が小さいとき、以下に示す近似が成り立
つ。
【００３３】
【数１３】
【００３４】式（１８）と比べ式（２２）ではステップ
サイズμが繰り返し数倍（ｎ倍）となり、収束性が向上
していることがわかる。また、ステップサイズμの値が
十分小さいとき、提案するアルゴリズムにより推定され
る係数は式（１８）においてステップサイズを“ｎμ”
として推定される係数と同等であることがわかる。適応
フィルタが収束するステップサイズμの範囲としては式
（１９）の右辺の第１項の絶対値が１より小さければよ
い。即ち、
サイズμが繰り返し数倍（ｎ倍）となり、収束性が向上
していることがわかる。また、ステップサイズμの値が
十分小さいとき、提案するアルゴリズムにより推定され
る係数は式（１８）においてステップサイズを“ｎμ”
として推定される係数と同等であることがわかる。適応
フィルタが収束するステップサイズμの範囲としては式
（１９）の右辺の第１項の絶対値が１より小さければよ
い。即ち、
【００３５】
【数１４】
【００３６】このことから、新しいＬＭＳアルゴリズム
の収束するステップサイズμの範囲は従来のＬＭＳアル
ゴリズムと同様に ０＜μ＜１／λmax （２４） となる。
の収束するステップサイズμの範囲は従来のＬＭＳアル
ゴリズムと同様に ０＜μ＜１／λmax （２４） となる。
【００３７】時定数について従来のＬＭＳと本発明のＬ
ＭＳを比較すると、従来のＬＭＳの時定数は１／４μλ
であるのに対して本発明のＬＭＳの時定数は１／４μｎ
λであり、１／ｎになる。Ｌ＋１個の単位演算回路は０
番目からＬ番目までの係数に対応しているので、各係数
のｎ回の内部更新演算を並列に進めることができる。各
単位演算回路の出力は次の内部更新演算の更新係数（初
期値）として使用するので、Ｌ＋１個の係数のｎ回の更
新を簡単に行うことができる。
ＭＳを比較すると、従来のＬＭＳの時定数は１／４μλ
であるのに対して本発明のＬＭＳの時定数は１／４μｎ
λであり、１／ｎになる。Ｌ＋１個の単位演算回路は０
番目からＬ番目までの係数に対応しているので、各係数
のｎ回の内部更新演算を並列に進めることができる。各
単位演算回路の出力は次の内部更新演算の更新係数（初
期値）として使用するので、Ｌ＋１個の係数のｎ回の更
新を簡単に行うことができる。
【００３８】
【実施例】次に、図３を参照して本発明の実施例に係わ
る適応フィルタ装置を説明する。但し、図３において図
１と共通する部分には同一の符号を付してその説明を省
略する。図３のノイズキャンセリング回路はトランスバ
ーサル型適応フィルタ１０と比較回路即ち誤差演算回路
５とから成る。実際にはこれ等の全て又は一部をコンピ
ュータ又はディジタル信号処理装置で構成するが、理解
を容易にするためにタップ付き遅延線フィルタ即ちトラ
ンスバーサルフィルタとして示されている。図３では誤
差信号ｅ(k) を使用して係数ｗ0(k)、ｗ1(k)…ｗL(k)を
更新する代りに、入力信号ｘ(k) と基準信号（要求信
号）ｄ(k) を使用して各係数を更新している。このた
め、信号入力端子１と基準信号入力端子４とがデータ処
理回路１１に接続され、このデータ処理回路１１の０か
らＬまでの出力ラインが乗算器（係数器）Ａ0 〜ＡL に
接続されている。データ処理回路１１は入力信号ｘ(k)
の１サンプリング周期に１回の割合で更新した係数を出
力する。但し、データ処理回路１１は１サンプリング周
期中にｎ回の内部更新のための演算を行い、最後の内部
更新値を乗算器Ａ0 〜ＡL に与える。係数更新の方法は
発明を解決するための手段の欄で説明した通りである。
る適応フィルタ装置を説明する。但し、図３において図
１と共通する部分には同一の符号を付してその説明を省
略する。図３のノイズキャンセリング回路はトランスバ
ーサル型適応フィルタ１０と比較回路即ち誤差演算回路
５とから成る。実際にはこれ等の全て又は一部をコンピ
ュータ又はディジタル信号処理装置で構成するが、理解
を容易にするためにタップ付き遅延線フィルタ即ちトラ
ンスバーサルフィルタとして示されている。図３では誤
差信号ｅ(k) を使用して係数ｗ0(k)、ｗ1(k)…ｗL(k)を
更新する代りに、入力信号ｘ(k) と基準信号（要求信
号）ｄ(k) を使用して各係数を更新している。このた
め、信号入力端子１と基準信号入力端子４とがデータ処
理回路１１に接続され、このデータ処理回路１１の０か
らＬまでの出力ラインが乗算器（係数器）Ａ0 〜ＡL に
接続されている。データ処理回路１１は入力信号ｘ(k)
の１サンプリング周期に１回の割合で更新した係数を出
力する。但し、データ処理回路１１は１サンプリング周
期中にｎ回の内部更新のための演算を行い、最後の内部
更新値を乗算器Ａ0 〜ＡL に与える。係数更新の方法は
発明を解決するための手段の欄で説明した通りである。
【００３９】次に、理解を容易にするために、図４に示
すように２つの係数ｗ0(k)、ｗ1(k)を本発明に従って更
新する方法を説明する。図４において、入力端子１から
は一定のサンプリング周期で入力信号（ディジタルデー
タ）ｘ(k) が入力する。単位遅延素子Ｍ1 の出力ライン
Ｃ1 には１サンプリング周期だけ先に入力した信号ｘ(k
-1) が出力されている。従ってある時刻ｋにおいてライ
ンＣ0 、Ｃ1 に同時に第１及び第２の入力信号ｘ(k) と
ｘ(k-1) とが得られる。乗算器Ａ0 、Ａ1 においては、
サンプリング時刻の異なる第１及び第２の入力信号ｘ
(k) 、ｘ(k-1) に対して第１及び第２の係数ｗ0(k)、ｗ
1(k)が乗算され、出力ｘ(k) ｗ0(k)、ｘ(k-1) ｗ1(k)が
得られ、これ等が加算器３で加算されて出力信号ｙ(k)
になる。第１及び第２の係数ｗ0(k)、ｗ1(k)は１サンプ
リング周期に１回更新される。この更新する係数は１回
の更新演算で決定せずに複数回（ｎ回）の内部更新演算
を行った後に決定される。今、理解を容易にするために
１サンプリング周期における内部更新回数を２回として
説明する。
すように２つの係数ｗ0(k)、ｗ1(k)を本発明に従って更
新する方法を説明する。図４において、入力端子１から
は一定のサンプリング周期で入力信号（ディジタルデー
タ）ｘ(k) が入力する。単位遅延素子Ｍ1 の出力ライン
Ｃ1 には１サンプリング周期だけ先に入力した信号ｘ(k
-1) が出力されている。従ってある時刻ｋにおいてライ
ンＣ0 、Ｃ1 に同時に第１及び第２の入力信号ｘ(k) と
ｘ(k-1) とが得られる。乗算器Ａ0 、Ａ1 においては、
サンプリング時刻の異なる第１及び第２の入力信号ｘ
(k) 、ｘ(k-1) に対して第１及び第２の係数ｗ0(k)、ｗ
1(k)が乗算され、出力ｘ(k) ｗ0(k)、ｘ(k-1) ｗ1(k)が
得られ、これ等が加算器３で加算されて出力信号ｙ(k)
になる。第１及び第２の係数ｗ0(k)、ｗ1(k)は１サンプ
リング周期に１回更新される。この更新する係数は１回
の更新演算で決定せずに複数回（ｎ回）の内部更新演算
を行った後に決定される。今、理解を容易にするために
１サンプリング周期における内部更新回数を２回として
説明する。
【００４０】まず、第１のステップにおいて、時刻ｋに
おける基準信号ｄ(k) と第１及び第２の入力信号ｘ(k)
、ｘ(k-1) に基づいて、 −２ｘ(k) ｘ(k) （以下、Ｔ00(k) と言う）と、 −２ｘ(k-1) ｘ(k) （以下、Ｔ01(k) と言う）と、 −２ｘ(k) ｘ(k-1) （以下、Ｔ10(k) と言う）と、 −２ｘ(k-1) ｘ(k-1) （以下、Ｔ11(k) と言う）と、 ２ｄ(k) ｘ(k) （以下、Ｉ0(k)と言う）と、 ２ｄ(k) ｘ(k-1) （以下、Ｉ1(k)と言う）とを夫々決定
する。
おける基準信号ｄ(k) と第１及び第２の入力信号ｘ(k)
、ｘ(k-1) に基づいて、 −２ｘ(k) ｘ(k) （以下、Ｔ00(k) と言う）と、 −２ｘ(k-1) ｘ(k) （以下、Ｔ01(k) と言う）と、 −２ｘ(k) ｘ(k-1) （以下、Ｔ10(k) と言う）と、 −２ｘ(k-1) ｘ(k-1) （以下、Ｔ11(k) と言う）と、 ２ｄ(k) ｘ(k) （以下、Ｉ0(k)と言う）と、 ２ｄ(k) ｘ(k-1) （以下、Ｉ1(k)と言う）とを夫々決定
する。
【００４１】第２のステップにおいては、第１のステッ
プで決定したＴ00(k) 、Ｔ01(k) 、Ｔ10(k) 、Ｔ11(k)
、Ｉ0(k)、Ｉ1(k)と、第１のサンプリング時刻ｋにお
ける第１及び第２の係数ｗ0(k)、ｗ1(k)と、ステップサ
イズμに基づいて、次のサンプリング時刻ｋ＋１で使用
するための新しい第１の係数ｗ0(k+1)を決定するため
に、第１回目の内部更新値ｗ01(k) を、 ｗ01(k) ＝ｗ00(k) ＋μ｛Ｔ00(k) ｗ00(k) ＋Ｔ01(k) ｗ10(k) ＋Ｉ0(k)｝ の演算式に従って求める。また、次のサンプリング時刻
ｋ＋１における第２の係数ｗ1(k+1)に決定するために、
第１回目の内部更新値ｗ11(k)を、 ｗ11(k) ＝ｗ1(k)＋μ｛Ｔ10(k) ｗ00(k) ＋Ｔ11(k) ｗ10(k) ＋Ｉ1(k)｝ の演算式に従って求める。次に第１の係数の第２回目の
内部更新値ｗ02(k) を、 ｗ02(k) ＝ｗ01(k) ＋μ｛Ｔ00(k) ｗ01(k) ＋Ｔ01(k) ｗ11(k) ＋Ｉ0(k)｝ の演算式に従って求める。また、第２の係数の第２回目
の内部更新値ｗ12(k) を 、 ｗ12(k) ＝ｗ11(k) ＋μ｛Ｔ10(k) ｗ01(k) ＋Ｔ11(k) ｗ11(k) ＋Ｉ1(k)｝ の演算式に従って求める。第２回目の内部更新が終了し
たら、次のサンプリング時刻ｋ＋１における第１及び第
２の係数として第２回目の内部更新値ｗ02(k) とｗ12
(k) を乗算器Ａ0 、Ａ1 に送り、次のサンプリング時刻
ｋ＋１の第１及び第２の入力端子ｘ(k+1) 、ｘ(k) に乗
算する。
プで決定したＴ00(k) 、Ｔ01(k) 、Ｔ10(k) 、Ｔ11(k)
、Ｉ0(k)、Ｉ1(k)と、第１のサンプリング時刻ｋにお
ける第１及び第２の係数ｗ0(k)、ｗ1(k)と、ステップサ
イズμに基づいて、次のサンプリング時刻ｋ＋１で使用
するための新しい第１の係数ｗ0(k+1)を決定するため
に、第１回目の内部更新値ｗ01(k) を、 ｗ01(k) ＝ｗ00(k) ＋μ｛Ｔ00(k) ｗ00(k) ＋Ｔ01(k) ｗ10(k) ＋Ｉ0(k)｝ の演算式に従って求める。また、次のサンプリング時刻
ｋ＋１における第２の係数ｗ1(k+1)に決定するために、
第１回目の内部更新値ｗ11(k)を、 ｗ11(k) ＝ｗ1(k)＋μ｛Ｔ10(k) ｗ00(k) ＋Ｔ11(k) ｗ10(k) ＋Ｉ1(k)｝ の演算式に従って求める。次に第１の係数の第２回目の
内部更新値ｗ02(k) を、 ｗ02(k) ＝ｗ01(k) ＋μ｛Ｔ00(k) ｗ01(k) ＋Ｔ01(k) ｗ11(k) ＋Ｉ0(k)｝ の演算式に従って求める。また、第２の係数の第２回目
の内部更新値ｗ12(k) を 、 ｗ12(k) ＝ｗ11(k) ＋μ｛Ｔ10(k) ｗ01(k) ＋Ｔ11(k) ｗ11(k) ＋Ｉ1(k)｝ の演算式に従って求める。第２回目の内部更新が終了し
たら、次のサンプリング時刻ｋ＋１における第１及び第
２の係数として第２回目の内部更新値ｗ02(k) とｗ12
(k) を乗算器Ａ0 、Ａ1 に送り、次のサンプリング時刻
ｋ＋１の第１及び第２の入力端子ｘ(k+1) 、ｘ(k) に乗
算する。
【００４２】今、２回の内部更新によって次のサンプリ
ング時刻ｋ＋１の第１及び第２の係数を決定したが、実
際には２回よりも多いｎ回の内部更新演算を第１回及び
第２回の内部更新演算と同様に行って決定することが望
ましい。内部更新を２回行うと時定数は従来方法の１／
２になり、収束性が良くなる。内部更新をｎ回行うと時
定数は従来方法の１／ｎになり、同様に収束性が良くな
る。
ング時刻ｋ＋１の第１及び第２の係数を決定したが、実
際には２回よりも多いｎ回の内部更新演算を第１回及び
第２回の内部更新演算と同様に行って決定することが望
ましい。内部更新を２回行うと時定数は従来方法の１／
２になり、収束性が良くなる。内部更新をｎ回行うと時
定数は従来方法の１／ｎになり、同様に収束性が良くな
る。
【００４３】本実施例の適応フィルタ装置の収束性を図
５に示す方式で確認した。図５では入力端子１の前段に
第１及び第２の入力端子１ａ、１ｂと加算器１ｃを有
し、第１の入力端子１ａからｓｉｎ（２πｋ／Ｎ）の正
弦波信号が入力し、第２の入力端子１ｂから平均０、分
散０．０１のランダムノイズ（白色雑音）ｒ(k) が入力
し、これ等が加算されて入力信号ｘ(k) となる。要求信
号即ち基準信号ｄ(k) としては２ｃｏｓ（２πｋ／Ｎ）
が端子４から入力している。
５に示す方式で確認した。図５では入力端子１の前段に
第１及び第２の入力端子１ａ、１ｂと加算器１ｃを有
し、第１の入力端子１ａからｓｉｎ（２πｋ／Ｎ）の正
弦波信号が入力し、第２の入力端子１ｂから平均０、分
散０．０１のランダムノイズ（白色雑音）ｒ(k) が入力
し、これ等が加算されて入力信号ｘ(k) となる。要求信
号即ち基準信号ｄ(k) としては２ｃｏｓ（２πｋ／Ｎ）
が端子４から入力している。
【００４４】図６及び図７は図５の本発明に従う方式に
おける係数ｗ0 、ｗ1 の変化をアナログ的に示し、図８
は誤差信号ｅ(k) に基づいて１サンプリング周期に１回
のみ更新する従来方式の係数の変化を示す。図６、図
７、図８の横軸のサンプル番号は時刻ｋにおけるサンプ
ル番号を０としてその後のサンプル番号を示す。従って
横軸は時間を示していることになる。図６はステップサ
イズμが０．０１、内部更新回数ｎが１０の場合の係数
変化を示し、図７はステップサイズμが０．１、内部更
新回数ｎが１０の場合の係数変化を示し、図８はステッ
プサイズμが図７と同じ０．１の場合の従来の係数変化
を示す。図６と図７との比較から明らかなように、本発
明に従う適応フィルタではステップサイズμを従来の１
／１０にしても収束性の低下が生じない。また、図７と
図８の比較から明らかなように、ステップサイズμが従
来と同一の場合には収束性が大幅に向上する。即ち図８
の従来方式ではほぼサンプル番号５００で収束するのに
対し、本発明に従う図７ではほぼサンプル番号５０で収
束する。従って時定数が１／１０になり、収束性が大幅
に良くなる。図７においては収束性が向上している代り
に係数の変動（誤差）が大きくなる。従って、この係数
誤差よりも収束性を優先しなければならないシステムに
おいて本発明は大きな効果を発揮する。また、図７に示
す係数誤差の影響を軽減するために、係数の内部更新回
数ｎを適応フィルタの収束の度合に応じて増減させるこ
とができる。即ち、適応過程時（立上り時）には係数の
内部更新回数ｎを大きく増し、収束後にｎを小さくす
る。
おける係数ｗ0 、ｗ1 の変化をアナログ的に示し、図８
は誤差信号ｅ(k) に基づいて１サンプリング周期に１回
のみ更新する従来方式の係数の変化を示す。図６、図
７、図８の横軸のサンプル番号は時刻ｋにおけるサンプ
ル番号を０としてその後のサンプル番号を示す。従って
横軸は時間を示していることになる。図６はステップサ
イズμが０．０１、内部更新回数ｎが１０の場合の係数
変化を示し、図７はステップサイズμが０．１、内部更
新回数ｎが１０の場合の係数変化を示し、図８はステッ
プサイズμが図７と同じ０．１の場合の従来の係数変化
を示す。図６と図７との比較から明らかなように、本発
明に従う適応フィルタではステップサイズμを従来の１
／１０にしても収束性の低下が生じない。また、図７と
図８の比較から明らかなように、ステップサイズμが従
来と同一の場合には収束性が大幅に向上する。即ち図８
の従来方式ではほぼサンプル番号５００で収束するのに
対し、本発明に従う図７ではほぼサンプル番号５０で収
束する。従って時定数が１／１０になり、収束性が大幅
に良くなる。図７においては収束性が向上している代り
に係数の変動（誤差）が大きくなる。従って、この係数
誤差よりも収束性を優先しなければならないシステムに
おいて本発明は大きな効果を発揮する。また、図７に示
す係数誤差の影響を軽減するために、係数の内部更新回
数ｎを適応フィルタの収束の度合に応じて増減させるこ
とができる。即ち、適応過程時（立上り時）には係数の
内部更新回数ｎを大きく増し、収束後にｎを小さくす
る。
【００４５】ところで、図３のデータ処理回路１１にお
ける係数更新演算を簡単な回路で高速に行うことが要求
される。そこで、本実施例では、データ処理回路１１を
図９に示すようにシストリックアレー構造にした。
ける係数更新演算を簡単な回路で高速に行うことが要求
される。そこで、本実施例では、データ処理回路１１を
図９に示すようにシストリックアレー構造にした。
【００４６】図９において、Ｓ0 、Ｓ1 …ＳL は０番目
からＬ番目までのＬ＋１個の係数に対応した単位演算回
路であり、第１及び第２のデータ入力端子２１、２２
と、出力端子２３と、乗算器２４と、加算器２５と、１
サンプル遅延回路２６を夫々有している。乗算器２４は
第１及び第２のデータ入力端子２１、２２に接続されて
いる。加算器２５は乗算器２４とメモリから成る遅延回
路２６に接続され、加算出力を出力端子２３に与えると
共に遅延回路２６に与える。
からＬ番目までのＬ＋１個の係数に対応した単位演算回
路であり、第１及び第２のデータ入力端子２１、２２
と、出力端子２３と、乗算器２４と、加算器２５と、１
サンプル遅延回路２６を夫々有している。乗算器２４は
第１及び第２のデータ入力端子２１、２２に接続されて
いる。加算器２５は乗算器２４とメモリから成る遅延回
路２６に接続され、加算出力を出力端子２３に与えると
共に遅延回路２６に与える。
【００４７】第１のデータ供給回路２７は各単位演算回
路Ｓ0 〜ＳL の第１のデータ入力端子２１に接続されて
いる。この第１のデータ供給回路２７は係数更新演算に
必要な更新前の係数ｗi ・n-1(k)、Ｗj・n-1(k)及び数
値１を示すデータを出力する。更新前の係数値を単位演
算回路Ｓ0 〜ＳL から得るために各出力端子２３が第１
のデータ供給回路２７に接続されている。
路Ｓ0 〜ＳL の第１のデータ入力端子２１に接続されて
いる。この第１のデータ供給回路２７は係数更新演算に
必要な更新前の係数ｗi ・n-1(k)、Ｗj・n-1(k)及び数
値１を示すデータを出力する。更新前の係数値を単位演
算回路Ｓ0 〜ＳL から得るために各出力端子２３が第１
のデータ供給回路２７に接続されている。
【００４８】各単位演算回路Ｓ0 〜ＳL の第２のデータ
入力端子２２は０番目からＬ番目の第２のデータ供給回
路Ｂ0 〜ＢL に夫々接続されている。第２のデータ供給
回路Ｂ0 〜ＢL は０番目からＬ番目までの係数の更新演
算に必要な第１の値Ｔij(k)とステップサイズμとの積
μＴij(k) と、第２の値Ｉi(k)とステップサイズμとの
積μＩi(k)とを演算で求め、これを出力する。図９では
図示を簡略化するために全部の第２のデータ供給回路Ｂ
0 〜ＢL に同一のデータが示されているが、実際には０
番目からＬ番目までのＬ＋１個の係数の更新で要求され
る第１及び第２の値は異なる。例えば、Ｌ＝９の場合に
は、０番目の第２のデータ供給回路Ｂ0は、μＴij(k)
として、μＴ00(k) 、μＴ10(k) 、μＴ20(k) …μＴ90
(k) 、μＴ100(k)を出力し、μＩi(k)としてμＩ0(k)を
出力する。また、１番目の第２のデータ供給回路Ｂ1
は、μＴij(k)としてμＴ01、μＴ11、μＴ21…μＴ9
1、μＴ101 を出力し、μＩi(k)としてμＩ1(k)を出力
する。Ｌ番目即ち９番目の第２のデータ供給回路ＢL
は、μＴij(k) としてμＴ09、μＴ19、μＴ29…μＴ9
9、μＴ109 を出力し、Ｉi(k)としてμＴ9 を出力す
る。
入力端子２２は０番目からＬ番目の第２のデータ供給回
路Ｂ0 〜ＢL に夫々接続されている。第２のデータ供給
回路Ｂ0 〜ＢL は０番目からＬ番目までの係数の更新演
算に必要な第１の値Ｔij(k)とステップサイズμとの積
μＴij(k) と、第２の値Ｉi(k)とステップサイズμとの
積μＩi(k)とを演算で求め、これを出力する。図９では
図示を簡略化するために全部の第２のデータ供給回路Ｂ
0 〜ＢL に同一のデータが示されているが、実際には０
番目からＬ番目までのＬ＋１個の係数の更新で要求され
る第１及び第２の値は異なる。例えば、Ｌ＝９の場合に
は、０番目の第２のデータ供給回路Ｂ0は、μＴij(k)
として、μＴ00(k) 、μＴ10(k) 、μＴ20(k) …μＴ90
(k) 、μＴ100(k)を出力し、μＩi(k)としてμＩ0(k)を
出力する。また、１番目の第２のデータ供給回路Ｂ1
は、μＴij(k)としてμＴ01、μＴ11、μＴ21…μＴ9
1、μＴ101 を出力し、μＩi(k)としてμＩ1(k)を出力
する。Ｌ番目即ち９番目の第２のデータ供給回路ＢL
は、μＴij(k) としてμＴ09、μＴ19、μＴ29…μＴ9
9、μＴ109 を出力し、Ｉi(k)としてμＴ9 を出力す
る。
【００４９】１回の更新演算の開始時には遅延回路２６
に更新前の係数ｗi ・n-1(k)が保持されている。次に、
第１のデータ供給回路２７からｗｊ・n-1(k)で示される
０番からＬ番までのＬ＋１個の係数から選択された１つ
を単位演算回路Ｓ0 〜ＳL の第１のデータ入力端子２１
に与え同時にμＴij(k) で示される値を第２のデータ入
力端子２２に与え、乗算器２４でμＴij(k) ｗj ・n-1
(k)の演算をなし、この出力と遅延回路２６のＮi ・n-1
(k)とを加算器２５で加算してｗi ・n-1(k)＋μＴij(k)
ｗj ・n-1(k)を得る。次に、この加算出力を遅延回路
２６に入れる。次に、乗算器２４に第１のデータ供給回
路２７からｗj ・n-1(k)におけるｊの値の異なる係数値
を与えると共に第２のデータ供給回路Ｂ0 〜ＢL からＴ
ij(k) におけるｊの値の異なる値を与え、これ等の乗算
出力を得て、これと遅延回路２６の値とを加算器２５で
加算する。即ち、 ｛ｗi ・n-1(k)＋μＴij(k) ｗj ・n-1(k)｝＋｛μＴij(k) ｗj ・n-1(k)｝ を求める。なお、この式において２つのμＴij(k) ｗj
・n-1(k)はｊが異なる値であるので、実際には異なる値
になる。この様な演算処理をｊの値を０からＬまで変え
てＬ回行う。次に、第１のデータ供給回路２７から１を
示すデータを乗算器２４に与え、第２のデータ供給回路
Ｂ0 〜ＢL からμＩi(k)を乗算器２４に与えて乗算器２
４からμＩj(k)を出力し、遅延回路２５から得られる ｗi ・n-1(k)＋｛μＴij(k) ・ｗj ・n-1(k)｝＋｛μＴij(k) ｗj ・n-1(k)｝… と乗算器２４の出力μＩj(k)とを加算器２５で加算して
ｎ回の内部更新後の係数として利用する。
に更新前の係数ｗi ・n-1(k)が保持されている。次に、
第１のデータ供給回路２７からｗｊ・n-1(k)で示される
０番からＬ番までのＬ＋１個の係数から選択された１つ
を単位演算回路Ｓ0 〜ＳL の第１のデータ入力端子２１
に与え同時にμＴij(k) で示される値を第２のデータ入
力端子２２に与え、乗算器２４でμＴij(k) ｗj ・n-1
(k)の演算をなし、この出力と遅延回路２６のＮi ・n-1
(k)とを加算器２５で加算してｗi ・n-1(k)＋μＴij(k)
ｗj ・n-1(k)を得る。次に、この加算出力を遅延回路
２６に入れる。次に、乗算器２４に第１のデータ供給回
路２７からｗj ・n-1(k)におけるｊの値の異なる係数値
を与えると共に第２のデータ供給回路Ｂ0 〜ＢL からＴ
ij(k) におけるｊの値の異なる値を与え、これ等の乗算
出力を得て、これと遅延回路２６の値とを加算器２５で
加算する。即ち、 ｛ｗi ・n-1(k)＋μＴij(k) ｗj ・n-1(k)｝＋｛μＴij(k) ｗj ・n-1(k)｝ を求める。なお、この式において２つのμＴij(k) ｗj
・n-1(k)はｊが異なる値であるので、実際には異なる値
になる。この様な演算処理をｊの値を０からＬまで変え
てＬ回行う。次に、第１のデータ供給回路２７から１を
示すデータを乗算器２４に与え、第２のデータ供給回路
Ｂ0 〜ＢL からμＩi(k)を乗算器２４に与えて乗算器２
４からμＩj(k)を出力し、遅延回路２５から得られる ｗi ・n-1(k)＋｛μＴij(k) ・ｗj ・n-1(k)｝＋｛μＴij(k) ｗj ・n-1(k)｝… と乗算器２４の出力μＩj(k)とを加算器２５で加算して
ｎ回の内部更新後の係数として利用する。
【００５０】図９では一般式に基づいて演算処理を説明
したが、理解を容易にするために図１０を参照して２回
の内部更新演算を行う場合の動作を説明する。図１０は
図４の適応フィルタにおけるデータ処理回路１１を示
す。図４の適応フィルタはＬ＝１であって２つの係数を
有するのみであるから、図１０の単位演算回路はＳ0 と
Ｓ1 との２つのみである。内部更新回数ｎは２であるの
で、第１のデータ供給回路２７には第１回の内部更新演
算に使用される更新前の係数ｗj ・n-1(k)を示すｗ00
(k) とｗ10(k)と１とが含まれている。０番目の係数の
更新のための第２のデータ供給回路Ｂ0 はμＩi(k)を示
すμＩ0(k)とμＴij(k) を示すμＴ00(k) とμＴ01(k)
とを予め演算して保持している。１番目の係数の更新の
ための第２のデータ供給回路Ｂ1 は同様にμＩ1(k)、μ
Ｔ10(k) μＴ11(k) を予め演算して保持している。
したが、理解を容易にするために図１０を参照して２回
の内部更新演算を行う場合の動作を説明する。図１０は
図４の適応フィルタにおけるデータ処理回路１１を示
す。図４の適応フィルタはＬ＝１であって２つの係数を
有するのみであるから、図１０の単位演算回路はＳ0 と
Ｓ1 との２つのみである。内部更新回数ｎは２であるの
で、第１のデータ供給回路２７には第１回の内部更新演
算に使用される更新前の係数ｗj ・n-1(k)を示すｗ00
(k) とｗ10(k)と１とが含まれている。０番目の係数の
更新のための第２のデータ供給回路Ｂ0 はμＩi(k)を示
すμＩ0(k)とμＴij(k) を示すμＴ00(k) とμＴ01(k)
とを予め演算して保持している。１番目の係数の更新の
ための第２のデータ供給回路Ｂ1 は同様にμＩ1(k)、μ
Ｔ10(k) μＴ11(k) を予め演算して保持している。
【００５１】図４で説明した０番目と１番目の２つの係
数の第１回目の内部更新演算を ｗ01(k) ＝ｗ00(k) ＋μ｛Ｔ00(k) ｗ00(k) ＋Ｔ01(k) ｗ10(k) ＋Ｉ0(k)｝ ｗ11(k) ＝ｗ10(k) ＋μ｛Ｔ10(k) ｗ00(k) ＋Ｔ11(k) ｗ10(k) ＋Ｉ1(k)｝ で示される式に従うように実行するために、まず、第１
のデータ供給回路２７からｋ−１のサンプリング時刻で
決定された第１の係数値ｗ00(k) を各単位演算回路Ｓ0
、Ｓ1 の乗算器２４に夫々与えると共に、第２のデー
タ供給回路Ｂ0 、Ｂ1 からμＴ00(k) とμＴ10(k) とを
各乗算器２４に与えてμＴ00(k) ｗ00(k) とμＴ10(k)
ｗ00(k) とを得る。
数の第１回目の内部更新演算を ｗ01(k) ＝ｗ00(k) ＋μ｛Ｔ00(k) ｗ00(k) ＋Ｔ01(k) ｗ10(k) ＋Ｉ0(k)｝ ｗ11(k) ＝ｗ10(k) ＋μ｛Ｔ10(k) ｗ00(k) ＋Ｔ11(k) ｗ10(k) ＋Ｉ1(k)｝ で示される式に従うように実行するために、まず、第１
のデータ供給回路２７からｋ−１のサンプリング時刻で
決定された第１の係数値ｗ00(k) を各単位演算回路Ｓ0
、Ｓ1 の乗算器２４に夫々与えると共に、第２のデー
タ供給回路Ｂ0 、Ｂ1 からμＴ00(k) とμＴ10(k) とを
各乗算器２４に与えてμＴ00(k) ｗ00(k) とμＴ10(k)
ｗ00(k) とを得る。
【００５２】次に、加算器２５において乗算器２４の出
力と遅延回路２６に保持されている更新前の係数ｗ00
(k) 、ｗ10(O) とを加算することによって ｗ00(k) ＋μＴ00(k) ｗ00(k) 及び ｗ10(k) ＋μＴ10(k) ｗ00(k) を得る。そして、この値を夫々の遅延回路２６で保持す
る。
力と遅延回路２６に保持されている更新前の係数ｗ00
(k) 、ｗ10(O) とを加算することによって ｗ00(k) ＋μＴ00(k) ｗ00(k) 及び ｗ10(k) ＋μＴ10(k) ｗ00(k) を得る。そして、この値を夫々の遅延回路２６で保持す
る。
【００５３】次に、第１のデータ供給回路２７で保持し
ているＷ10(k) を単位演算回路Ｓ0、Ｓ1 の乗算器２４
に夫々与えると共に第２のデータ供給回路Ｂ0 、Ｂ1 か
らμＴ01(k) とμＴ11(k) とを夫々乗算器２４に与え、
μＴ01(k) ｗ10(k) 及びμＴ11(k) ｗ10(k) の演算出力
を得る。次に、乗算出力と遅延回路２６の出力とを加算
器２５で加算して ｗ00＋μＴ00(k) ｗ00(k) ＋μＴ01(k) ｗ10(k) 及び ｗ10(k) ＋μＴ10(k) ｗ00(k) ＋μＴ11(k) ｗ10(k) を得、これを遅延回路２６で保持する。
ているＷ10(k) を単位演算回路Ｓ0、Ｓ1 の乗算器２４
に夫々与えると共に第２のデータ供給回路Ｂ0 、Ｂ1 か
らμＴ01(k) とμＴ11(k) とを夫々乗算器２４に与え、
μＴ01(k) ｗ10(k) 及びμＴ11(k) ｗ10(k) の演算出力
を得る。次に、乗算出力と遅延回路２６の出力とを加算
器２５で加算して ｗ00＋μＴ00(k) ｗ00(k) ＋μＴ01(k) ｗ10(k) 及び ｗ10(k) ＋μＴ10(k) ｗ00(k) ＋μＴ11(k) ｗ10(k) を得、これを遅延回路２６で保持する。
【００５４】次に、夫々の乗算器２４に第１のデータ供
給回路２７から１を与えると共に、第２のデータ供給回
路Ｂ0 、Ｂ1 からμＩ0(k)、μＩ1(k)を与えて乗算出力
μＩ0(k)、μＩ1 (k) を得、これと遅延回路２６の出力
とを加算器２５で加算することによって ｗ00(k) ＋μＴ00(k) ｗ00(k) ＋μＴ01(k) ｗ10(k) ＋
μＩ0(k)及び ｗ10(k) ＋μＴ10(k) ｗ00(k) ＋μＴ11(k) ｗ10(k) ＋
μＩ1(k) を得る。これは前述した第１回目の内部更新された２つ
の係数ｗ01(k)、ｗ11(k) と同一である。このようにし
て第１回目の内部更新演算が終了したら、この２つの係
数ｗ01(k) 、ｗ11(k) を夫々の遅延回路２６で保持する
と共に、第１のデータ供給回路２７で保持する。
給回路２７から１を与えると共に、第２のデータ供給回
路Ｂ0 、Ｂ1 からμＩ0(k)、μＩ1(k)を与えて乗算出力
μＩ0(k)、μＩ1 (k) を得、これと遅延回路２６の出力
とを加算器２５で加算することによって ｗ00(k) ＋μＴ00(k) ｗ00(k) ＋μＴ01(k) ｗ10(k) ＋
μＩ0(k)及び ｗ10(k) ＋μＴ10(k) ｗ00(k) ＋μＴ11(k) ｗ10(k) ＋
μＩ1(k) を得る。これは前述した第１回目の内部更新された２つ
の係数ｗ01(k)、ｗ11(k) と同一である。このようにし
て第１回目の内部更新演算が終了したら、この２つの係
数ｗ01(k) 、ｗ11(k) を夫々の遅延回路２６で保持する
と共に、第１のデータ供給回路２７で保持する。
【００５５】２つの係数の第２回目の内部更新演算を前
述した ｗ02(k) ＝ｗ01(k) ＋μ｛Ｔ00(k) ｗ01(k) ＋Ｔ01(k) ｗ11(k) ＋Ｉ0(k)｝ 及び ｗ12(k) ＝ｗ11(k) ＋μ｛Ｔ10(k) ｗ01(k) ＋Ｔ11(k) ｗ11(k) ＋Ｉ1(k)｝ の式に従って実行するために、まず、夫々の乗算器２４
に第１のデータ供給回路２７からｗ11(k) を与えると共
に第２のデータ供給回路Ｂ0 、Ｂ1 からμＴ00(k) 、μ
Ｔ10(k) を与えてμＴ00(k) ｗ01(k) 及びμＴ10(k) ｗ
01(k) の乗算出力を得る。
述した ｗ02(k) ＝ｗ01(k) ＋μ｛Ｔ00(k) ｗ01(k) ＋Ｔ01(k) ｗ11(k) ＋Ｉ0(k)｝ 及び ｗ12(k) ＝ｗ11(k) ＋μ｛Ｔ10(k) ｗ01(k) ＋Ｔ11(k) ｗ11(k) ＋Ｉ1(k)｝ の式に従って実行するために、まず、夫々の乗算器２４
に第１のデータ供給回路２７からｗ11(k) を与えると共
に第２のデータ供給回路Ｂ0 、Ｂ1 からμＴ00(k) 、μ
Ｔ10(k) を与えてμＴ00(k) ｗ01(k) 及びμＴ10(k) ｗ
01(k) の乗算出力を得る。
【００５６】次に、加算器２５において上記乗算出力と
遅延回路２６のｗ01(k) 、ｗ11(k)とを加算して ｗ01(k) ＋μＴ00(k) ｗ01(k) 及び ｗ11(k) ＋μＴ10(k) ｗ01(k) を得て遅延回路２６で夫々保持する。
遅延回路２６のｗ01(k) 、ｗ11(k)とを加算して ｗ01(k) ＋μＴ00(k) ｗ01(k) 及び ｗ11(k) ＋μＴ10(k) ｗ01(k) を得て遅延回路２６で夫々保持する。
【００５７】次に、夫々の乗算器２４に第１のデータ供
給回路２７からｗ11(k) を与えると共に、第２のデータ
供給回路Ｂ0 、Ｂ1 からＴ01(k) 、Ｔ11(k) を与えてμ
Ｔ01(k) ｗ11(k) 及びμＴ11(k) ｗ11(k) の乗算出力を
得る。次に、夫々の乗算出力と夫々の遅延回路２６の値
とを夫々の加算器２５で加算して ｗ01(k) ＋μＴ00(k) ｗ01(k) ＋μＴ01(k) ｗ11(k) 及
び ｗ11(k) ＋μＴ10(k) ｗ01(k) ＋μＴ11(k) ｗ11(k) を得て夫々の遅延回路２６で保持する。
給回路２７からｗ11(k) を与えると共に、第２のデータ
供給回路Ｂ0 、Ｂ1 からＴ01(k) 、Ｔ11(k) を与えてμ
Ｔ01(k) ｗ11(k) 及びμＴ11(k) ｗ11(k) の乗算出力を
得る。次に、夫々の乗算出力と夫々の遅延回路２６の値
とを夫々の加算器２５で加算して ｗ01(k) ＋μＴ00(k) ｗ01(k) ＋μＴ01(k) ｗ11(k) 及
び ｗ11(k) ＋μＴ10(k) ｗ01(k) ＋μＴ11(k) ｗ11(k) を得て夫々の遅延回路２６で保持する。
【００５８】次に、夫々の乗算器２４に第１のデータ供
給回路２７から１を与えると共に、第２のデータ供給回
路Ｂ0 、Ｂ1 からμＩ0(k)、μＩ1(k)を与えてこれと同
一の乗算出力を得る。次に、夫々の乗算出力μＩ0(k)、
μＩ1(k)と夫々の遅延回路２６の出力とを夫々の加算器
２５で加算することによって ｗ01(k) ＋μＴ00(k) ｗ01(k) ＋μＴ01(k) ｗ11(k) ＋
μＩ0(k)及び ｗ11(k) ＋μＴ10(k) ｗ01(k) ＋μＴ11(k) ｗ11(k) ＋
μＩ1(k) を得る。これは前述した第２回目の２つの内部更新係数
値ｗ02(k) 及びｗ12(k)を示す値と同一である。これに
より、第２回目の内部更新演算が終了したことになる。
この例では１サンプリング周期に内部更新を２回のみ行
うと仮定したので、第２回目の２つの内部更新係数値ｗ
02(k) 、ｗ12(k) を夫々遅延回路２６で保持すると共に
第１のデータ供給回路２７で保持し、更にライン２７に
よって図４の係数乗算器Ａ0 、Ａ1 に送る。これによ
り、サンプリング時刻ｋの次のサンプリング時刻ｋ＋１
の係数が得られたことになる。
給回路２７から１を与えると共に、第２のデータ供給回
路Ｂ0 、Ｂ1 からμＩ0(k)、μＩ1(k)を与えてこれと同
一の乗算出力を得る。次に、夫々の乗算出力μＩ0(k)、
μＩ1(k)と夫々の遅延回路２６の出力とを夫々の加算器
２５で加算することによって ｗ01(k) ＋μＴ00(k) ｗ01(k) ＋μＴ01(k) ｗ11(k) ＋
μＩ0(k)及び ｗ11(k) ＋μＴ10(k) ｗ01(k) ＋μＴ11(k) ｗ11(k) ＋
μＩ1(k) を得る。これは前述した第２回目の２つの内部更新係数
値ｗ02(k) 及びｗ12(k)を示す値と同一である。これに
より、第２回目の内部更新演算が終了したことになる。
この例では１サンプリング周期に内部更新を２回のみ行
うと仮定したので、第２回目の２つの内部更新係数値ｗ
02(k) 、ｗ12(k) を夫々遅延回路２６で保持すると共に
第１のデータ供給回路２７で保持し、更にライン２７に
よって図４の係数乗算器Ａ0 、Ａ1 に送る。これによ
り、サンプリング時刻ｋの次のサンプリング時刻ｋ＋１
の係数が得られたことになる。
【００５９】単位演算回路Ｓ0 〜ＳL の内部構成は図９
及び図１０に示されているものに限るものではなく、こ
れと同等な演算を実行できればどの様な回路構成にして
もよい。
及び図１０に示されているものに限るものではなく、こ
れと同等な演算を実行できればどの様な回路構成にして
もよい。
【００６０】
【発明の効果】上述から明らかなように本発明によれ
ば、複数個の単位演算回路を使用して複数個の係数のｎ
回の更新演算を並列的に進めるので、比較的簡単な回路
でｎ回の更新演算を迅速に終了させることができる。
ば、複数個の単位演算回路を使用して複数個の係数のｎ
回の更新演算を並列的に進めるので、比較的簡単な回路
でｎ回の更新演算を迅速に終了させることができる。
【図１】従来の適応フィルタを示すブロック図である。
【図２】ホップフィールドモデルを示すブロック図であ
る。
る。
【図３】本発明の実施例に係わる適応フィルタを説明的
に示すブロック図である。
に示すブロック図である。
【図４】本発明に従う最も簡単な適応フィルタを示すブ
ロック図である。
ロック図である。
【図５】本発明に従う適応フィルタの収束性を調べるた
めの回路を示す図である。
めの回路を示す図である。
【図６】図５の回路でステップサイズを０．０１、内部
更新回数を１０とした場合の係数変化をアナログ的に示
す図である。
更新回数を１０とした場合の係数変化をアナログ的に示
す図である。
【図７】図５の回路でステップサイズを０．１、内部更
新回数を１０とした場合の係数変化をアナログ的に示す
図である。
新回数を１０とした場合の係数変化をアナログ的に示す
図である。
【図８】図５の回路でステップサイズを０．１とし、更
に係数更新を誤差信号ｅ(k) に基づいて１回のみ行った
場合の係数変化をアナログ的に示す図である。
に係数更新を誤差信号ｅ(k) に基づいて１回のみ行った
場合の係数変化をアナログ的に示す図である。
【図９】デ−タ処理回路を示すブロック図である。
【図１０】２つの係数のためのデ−タ処理回路を示すブ
ロックずである。
ロックずである。
１ 信号入力端子 ２ 遅延手段 ３ 加算器 ４ 基準信号入力端子 １１ 係数更新データ処理回路 Ａ0 〜ＡL 乗算器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【数１】で示される演算式に従って時刻ｋから次のサン
プリング時刻ｋ＋１までの期間にｎ回（但し、ｎは２以
上の正の整数）の内部更新演算を行い、ｎ回目の内部更
新係数値を次のサンプリング時刻ｋ＋１における係数値
とする第２のステップ（但し、ここで、ｉは０からＬま
でのＬ＋１個の係数の位置を示す変数であって、前記変
数ａに対応するものであり、ｊは０からＬまでのＬ＋１
値の係数の位置を示す変数であって前記変数ｍに対応す
るものであり、ｎはサンプリング時刻ｋから次のサンプ
リング時刻ｋ＋１までの１サンプリング周期における内
部更新演算の回数を示す変数であり、ｗi ・n-1 (k) は
０番目からＬ番目までのＬ＋１個の係数のｎ回の内部更
新演算における各更新前の係数値を夫々示し、ｗi ・n
(k)は０番目からＬ番目までのＬ＋１個の係数のｎ回の
内部更新演算における各更新後の係数値を夫々示し、μ
はステップサイズを示し、Ｔij(k) は任意の１つの係数
の更新値を求めるために必要な前記Ｔam(k) に対応する
Ｌ＋１個の第１の値を示し、ｗj ・n-1(k)は更新前のＬ
＋１個の係数を示し、Ｉi(k)は任意の１つの係数の更新
値を求めるために必要な前記Ｉa(k)に対応する第２の値
を示す）とを有することを特徴とする適応フィルタ装置
における係数更新方法において、 第１及び第２のデ−タ入力端子と出力端子とを有して前
記係数の更新演算を行うＬ＋１個の単位演算回路を具備
し、前記Ｌ＋１個の単位演算回路の前記第１のデ−タ入
力端子が更新前の係数を示すデ−タを供給する第１のデ
−タ供給回路に夫々接続され、前記Ｌ＋１個の単位演算
回路の前記出力端子が前記第１のデ−タ供給回路に接続
され、前記Ｌ＋１個の単位演算回路の前記第２のデ−タ
入力端子が前記０番目から前記Ｌ番目までの係数の更新
演算に必要な前記第１及び第２の値Ｔij(k) 、Ｉi(k)を
供給する第２のデ−タ供給回路に夫々接続されたデ−タ
処理回路を用意し、 前記０番目からＬ番目までの係数を更新するために前記
ｎ回の内部更新演算を行う際に、内部更新演算に必要な
更新前係数値Ｗi ・n-1(k)として前記単位演算回路の出
力を使用することを特徴とする適用フィルタ装置におけ
る係数更新方法。
プリング時刻ｋ＋１までの期間にｎ回（但し、ｎは２以
上の正の整数）の内部更新演算を行い、ｎ回目の内部更
新係数値を次のサンプリング時刻ｋ＋１における係数値
とする第２のステップ（但し、ここで、ｉは０からＬま
でのＬ＋１個の係数の位置を示す変数であって、前記変
数ａに対応するものであり、ｊは０からＬまでのＬ＋１
値の係数の位置を示す変数であって前記変数ｍに対応す
るものであり、ｎはサンプリング時刻ｋから次のサンプ
リング時刻ｋ＋１までの１サンプリング周期における内
部更新演算の回数を示す変数であり、ｗi ・n-1 (k) は
０番目からＬ番目までのＬ＋１個の係数のｎ回の内部更
新演算における各更新前の係数値を夫々示し、ｗi ・n
(k)は０番目からＬ番目までのＬ＋１個の係数のｎ回の
内部更新演算における各更新後の係数値を夫々示し、μ
はステップサイズを示し、Ｔij(k) は任意の１つの係数
の更新値を求めるために必要な前記Ｔam(k) に対応する
Ｌ＋１個の第１の値を示し、ｗj ・n-1(k)は更新前のＬ
＋１個の係数を示し、Ｉi(k)は任意の１つの係数の更新
値を求めるために必要な前記Ｉa(k)に対応する第２の値
を示す）とを有することを特徴とする適応フィルタ装置
における係数更新方法において、 第１及び第２のデ−タ入力端子と出力端子とを有して前
記係数の更新演算を行うＬ＋１個の単位演算回路を具備
し、前記Ｌ＋１個の単位演算回路の前記第１のデ−タ入
力端子が更新前の係数を示すデ−タを供給する第１のデ
−タ供給回路に夫々接続され、前記Ｌ＋１個の単位演算
回路の前記出力端子が前記第１のデ−タ供給回路に接続
され、前記Ｌ＋１個の単位演算回路の前記第２のデ−タ
入力端子が前記０番目から前記Ｌ番目までの係数の更新
演算に必要な前記第１及び第２の値Ｔij(k) 、Ｉi(k)を
供給する第２のデ−タ供給回路に夫々接続されたデ−タ
処理回路を用意し、 前記０番目からＬ番目までの係数を更新するために前記
ｎ回の内部更新演算を行う際に、内部更新演算に必要な
更新前係数値Ｗi ・n-1(k)として前記単位演算回路の出
力を使用することを特徴とする適用フィルタ装置におけ
る係数更新方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ノイズキャンセリング
やシステムの同定等に使用されるディジタルフィルタの
１種である適応フィルタ装置における係数更新方法に関
する。
やシステムの同定等に使用されるディジタルフィルタの
１種である適応フィルタ装置における係数更新方法に関
する。
【０００２】
【従来の技術】適応信号処理のアルゴリズムとして、Ｌ
ＭＳ（Least Mean Square）アルゴリズム、自己直交化
アルゴリズム、ＲＬＳ（Recursive Least Square）
アルゴリズム、入力を直交変換してからＬＭＳアルゴリ
ズムを行う変換領域ＬＭＳアルゴリズム、学習同定法な
どが知られている。なかでも、ＬＭＳアルゴリズムは他
のアルゴリズムに比べ収束性の点で劣るが、計算量が少
ないこと、機構の単純さ、装置化の容易さから広く用い
られており、ＬＭＳアルゴリズムのこれらの優れた特徴
を生かし、収束性などの特性を改善する方法が提案され
ている。
ＭＳ（Least Mean Square）アルゴリズム、自己直交化
アルゴリズム、ＲＬＳ（Recursive Least Square）
アルゴリズム、入力を直交変換してからＬＭＳアルゴリ
ズムを行う変換領域ＬＭＳアルゴリズム、学習同定法な
どが知られている。なかでも、ＬＭＳアルゴリズムは他
のアルゴリズムに比べ収束性の点で劣るが、計算量が少
ないこと、機構の単純さ、装置化の容易さから広く用い
られており、ＬＭＳアルゴリズムのこれらの優れた特徴
を生かし、収束性などの特性を改善する方法が提案され
ている。
【０００３】ＬＭＳアルゴリズム法に従う従来の適応フ
ィルタ（適応ディジタルフィルタ）は図１に示すよう、
一定のサンプリング周期でデータ（入力信号）ｘ(k) を
入力させるための入力端子１に１サンプリング周期を単
位遅延時間として入力信号ｘ(k) を順次に遅延させるた
めの遅延手段２としてのＬ個の遅延素子Ｍ1 、Ｍ2 …Ｍ
L と、入力端子１と各遅延素子Ｍ1 〜ＭL の出力段に夫
々接続されたＬ＋１個のラインＣ0 、Ｃ1 …ＣL と、乗
算器Ａ0 、Ａ1 …ＡL と、加算器３と、要求信号即ち基
準信号ｄ(k) を入力させるための手段としての基準信号
入力端子４と、誤差信号ｅ(k) を形成するための誤差演
算回路５とから成る。Ｌ＋１個（但しＬは１以上の正の
整数）のラインＣ0 〜ＣL に同時に得られる異なるサン
プリング時刻のＬ＋１個の入力信号ｘ(k) 、ｘ(k-1) 、
ｘ(k-2) …ｘ(k-L) が乗算器Ａ1〜ＡL に入力し、これ
等に係数ｗ0 (k) 、ｗ1(k)…ｗL(k)が乗算されて出力ｘ
(k) ｗ0(k)、ｘ(k-1) ｗ1(k)…ｘ(k-L) ｗL(k)が得ら
れ、これ等が加算器３で加算されて出力ｙ(k) となる。
出力ｙ(k) は誤差演算回路５に入力し、基準信号ｄ(k)
との差に対応する誤差出力ｅ(k) が発生する。なお、ｙ
(k) 及びｅ(k) を次式（１）（２）で示すことができ
る。 ｙ(k) ＝ｗ0 (k) ｘ(k) ＋ｗ1 (k) ｘ(k-1) …＋ｗL (k) ｘ(k-L) （１） ｅ(k) ＝ｄ(k) −ｙ(k) （２） ｙ(k) を示す式（１）のベクトル表現は次の式（３）、
ラインＣ0 〜ＣL の信号のベクトル表現は次の式
（４）、係数のベクトル表現は次の式（５）、誤差信号
ｅ(k) の式のベクトル表現は次の式（６）で示される。
なお、式（３）〜（６）の中のＴはベクトルの転置を表
わす。
ィルタ（適応ディジタルフィルタ）は図１に示すよう、
一定のサンプリング周期でデータ（入力信号）ｘ(k) を
入力させるための入力端子１に１サンプリング周期を単
位遅延時間として入力信号ｘ(k) を順次に遅延させるた
めの遅延手段２としてのＬ個の遅延素子Ｍ1 、Ｍ2 …Ｍ
L と、入力端子１と各遅延素子Ｍ1 〜ＭL の出力段に夫
々接続されたＬ＋１個のラインＣ0 、Ｃ1 …ＣL と、乗
算器Ａ0 、Ａ1 …ＡL と、加算器３と、要求信号即ち基
準信号ｄ(k) を入力させるための手段としての基準信号
入力端子４と、誤差信号ｅ(k) を形成するための誤差演
算回路５とから成る。Ｌ＋１個（但しＬは１以上の正の
整数）のラインＣ0 〜ＣL に同時に得られる異なるサン
プリング時刻のＬ＋１個の入力信号ｘ(k) 、ｘ(k-1) 、
ｘ(k-2) …ｘ(k-L) が乗算器Ａ1〜ＡL に入力し、これ
等に係数ｗ0 (k) 、ｗ1(k)…ｗL(k)が乗算されて出力ｘ
(k) ｗ0(k)、ｘ(k-1) ｗ1(k)…ｘ(k-L) ｗL(k)が得ら
れ、これ等が加算器３で加算されて出力ｙ(k) となる。
出力ｙ(k) は誤差演算回路５に入力し、基準信号ｄ(k)
との差に対応する誤差出力ｅ(k) が発生する。なお、ｙ
(k) 及びｅ(k) を次式（１）（２）で示すことができ
る。 ｙ(k) ＝ｗ0 (k) ｘ(k) ＋ｗ1 (k) ｘ(k-1) …＋ｗL (k) ｘ(k-L) （１） ｅ(k) ＝ｄ(k) −ｙ(k) （２） ｙ(k) を示す式（１）のベクトル表現は次の式（３）、
ラインＣ0 〜ＣL の信号のベクトル表現は次の式
（４）、係数のベクトル表現は次の式（５）、誤差信号
ｅ(k) の式のベクトル表現は次の式（６）で示される。
なお、式（３）〜（６）の中のＴはベクトルの転置を表
わす。
【０００４】
【数２】
【０００５】図１には示されていないが従来の適応フィ
ルタにおいては誤差信号ｅ(k) に基づいて係数ｗ0(k)、
ｗ1(k)…ｗL(k)の更新値を演算する。次の式（７）は従
来のＬＭＳアルゴリズムによる適応フィルタの係数更新
を示す。
ルタにおいては誤差信号ｅ(k) に基づいて係数ｗ0(k)、
ｗ1(k)…ｗL(k)の更新値を演算する。次の式（７）は従
来のＬＭＳアルゴリズムによる適応フィルタの係数更新
を示す。
【０００６】
【数３】
【０００７】適応フィルタの係数の平均値は次の条件を
満たすときウィーナー解に収束する。 ０＜μ＜１／λ
max （８） ここで、λmax は入力信号ｘk の相関行列の固有値の最
大値である。
満たすときウィーナー解に収束する。 ０＜μ＜１／λ
max （８） ここで、λmax は入力信号ｘk の相関行列の固有値の最
大値である。
【０００８】
【発明が解決しようとする課題】ＬＭＳアルゴリズムで
は収束を速めるためにステップサイズを大きく設定する
必要があるが、収束性を確保するためにステップサイズ
は十分小さく設定しなければならず、希望する収束性を
得ることが困難なことがしばしばある。
は収束を速めるためにステップサイズを大きく設定する
必要があるが、収束性を確保するためにステップサイズ
は十分小さく設定しなければならず、希望する収束性を
得ることが困難なことがしばしばある。
【０００９】この種の問題を解決する方法が１９９１年
１月２５日電子情報通信学会から発行された「電子情報
通信学会論文誌」ＶＯＬ・Ｊ７４−ＡＮｏ．１の第１９
頁〜第２４頁の高橋潔の論文「ＬＭＳ適応アルゴリズム
の特性改善」に開示されている。ここに開示されている
改良された係数更新方法によれば収束性が大幅に向上す
る。ところで、簡単な回路で係数の更新演算を高速に行
うことが要求されている。
１月２５日電子情報通信学会から発行された「電子情報
通信学会論文誌」ＶＯＬ・Ｊ７４−ＡＮｏ．１の第１９
頁〜第２４頁の高橋潔の論文「ＬＭＳ適応アルゴリズム
の特性改善」に開示されている。ここに開示されている
改良された係数更新方法によれば収束性が大幅に向上す
る。ところで、簡単な回路で係数の更新演算を高速に行
うことが要求されている。
【００１０】そこで、本発明の目的は収束性の高い係数
更新を簡単な回路で行うことができる方法を提供するこ
とにある。
更新を簡単な回路で行うことができる方法を提供するこ
とにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
の本発明は、所定のサンプリング周期で基準信号ｄ(k)
を供給するための基準信号供給手段と、前記基準信号に
関係を有する入力信号ｘ(k) を所定のサンプリング周期
で供給するための入力信号供給手段と、前記基準信号供
給手段と前記入力信号供給手段に接続され、１サンプリ
ング周期を単位遅延時間として前記入力信号を順次に遅
延することによってサンプリング時点の異なる０番目か
らＬ番目までのＬ＋１個（但し、Ｌは１よりも大きい正
の整数）の入力信号を同時に得、前記０番目からＬ番目
の入力信号に０番目からＬ番目の係数｛ｗ0 (k) 、ｗ1
(k) …ｗL (k) ｝を夫々乗算し、これによって得られた
Ｌ＋１個の乗算出力を加算した出力ｙ(k) を得るための
ディジタルフィルタ信号処理回路とを有する適応フィル
タ装置において前記係数を更新する方法であって、時刻
ｋにおける前記基準信号ｄ(k) 及び前記Ｌ＋１個の入力
信号に基づいて、 Ｔam(k) ＝−２ｘ(k-a) ｘ(k-m) Ｉa (k) ＝２ｄ(k) ｘ(k-a) （但し、ここで、ａ及びｍは、夫々、０からＬまでのＬ
＋１個の変数であり、ｋはサンプリング時刻を示す記号
であり、Ｔam(k) は各係数の更新演算で使用する第１の
値であって、同一値を含めて（Ｌ＋１）2 個の値を示
し、Ｉa (k) は各係数の更新演算で使用する第２の値で
あって、Ｌ＋１個の値を示し、ｘ(k-a) は同時に得られ
る前記Ｌ＋１個の入力信号から順次に選択されたＬ＋１
個の第１の入力信号を示し、ｘ(k-m)は同時に得られる
前記Ｌ＋１個の入力信号から順次に選択されたＬ＋１個
の第２の入力信号を示す）を求める第１のステップと、
前記Ｔam(k) 、前記Ｉa (k) 、及び時刻ｋにおける前記
複数の係数ｗ0(k)、ｗ1(k)…ｗL(k)に基づいて、前記複
数の係数を、夫々、
の本発明は、所定のサンプリング周期で基準信号ｄ(k)
を供給するための基準信号供給手段と、前記基準信号に
関係を有する入力信号ｘ(k) を所定のサンプリング周期
で供給するための入力信号供給手段と、前記基準信号供
給手段と前記入力信号供給手段に接続され、１サンプリ
ング周期を単位遅延時間として前記入力信号を順次に遅
延することによってサンプリング時点の異なる０番目か
らＬ番目までのＬ＋１個（但し、Ｌは１よりも大きい正
の整数）の入力信号を同時に得、前記０番目からＬ番目
の入力信号に０番目からＬ番目の係数｛ｗ0 (k) 、ｗ1
(k) …ｗL (k) ｝を夫々乗算し、これによって得られた
Ｌ＋１個の乗算出力を加算した出力ｙ(k) を得るための
ディジタルフィルタ信号処理回路とを有する適応フィル
タ装置において前記係数を更新する方法であって、時刻
ｋにおける前記基準信号ｄ(k) 及び前記Ｌ＋１個の入力
信号に基づいて、 Ｔam(k) ＝−２ｘ(k-a) ｘ(k-m) Ｉa (k) ＝２ｄ(k) ｘ(k-a) （但し、ここで、ａ及びｍは、夫々、０からＬまでのＬ
＋１個の変数であり、ｋはサンプリング時刻を示す記号
であり、Ｔam(k) は各係数の更新演算で使用する第１の
値であって、同一値を含めて（Ｌ＋１）2 個の値を示
し、Ｉa (k) は各係数の更新演算で使用する第２の値で
あって、Ｌ＋１個の値を示し、ｘ(k-a) は同時に得られ
る前記Ｌ＋１個の入力信号から順次に選択されたＬ＋１
個の第１の入力信号を示し、ｘ(k-m)は同時に得られる
前記Ｌ＋１個の入力信号から順次に選択されたＬ＋１個
の第２の入力信号を示す）を求める第１のステップと、
前記Ｔam(k) 、前記Ｉa (k) 、及び時刻ｋにおける前記
複数の係数ｗ0(k)、ｗ1(k)…ｗL(k)に基づいて、前記複
数の係数を、夫々、
【００１２】
【数４】
【００１３】で示される演算式に従って時刻ｋから次の
サンプリング時刻ｋ＋１までの期間にｎ回（但し、ｎは
２以上の正の整数）の内部更新演算を行い、ｎ回目の内
部更新係数値を次のサンプリング時刻ｋ＋１における係
数値とする第２のステップ（但し、ここで、ｉは０から
ＬまでのＬ＋１個の係数の位置を示す変数であって、前
記変数ａに対応するものであり、ｊは０からＬまでのＬ
＋１値の係数の位置を示す変数であって前記変数ｍに対
応するものであり、ｎはサンプリング時刻ｋから次のサ
ンプリング時刻ｋ＋１までの１サンプリング周期におけ
る内部更新演算の回数を示す変数であり、Ｗi ・n-1
(k) は０番目からＬ番目までのＬ＋１個の係数のｎ回の
内部更新演算における各更新前の係数値を夫々示し、ｗ
i ・n (k) は０番目からＬ番目までのＬ＋１個の係数の
ｎ回の内部更新演算における各更新後の係数値を夫々示
し、μはステップサイズを示し、Ｔij(k) は任意の１つ
の係数の更新値を求めるために必要な前記Ｔam(k) に対
応するＬ＋１個の第１の値を示し、ｗj ・n-1(k)は更新
前のＬ＋１個の係数を示し、Ｉi(k)は任意の１つの係数
の更新値を求めるために必要な前記Ｉa(k)に対応する第
２の値を示す）とを有することを特徴とする適応フィル
タ装置における係数更新方法において、第１及び第２の
デ−タ入力端子と出力端子とを有して前記係数の更新演
算を行うＬ＋１個の単位演算回路を具備し、前記Ｌ＋１
個の単位演算回路の前記第１のデ−タ入力端子が更新前
の係数を示すデ−タを供給する第１のデ−タ供給回路に
夫々接続され、前記Ｌ＋１個の単位演算回路の前記出力
端子が前記第１のデ−タ供給回路に接続され、前記Ｌ＋
１個の単位演算回路の前記第２のデ−タ入力端子が前記
０番目から前記Ｌ番目までの係数の更新演算に必要な前
記第１及び第２の値Ｔij(k)、Ｉi(k)を供給する第２の
デ−タ供給回路に夫々接続されたデ−タ処理回路を用意
し、前記０番目からＬ番目までの係数を更新するために
前記ｎ回の内部更新演算を行う際に、内部更新演算に必
要な更新前係数値Ｗi ・n-1(k)として前記単位演算回路
の出力を使用することを特徴とする適用フィルタ装置に
おける係数更新方法に係わるものである。
サンプリング時刻ｋ＋１までの期間にｎ回（但し、ｎは
２以上の正の整数）の内部更新演算を行い、ｎ回目の内
部更新係数値を次のサンプリング時刻ｋ＋１における係
数値とする第２のステップ（但し、ここで、ｉは０から
ＬまでのＬ＋１個の係数の位置を示す変数であって、前
記変数ａに対応するものであり、ｊは０からＬまでのＬ
＋１値の係数の位置を示す変数であって前記変数ｍに対
応するものであり、ｎはサンプリング時刻ｋから次のサ
ンプリング時刻ｋ＋１までの１サンプリング周期におけ
る内部更新演算の回数を示す変数であり、Ｗi ・n-1
(k) は０番目からＬ番目までのＬ＋１個の係数のｎ回の
内部更新演算における各更新前の係数値を夫々示し、ｗ
i ・n (k) は０番目からＬ番目までのＬ＋１個の係数の
ｎ回の内部更新演算における各更新後の係数値を夫々示
し、μはステップサイズを示し、Ｔij(k) は任意の１つ
の係数の更新値を求めるために必要な前記Ｔam(k) に対
応するＬ＋１個の第１の値を示し、ｗj ・n-1(k)は更新
前のＬ＋１個の係数を示し、Ｉi(k)は任意の１つの係数
の更新値を求めるために必要な前記Ｉa(k)に対応する第
２の値を示す）とを有することを特徴とする適応フィル
タ装置における係数更新方法において、第１及び第２の
デ−タ入力端子と出力端子とを有して前記係数の更新演
算を行うＬ＋１個の単位演算回路を具備し、前記Ｌ＋１
個の単位演算回路の前記第１のデ−タ入力端子が更新前
の係数を示すデ−タを供給する第１のデ−タ供給回路に
夫々接続され、前記Ｌ＋１個の単位演算回路の前記出力
端子が前記第１のデ−タ供給回路に接続され、前記Ｌ＋
１個の単位演算回路の前記第２のデ−タ入力端子が前記
０番目から前記Ｌ番目までの係数の更新演算に必要な前
記第１及び第２の値Ｔij(k)、Ｉi(k)を供給する第２の
デ−タ供給回路に夫々接続されたデ−タ処理回路を用意
し、前記０番目からＬ番目までの係数を更新するために
前記ｎ回の内部更新演算を行う際に、内部更新演算に必
要な更新前係数値Ｗi ・n-1(k)として前記単位演算回路
の出力を使用することを特徴とする適用フィルタ装置に
おける係数更新方法に係わるものである。
【００１４】本発明に従う係数更新方法では、ニューラ
ルネットワーク（Neural Networks）の１つであるホッ
プフィールド（Hopfield）モデルとＬＭＳ法との類似性
に着目し、誤差信号ｅ(k) に依存しないで係数の更新を
行う。図２にホップフィールドモデルを示す。ホップフ
ィールドモデルは“０”か“１”を出力とするニューロ
ンと呼ばれる非線形なユニットの相互結合により構成さ
れるニューラルネットである。ホップフィールドモデル
におけるユニットの動作は離散的なものと連続的なもの
とがあり、ユニット間の相互結合の強さは対称である。
ユニットｉへの入力Ｕi は次の式（９）で表される。
ルネットワーク（Neural Networks）の１つであるホッ
プフィールド（Hopfield）モデルとＬＭＳ法との類似性
に着目し、誤差信号ｅ(k) に依存しないで係数の更新を
行う。図２にホップフィールドモデルを示す。ホップフ
ィールドモデルは“０”か“１”を出力とするニューロ
ンと呼ばれる非線形なユニットの相互結合により構成さ
れるニューラルネットである。ホップフィールドモデル
におけるユニットの動作は離散的なものと連続的なもの
とがあり、ユニット間の相互結合の強さは対称である。
ユニットｉへの入力Ｕi は次の式（９）で表される。
【００１５】
【数５】
【００１６】ここで、Ｎはホップフィールドモデルにお
けるユニットの個数、Ｔijはユニット間の結合の強さ、
またＩi はユニットｉのバイアス値を表している。ユニ
ットの動作が離散的なモデルでは、ユニットｉの出力Ｖ
iは次の式（１０）のように更新される。 Ｖi(k+1)＝１、（Ｕi(k)＞０又はＵi(k)＝０） Ｖi(k+1)＝０、（Ｕi(k)＜０） （１０） 相互結合の強さＴijが対称性（Ｔij＝Ｔji）をもつなら
ば、次の式で表されるネットワークのエネルギーはネッ
ワークの動作と共に減少し極小点に達することが示され
ている。
けるユニットの個数、Ｔijはユニット間の結合の強さ、
またＩi はユニットｉのバイアス値を表している。ユニ
ットの動作が離散的なモデルでは、ユニットｉの出力Ｖ
iは次の式（１０）のように更新される。 Ｖi(k+1)＝１、（Ｕi(k)＞０又はＵi(k)＝０） Ｖi(k+1)＝０、（Ｕi(k)＜０） （１０） 相互結合の強さＴijが対称性（Ｔij＝Ｔji）をもつなら
ば、次の式で表されるネットワークのエネルギーはネッ
ワークの動作と共に減少し極小点に達することが示され
ている。
【００１７】
【数６】
【００１８】ホップフィールドモデルを数値問題に応用
する際のユニットによる数値表現方法として、数値をユ
ニットの和で表現する方法、更に１つの数値を表すいく
つかのグループを設け各グループ内での和にグループご
との重みを付けることにより表現する方法などが提案さ
れている。ここでは、新たに時刻ｋにおけるユニットｉ
の出力を時刻ｋにおける関数ｇ［Ｕi(k)］と時刻(k-1)
におけるユニットｉの出力Ｖi(k-1)との和として表され
るモデルを考える。
する際のユニットによる数値表現方法として、数値をユ
ニットの和で表現する方法、更に１つの数値を表すいく
つかのグループを設け各グループ内での和にグループご
との重みを付けることにより表現する方法などが提案さ
れている。ここでは、新たに時刻ｋにおけるユニットｉ
の出力を時刻ｋにおける関数ｇ［Ｕi(k)］と時刻(k-1)
におけるユニットｉの出力Ｖi(k-1)との和として表され
るモデルを考える。
【００１９】
【数７】
【００２０】ここではＬＭＳアルゴリズムとの対応を考
え、関数ｇとして ｇ(x) ＝１、（ｘ＞０又はｘ＝０） ｇ(x) ＝−１、（ｘ＜０） （１３） を用いることとする。このように定義されたネットワー
クのエネルギーをホップフィールドモデルと同様に次の
式で表すものとする。
え、関数ｇとして ｇ(x) ＝１、（ｘ＞０又はｘ＝０） ｇ(x) ＝−１、（ｘ＜０） （１３） を用いることとする。このように定義されたネットワー
クのエネルギーをホップフィールドモデルと同様に次の
式で表すものとする。
【００２１】
【数８】
【００２２】式（１４）に示されたエネルギーにおい
て、ユニットｉの出力がｋ−１から時刻ｋの間にＶi(k-
1)からＶi(k)へ変化したときのエネルギーの変化量は、
次式で与えられる。
て、ユニットｉの出力がｋ−１から時刻ｋの間にＶi(k-
1)からＶi(k)へ変化したときのエネルギーの変化量は、
次式で与えられる。
【００２３】
【数９】
【００２４】式（１３）の関係から、エネルギーの変化
量は常に負となり、ネットワークの動作と共にネッワー
クのエネルギーは減少していくことがわかる。式（１
２）に示したモデルを図１に示した適応フィルタに用い
る。ネットワークの相互結合の強さＴijとバイアスＩi
を求めるため、ネットワークのエネルギー式（１４）に
対応する適応フィルタのエネルギーとして式（６）に示
した誤差信号ｅ(k) の２乗を用いることとする。
量は常に負となり、ネットワークの動作と共にネッワー
クのエネルギーは減少していくことがわかる。式（１
２）に示したモデルを図１に示した適応フィルタに用い
る。ネットワークの相互結合の強さＴijとバイアスＩi
を求めるため、ネットワークのエネルギー式（１４）に
対応する適応フィルタのエネルギーとして式（６）に示
した誤差信号ｅ(k) の２乗を用いることとする。
【００２５】
【数１０】
【００２６】式（１６）におけるエネルギーＥは時刻ｋ
における適応フィルタの係数の２次関数であり単一の最
小値をもつ。式（１４）と式（１６）を比較することに
よりネッワークの相互結合の強さＴijとバイアスＩi は
次式となる。 Ｔim(k) ＝−２ｘ(k-1) ｘ(k-m) Ｉi(k)＝２ｄ(k) ｘ(k-1) （１７） 式（１６）のｄ2 (k) の項は定数項であるので無視でき
る。式（１７）を用い、式（１２）に従い繰り返しＶi
を計算することによりＶi に対応する適応フィルタの係
数Ｗi は式（１６）に定義したエネルギーを減少させる
方向に変化することがわかる。しかし、このモデルでは
係数の変化量が＋１、−１に限られているため十分な収
束性を得ることはできない。
における適応フィルタの係数の２次関数であり単一の最
小値をもつ。式（１４）と式（１６）を比較することに
よりネッワークの相互結合の強さＴijとバイアスＩi は
次式となる。 Ｔim(k) ＝−２ｘ(k-1) ｘ(k-m) Ｉi(k)＝２ｄ(k) ｘ(k-1) （１７） 式（１６）のｄ2 (k) の項は定数項であるので無視でき
る。式（１７）を用い、式（１２）に従い繰り返しＶi
を計算することによりＶi に対応する適応フィルタの係
数Ｗi は式（１６）に定義したエネルギーを減少させる
方向に変化することがわかる。しかし、このモデルでは
係数の変化量が＋１、−１に限られているため十分な収
束性を得ることはできない。
【００２７】式（１２）に示したモデルとＬＭＳアルゴ
リズムの類似性から式（１７）に示した相互結合の強さ
ＴijとバイアスＩi を用いてＬＭＳアルゴリズムを表現
できることを示し、相互結合の強さＴijとバイアスＩi
を用い複数回適応フィルタの係数を更新する新しいＬＭ
Ｓアルゴリズムを提案する。ＬＭＳアルゴリズムは式
（６）を式（７）に代入し、整理することにより次の式
で与えられる。
リズムの類似性から式（１７）に示した相互結合の強さ
ＴijとバイアスＩi を用いてＬＭＳアルゴリズムを表現
できることを示し、相互結合の強さＴijとバイアスＩi
を用い複数回適応フィルタの係数を更新する新しいＬＭ
Ｓアルゴリズムを提案する。ＬＭＳアルゴリズムは式
（６）を式（７）に代入し、整理することにより次の式
で与えられる。
【００２８】
【数１１】
【００２９】式（１８）の右辺の第２項は式（１７）に
示した相互結合の強さＴijとバイアスＩi に対応してい
る。式（１８）に示した従来のＬＭＳアルゴリズムにホ
ップフィールドモデルでの動作を加えた新しいＬＭＳア
ルゴリズムを提案する。即ち、 （１） 時刻ｋにおけ
るデータをもとに式（１７）に示した、相互結合の強さ
Ｔij(k) とバイアスＩi(k)とを計算する。 （２） ホップフィールドモデルの動作と同様にＴij
(k) とＩi(k)を用い、係数をｎ回更新する。最後に更新
された係数を時刻ｋ＋１での係数とする。表には、係数
を１０回（ｎ＝１０）更新するものとし、係数ｗim(k)
は時刻ｋにおけるｉ番目の係数として、ｍ回ホップフィ
ールドモデルの動作を繰り返した係数を表している。
示した相互結合の強さＴijとバイアスＩi に対応してい
る。式（１８）に示した従来のＬＭＳアルゴリズムにホ
ップフィールドモデルでの動作を加えた新しいＬＭＳア
ルゴリズムを提案する。即ち、 （１） 時刻ｋにおけ
るデータをもとに式（１７）に示した、相互結合の強さ
Ｔij(k) とバイアスＩi(k)とを計算する。 （２） ホップフィールドモデルの動作と同様にＴij
(k) とＩi(k)を用い、係数をｎ回更新する。最後に更新
された係数を時刻ｋ＋１での係数とする。表には、係数
を１０回（ｎ＝１０）更新するものとし、係数ｗim(k)
は時刻ｋにおけるｉ番目の係数として、ｍ回ホップフィ
ールドモデルの動作を繰り返した係数を表している。
【００３０】
【表１】
【００３１】新しいＬＭＳアルゴリズムでは、ホップフ
ィールドモデルのユニットに相当する係数の値は式（１
３）に示すような離散的な動作はせず、連続的な値をと
るものとする。即ち、式（１３）に示した関数ｇとして
単調に増加する線形関数を用いるものとする。このと
き、式（１５）で表されるユニットｉの出力が時刻ｋ−
１から時刻ｋに変化したときのエネルギーの変化は関数
ｇが単調増加であることから常に負またはゼロとなるこ
とがわかる。
ィールドモデルのユニットに相当する係数の値は式（１
３）に示すような離散的な動作はせず、連続的な値をと
るものとする。即ち、式（１３）に示した関数ｇとして
単調に増加する線形関数を用いるものとする。このと
き、式（１５）で表されるユニットｉの出力が時刻ｋ−
１から時刻ｋに変化したときのエネルギーの変化は関数
ｇが単調増加であることから常に負またはゼロとなるこ
とがわかる。
【００３２】
【作用】新しいＬＭＳアルゴリズムと従来のＬＭＳアル
ゴリズムを比較し、その収束性、収束するステップサイ
ズμの範囲を検討する。提案するアルゴリズムは実時間
処理を前提としており、処理時間は限定されておりホッ
プフィールドモデルの動作による係数ｗk の更新回数は
限定されている。表に示したアルゴリズムにより、係数
ｗk とｎ回の更新により決定される係数ｗk+1 との間に
は次の関係が成り立つ。
ゴリズムを比較し、その収束性、収束するステップサイ
ズμの範囲を検討する。提案するアルゴリズムは実時間
処理を前提としており、処理時間は限定されておりホッ
プフィールドモデルの動作による係数ｗk の更新回数は
限定されている。表に示したアルゴリズムにより、係数
ｗk とｎ回の更新により決定される係数ｗk+1 との間に
は次の関係が成り立つ。
【００３３】
【数１２】
【００３４】ここで、“Ｉ”は単位行列を表す。ステッ
プサイズμの値が小さいとき、以下に示す近似が成り立
つ。
プサイズμの値が小さいとき、以下に示す近似が成り立
つ。
【００３５】
【数１３】
【００３６】式（１８）と比べ式（２２）ではステップ
サイズμが繰り返し数倍（ｎ倍）となり、収束性が向上
していることがわかる。また、ステップサイズμの値が
十分小さいとき、提案するアルゴリズムにより推定され
る係数は式（１８）においてステップサイズを“ｎμ”
として推定される係数と同等であることがわかる。適応
フィルタが収束するステップサイズμの範囲としては式
（１９）の右辺の第１項の絶対値が１より小さければよ
い。即ち、
サイズμが繰り返し数倍（ｎ倍）となり、収束性が向上
していることがわかる。また、ステップサイズμの値が
十分小さいとき、提案するアルゴリズムにより推定され
る係数は式（１８）においてステップサイズを“ｎμ”
として推定される係数と同等であることがわかる。適応
フィルタが収束するステップサイズμの範囲としては式
（１９）の右辺の第１項の絶対値が１より小さければよ
い。即ち、
【００３７】
【数１４】
【００３８】このことから、新しいＬＭＳアルゴリズム
の収束するステップサイズμの範囲は従来のＬＭＳアル
ゴリズムと同様に ０＜μ＜１／λmax （２４） となる。
の収束するステップサイズμの範囲は従来のＬＭＳアル
ゴリズムと同様に ０＜μ＜１／λmax （２４） となる。
【００３９】時定数について従来のＬＭＳと本発明のＬ
ＭＳを比較すると、従来のＬＭＳの時定数は１／４μλ
であるのに対して本発明のＬＭＳの時定数は１／４μｎ
λであり、１／ｎになる。Ｌ＋１個の単位演算回路は０
番目からＬ番目までの係数に対応しているので、各係数
のｎ回の内部更新演算を並列に進めることができる。各
単位演算回路の出力は次の内部更新演算の更新係数（初
期値）として使用するので、Ｌ＋１個の係数のｎ回の更
新を簡単に行うことができる。
ＭＳを比較すると、従来のＬＭＳの時定数は１／４μλ
であるのに対して本発明のＬＭＳの時定数は１／４μｎ
λであり、１／ｎになる。Ｌ＋１個の単位演算回路は０
番目からＬ番目までの係数に対応しているので、各係数
のｎ回の内部更新演算を並列に進めることができる。各
単位演算回路の出力は次の内部更新演算の更新係数（初
期値）として使用するので、Ｌ＋１個の係数のｎ回の更
新を簡単に行うことができる。
【００４０】
【実施例】次に、図３を参照して本発明の実施例に係わ
る適応フィルタ装置を説明する。但し、図３において図
１と共通する部分には同一の符号を付してその説明を省
略する。図３のノイズキャンセリング回路はトランスバ
ーサル型適応フィルタ１０と比較回路即ち誤差演算回路
５とから成る。実際にはこれ等の全て又は一部をコンピ
ュータ又はディジタル信号処理装置で構成するが、理解
を容易にするためにタップ付き遅延線フィルタ即ちトラ
ンスバーサルフィルタとして示されている。図３では誤
差信号ｅ(k) を使用して係数ｗ0(k)、ｗ1(k)…ｗL(k)を
更新する代りに、入力信号ｘ(k) と基準信号（要求信
号）ｄ(k) を使用して各係数を更新している。このた
め、信号入力端子１と基準信号入力端子４とがデータ処
理回路１１に接続され、このデータ処理回路１１の０か
らＬまでの出力ラインが乗算器（係数器）Ａ0 〜ＡL に
接続されている。データ処理回路１１は入力信号ｘ(k)
の１サンプリング周期に１回の割合で更新した係数を出
力する。但し、データ処理回路１１は１サンプリング周
期中にｎ回の内部更新のための演算を行い、最後の内部
更新値を乗算器Ａ0 〜ＡL に与える。係数更新の方法は
発明を解決するための手段の欄で説明した通りである。
る適応フィルタ装置を説明する。但し、図３において図
１と共通する部分には同一の符号を付してその説明を省
略する。図３のノイズキャンセリング回路はトランスバ
ーサル型適応フィルタ１０と比較回路即ち誤差演算回路
５とから成る。実際にはこれ等の全て又は一部をコンピ
ュータ又はディジタル信号処理装置で構成するが、理解
を容易にするためにタップ付き遅延線フィルタ即ちトラ
ンスバーサルフィルタとして示されている。図３では誤
差信号ｅ(k) を使用して係数ｗ0(k)、ｗ1(k)…ｗL(k)を
更新する代りに、入力信号ｘ(k) と基準信号（要求信
号）ｄ(k) を使用して各係数を更新している。このた
め、信号入力端子１と基準信号入力端子４とがデータ処
理回路１１に接続され、このデータ処理回路１１の０か
らＬまでの出力ラインが乗算器（係数器）Ａ0 〜ＡL に
接続されている。データ処理回路１１は入力信号ｘ(k)
の１サンプリング周期に１回の割合で更新した係数を出
力する。但し、データ処理回路１１は１サンプリング周
期中にｎ回の内部更新のための演算を行い、最後の内部
更新値を乗算器Ａ0 〜ＡL に与える。係数更新の方法は
発明を解決するための手段の欄で説明した通りである。
【００４１】次に、理解を容易にするために、図４に示
すように２つの係数ｗ0(k)、ｗ1(k)を本発明に従って更
新する方法を説明する。図４において、入力端子１から
は一定のサンプリング周期で入力信号（ディジタルデー
タ）ｘ(k) が入力する。単位遅延素子Ｍ1 の出力ライン
Ｃ1 には１サンプリング周期だけ先に入力した信号ｘ(k
-1) が出力されている。従ってある時刻ｋにおいてライ
ンＣ0 、Ｃ1 に同時に第１及び第２の入力信号ｘ(k) と
ｘ(k-1) とが得られる。乗算器Ａ0 、Ａ1 においては、
サンプリング時刻の異なる第１及び第２の入力信号ｘ
(k) 、ｘ(k-1) に対して第１及び第２の係数ｗ0(k)、ｗ
1(k)が乗算され、出力ｘ(k) ｗ0(k)、ｘ(k-1) ｗ1(k)が
得られ、これ等が加算器３で加算されて出力信号ｙ(k)
になる。第１及び第２の係数ｗ0(k)、ｗ1(k)は１サンプ
リング周期に１回更新される。この更新する係数は１回
の更新演算で決定せずに複数回（ｎ回）の内部更新演算
を行った後に決定される。今、理解を容易にするために
１サンプリング周期における内部更新回数を２回として
説明する。
すように２つの係数ｗ0(k)、ｗ1(k)を本発明に従って更
新する方法を説明する。図４において、入力端子１から
は一定のサンプリング周期で入力信号（ディジタルデー
タ）ｘ(k) が入力する。単位遅延素子Ｍ1 の出力ライン
Ｃ1 には１サンプリング周期だけ先に入力した信号ｘ(k
-1) が出力されている。従ってある時刻ｋにおいてライ
ンＣ0 、Ｃ1 に同時に第１及び第２の入力信号ｘ(k) と
ｘ(k-1) とが得られる。乗算器Ａ0 、Ａ1 においては、
サンプリング時刻の異なる第１及び第２の入力信号ｘ
(k) 、ｘ(k-1) に対して第１及び第２の係数ｗ0(k)、ｗ
1(k)が乗算され、出力ｘ(k) ｗ0(k)、ｘ(k-1) ｗ1(k)が
得られ、これ等が加算器３で加算されて出力信号ｙ(k)
になる。第１及び第２の係数ｗ0(k)、ｗ1(k)は１サンプ
リング周期に１回更新される。この更新する係数は１回
の更新演算で決定せずに複数回（ｎ回）の内部更新演算
を行った後に決定される。今、理解を容易にするために
１サンプリング周期における内部更新回数を２回として
説明する。
【００４２】まず、第１のステップにおいて、時刻ｋに
おける基準信号ｄ(k) と第１及び第２の入力信号ｘ(k)
、ｘ(k-1) に基づいて、 −２ｘ(k) ｘ(k) （以下、Ｔ00(k) と言う）と、 −２ｘ(k-1) ｘ(k) （以下、Ｔ01(k) と言う）と、 −２ｘ(k) ｘ(k-1) （以下、Ｔ10(k) と言う）と、 −２ｘ(k-1) ｘ(k-1) （以下、Ｔ11(k) と言う）と、 ２ｄ(k) ｘ(k) （以下、Ｉ0(k)と言う）と、 ２ｄ(k) ｘ(k-1) （以下、Ｉ1(k)と言う）とを夫々決定
する。
おける基準信号ｄ(k) と第１及び第２の入力信号ｘ(k)
、ｘ(k-1) に基づいて、 −２ｘ(k) ｘ(k) （以下、Ｔ00(k) と言う）と、 −２ｘ(k-1) ｘ(k) （以下、Ｔ01(k) と言う）と、 −２ｘ(k) ｘ(k-1) （以下、Ｔ10(k) と言う）と、 −２ｘ(k-1) ｘ(k-1) （以下、Ｔ11(k) と言う）と、 ２ｄ(k) ｘ(k) （以下、Ｉ0(k)と言う）と、 ２ｄ(k) ｘ(k-1) （以下、Ｉ1(k)と言う）とを夫々決定
する。
【００４３】第２のステップにおいては、第１のステッ
プで決定したＴ00(k) 、Ｔ01(k) 、Ｔ10(k) 、Ｔ11(k)
、Ｉ0(k)、Ｉ1(k)と、第１のサンプリング時刻ｋにお
ける第１及び第２の係数ｗ00(k) 、ｗ10(k) と、ステッ
プサイズμに基づいて、次のサンプリング時刻ｋ＋１で
使用するための新しい第１の係数ｗ00(k+1) 及びＷ10(K
＋1)を決定するために、第１回目の内部更新値ｗ01(k)
を、 ｗ01(k) ＝ｗ00(k) ＋μ｛Ｔ00(k) ｗ00(k) ＋Ｔ01(k) ｗ10(k) ＋Ｉ0(k)｝ の演算式に従って求める。また、次のサンプリング時刻
ｋ＋１における第２の係数ｗ1(k+1)に決定するために、
第１回目の内部更新値ｗ11(k)を、 ｗ11(k) ＝ｗ10(k) ＋μ｛Ｔ10(k) ｗ00(k) ＋Ｔ11(k) ｗ10(k) ＋Ｉ1(k)｝ の演算式に従って求める。次に第１の係数の第２回目の
内部更新値ｗ02(k) を、 ｗ02(k) ＝ｗ01(k) ＋μ｛Ｔ00(k) ｗ01(k) ＋Ｔ01(k) ｗ11(k) ＋Ｉ0(k)｝ の演算式に従って求める。また、第２の係数の第２回目
の内部更新値ｗ12(k) を 、 ｗ12(k) ＝ｗ11(k) ＋μ｛Ｔ10(k) ｗ01(k) ＋Ｔ11(k) ｗ11(k) ＋Ｉ1(k)｝ の演算式に従って求める。第２回目の内部更新が終了し
たら、次のサンプリング時刻ｋ＋１における第１及び第
２の係数として第２回目の内部更新値ｗ02(k) とｗ12
(k) を乗算器Ａ0 、Ａ1 に送り、次のサンプリング時刻
ｋ＋１の第１及び第２の入力端子ｘ(k+1) 、ｘ(k) に乗
算する。
プで決定したＴ00(k) 、Ｔ01(k) 、Ｔ10(k) 、Ｔ11(k)
、Ｉ0(k)、Ｉ1(k)と、第１のサンプリング時刻ｋにお
ける第１及び第２の係数ｗ00(k) 、ｗ10(k) と、ステッ
プサイズμに基づいて、次のサンプリング時刻ｋ＋１で
使用するための新しい第１の係数ｗ00(k+1) 及びＷ10(K
＋1)を決定するために、第１回目の内部更新値ｗ01(k)
を、 ｗ01(k) ＝ｗ00(k) ＋μ｛Ｔ00(k) ｗ00(k) ＋Ｔ01(k) ｗ10(k) ＋Ｉ0(k)｝ の演算式に従って求める。また、次のサンプリング時刻
ｋ＋１における第２の係数ｗ1(k+1)に決定するために、
第１回目の内部更新値ｗ11(k)を、 ｗ11(k) ＝ｗ10(k) ＋μ｛Ｔ10(k) ｗ00(k) ＋Ｔ11(k) ｗ10(k) ＋Ｉ1(k)｝ の演算式に従って求める。次に第１の係数の第２回目の
内部更新値ｗ02(k) を、 ｗ02(k) ＝ｗ01(k) ＋μ｛Ｔ00(k) ｗ01(k) ＋Ｔ01(k) ｗ11(k) ＋Ｉ0(k)｝ の演算式に従って求める。また、第２の係数の第２回目
の内部更新値ｗ12(k) を 、 ｗ12(k) ＝ｗ11(k) ＋μ｛Ｔ10(k) ｗ01(k) ＋Ｔ11(k) ｗ11(k) ＋Ｉ1(k)｝ の演算式に従って求める。第２回目の内部更新が終了し
たら、次のサンプリング時刻ｋ＋１における第１及び第
２の係数として第２回目の内部更新値ｗ02(k) とｗ12
(k) を乗算器Ａ0 、Ａ1 に送り、次のサンプリング時刻
ｋ＋１の第１及び第２の入力端子ｘ(k+1) 、ｘ(k) に乗
算する。
【００４４】今、２回の内部更新によって次のサンプリ
ング時刻ｋ＋１の第１及び第２の係数を決定したが、実
際には２回よりも多いｎ回の内部更新演算を第１回及び
第２回の内部更新演算と同様に行って決定することが望
ましい。内部更新を２回行うと時定数は従来方法の１／
２になり、収束性が良くなる。内部更新をｎ回行うと時
定数は従来方法の１／ｎになり、同様に収束性が良くな
る。
ング時刻ｋ＋１の第１及び第２の係数を決定したが、実
際には２回よりも多いｎ回の内部更新演算を第１回及び
第２回の内部更新演算と同様に行って決定することが望
ましい。内部更新を２回行うと時定数は従来方法の１／
２になり、収束性が良くなる。内部更新をｎ回行うと時
定数は従来方法の１／ｎになり、同様に収束性が良くな
る。
【００４５】本実施例の適応フィルタ装置の収束性を図
５に示す方式で確認した。図５では入力端子１の前段に
第１及び第２の入力端子１ａ、１ｂと加算器１ｃを有
し、第１の入力端子１ａからｓｉｎ（２πｋ／Ｎ）の正
弦波信号が入力し、第２の入力端子１ｂから平均０、分
散０．０１のランダムノイズ（白色雑音）ｒ(k) が入力
し、これ等が加算されて入力信号ｘ(k) となる。要求信
号即ち基準信号ｄ(k) としては２ｃｏｓ（２πｋ／Ｎ）
が端子４から入力している。
５に示す方式で確認した。図５では入力端子１の前段に
第１及び第２の入力端子１ａ、１ｂと加算器１ｃを有
し、第１の入力端子１ａからｓｉｎ（２πｋ／Ｎ）の正
弦波信号が入力し、第２の入力端子１ｂから平均０、分
散０．０１のランダムノイズ（白色雑音）ｒ(k) が入力
し、これ等が加算されて入力信号ｘ(k) となる。要求信
号即ち基準信号ｄ(k) としては２ｃｏｓ（２πｋ／Ｎ）
が端子４から入力している。
【００４６】図６及び図７は図５に従う方式における係
数ｗ0 、ｗ1 の変化をアナログ的に示し、図８は誤差信
号ｅ(k) に基づいて１サンプリング周期に１回のみ更新
する従来方式の係数の変化を示す。図６、図７、図８の
横軸のサンプル番号は時刻ｋにおけるサンプル番号を０
としてその後のサンプル番号を示す。従って横軸は時間
を示していることになる。図６はステップサイズμが
０．０１、内部更新回数ｎが１０の場合の係数変化を示
し、図７はステップサイズμが０．１、内部更新回数ｎ
が１０の場合の係数変化を示し、図８はステップサイズ
μが図７と同じ０．１の場合の従来の係数変化を示す。
図６と図７との比較から明らかなように、本発明に従う
適応フィルタではステップサイズμを従来の１／１０に
しても収束性の低下が生じない。また、図７と図８の比
較から明らかなように、ステップサイズμが従来と同一
の場合には収束性が大幅に向上する。即ち図８の従来方
式ではほぼサンプル番号５００で収束するのに対し、本
発明に従う図７ではほぼサンプル番号５０で収束する。
従って時定数が１／１０になり、収束性が大幅に良くな
る。図７においては収束性が向上している代りに係数の
変動（誤差）が大きくなる。従って、この係数誤差より
も収束性を優先しなければならないシステムにおいて本
発明は大きな効果を発揮する。また、図７に示す係数誤
差の影響を軽減するために、係数の内部更新回数ｎを適
応フィルタの収束の度合に応じて増減させることができ
る。即ち、適応過程時（立上り時）には係数の内部更新
回数ｎを大きく増し、収束後にｎを小さくする。
数ｗ0 、ｗ1 の変化をアナログ的に示し、図８は誤差信
号ｅ(k) に基づいて１サンプリング周期に１回のみ更新
する従来方式の係数の変化を示す。図６、図７、図８の
横軸のサンプル番号は時刻ｋにおけるサンプル番号を０
としてその後のサンプル番号を示す。従って横軸は時間
を示していることになる。図６はステップサイズμが
０．０１、内部更新回数ｎが１０の場合の係数変化を示
し、図７はステップサイズμが０．１、内部更新回数ｎ
が１０の場合の係数変化を示し、図８はステップサイズ
μが図７と同じ０．１の場合の従来の係数変化を示す。
図６と図７との比較から明らかなように、本発明に従う
適応フィルタではステップサイズμを従来の１／１０に
しても収束性の低下が生じない。また、図７と図８の比
較から明らかなように、ステップサイズμが従来と同一
の場合には収束性が大幅に向上する。即ち図８の従来方
式ではほぼサンプル番号５００で収束するのに対し、本
発明に従う図７ではほぼサンプル番号５０で収束する。
従って時定数が１／１０になり、収束性が大幅に良くな
る。図７においては収束性が向上している代りに係数の
変動（誤差）が大きくなる。従って、この係数誤差より
も収束性を優先しなければならないシステムにおいて本
発明は大きな効果を発揮する。また、図７に示す係数誤
差の影響を軽減するために、係数の内部更新回数ｎを適
応フィルタの収束の度合に応じて増減させることができ
る。即ち、適応過程時（立上り時）には係数の内部更新
回数ｎを大きく増し、収束後にｎを小さくする。
【００４７】ところで、図３のデータ処理回路１１にお
ける係数更新演算を簡単な回路で高速に行うことが要求
される。そこで、本実施例では、データ処理回路１１を
図９に示すようにシストリックアレー構造にした。
ける係数更新演算を簡単な回路で高速に行うことが要求
される。そこで、本実施例では、データ処理回路１１を
図９に示すようにシストリックアレー構造にした。
【００４８】図９において、Ｓ0 、Ｓ1 …ＳL は０番目
からＬ番目までのＬ＋１個の係数に対応した単位演算回
路であり、第１及び第２のデータ入力端子２１、２２
と、出力端子２３と、乗算器２４と、加算器２５と、１
サンプル遅延回路２６を夫々有している。乗算器２４は
第１及び第２のデータ入力端子２１、２２に接続されて
いる。加算器２５は乗算器２４とメモリから成る遅延回
路２６に接続され、加算出力を出力端子２３に与えると
共に遅延回路２６に与える。
からＬ番目までのＬ＋１個の係数に対応した単位演算回
路であり、第１及び第２のデータ入力端子２１、２２
と、出力端子２３と、乗算器２４と、加算器２５と、１
サンプル遅延回路２６を夫々有している。乗算器２４は
第１及び第２のデータ入力端子２１、２２に接続されて
いる。加算器２５は乗算器２４とメモリから成る遅延回
路２６に接続され、加算出力を出力端子２３に与えると
共に遅延回路２６に与える。
【００４９】第１のデータ供給回路２７は各単位演算回
路Ｓ0 〜ＳL の第１のデータ入力端子２１に接続されて
いる。この第１のデータ供給回路２７は係数更新演算に
必要な更新前の係数ｗi ・n-1(k)、Ｗj・n-1(k)及び数
値１を示すデータを出力する。更新前の係数値を単位演
算回路Ｓ0 〜ＳL から得るために各出力端子２３が第１
のデータ供給回路２７に接続されている。
路Ｓ0 〜ＳL の第１のデータ入力端子２１に接続されて
いる。この第１のデータ供給回路２７は係数更新演算に
必要な更新前の係数ｗi ・n-1(k)、Ｗj・n-1(k)及び数
値１を示すデータを出力する。更新前の係数値を単位演
算回路Ｓ0 〜ＳL から得るために各出力端子２３が第１
のデータ供給回路２７に接続されている。
【００５０】各単位演算回路Ｓ0 〜ＳL の第２のデータ
入力端子２２は０番目からＬ番目の第２のデータ供給回
路Ｂ0 〜ＢL に夫々接続されている。第２のデータ供給
回路Ｂ0 〜ＢL は０番目からＬ番目までの係数の更新演
算に必要な第１の値Ｔij(k)とステップサイズμとの積
μＴij(k) と、第２の値Ｉi(k)とステップサイズμとの
積μＩi(k)とを演算で求め、これを出力する。図９では
図示を簡略化するために全部の第２のデータ供給回路Ｂ
0 〜ＢL に同一のデータが示されているが、実際には０
番目からＬ番目までのＬ＋１個の係数の更新で要求され
る第１及び第２の値は異なる。例えば、０番目の第２の
データ供給回路Ｂ0 は、μＴij(k) として、μＴ00(k)
、μＴ01(k) 、μＴ02(k) …μＴ0L(k) を出力し、μ
Ｉi(k)としてμＩ0(k)を出力する。また、１番目の第２
のデータ供給回路Ｂ1 は、μＴij(k) としてμＴ10、μ
Ｔ11、μＴ12…μＴ1Lを出力し、μＩi(k)としてμＩ1
(k)を出力する。Ｌ番目の第２のデータ供給回路ＢL
は、μＴij(k)としてμＴL0、μＴL1、μＴL2…μＴLL
を出力し、μＩi(k)としてμＩL(k)を出力する。
入力端子２２は０番目からＬ番目の第２のデータ供給回
路Ｂ0 〜ＢL に夫々接続されている。第２のデータ供給
回路Ｂ0 〜ＢL は０番目からＬ番目までの係数の更新演
算に必要な第１の値Ｔij(k)とステップサイズμとの積
μＴij(k) と、第２の値Ｉi(k)とステップサイズμとの
積μＩi(k)とを演算で求め、これを出力する。図９では
図示を簡略化するために全部の第２のデータ供給回路Ｂ
0 〜ＢL に同一のデータが示されているが、実際には０
番目からＬ番目までのＬ＋１個の係数の更新で要求され
る第１及び第２の値は異なる。例えば、０番目の第２の
データ供給回路Ｂ0 は、μＴij(k) として、μＴ00(k)
、μＴ01(k) 、μＴ02(k) …μＴ0L(k) を出力し、μ
Ｉi(k)としてμＩ0(k)を出力する。また、１番目の第２
のデータ供給回路Ｂ1 は、μＴij(k) としてμＴ10、μ
Ｔ11、μＴ12…μＴ1Lを出力し、μＩi(k)としてμＩ1
(k)を出力する。Ｌ番目の第２のデータ供給回路ＢL
は、μＴij(k)としてμＴL0、μＴL1、μＴL2…μＴLL
を出力し、μＩi(k)としてμＩL(k)を出力する。
【００５１】１回の更新演算の開始時には遅延回路２６
に更新前の係数ｗi ・n-1(k)が保持されている。次に、
第１のデータ供給回路２７からｗｊ・n-1(k)で示される
０番からＬ番までのＬ＋１個の係数から選択された１つ
を単位演算回路Ｓ0 〜ＳL の第１のデータ入力端子２１
に与え同時にμＴij(k) で示される値を第２のデータ入
力端子２２に与え、乗算器２４でμＴij(k) ｗj ・n-1
(k)の演算をなし、この出力と遅延回路２６のＮi ・n-1
(k)とを加算器２５で加算してｗi ・n-1(k)＋μＴij(k)
ｗj ・n-1(k)を得る。次に、この加算出力を遅延回路
２６に入れる。次に、乗算器２４に第１のデータ供給回
路２７からｗj ・n-1(k)におけるｊの値の異なる係数値
を与えると共に第２のデータ供給回路Ｂ0 〜ＢL からＴ
ij(k) におけるｊの値の異なる値を与え、これ等の乗算
出力を得て、これと遅延回路２６の値とを加算器２５で
加算する。即ち、 ｛ｗi ・n-1(k)＋μＴij(k) ｗj ・n-1(k)｝＋｛μＴij(k) ｗj ・n-1(k)｝ を求める。なお、この式において２つのμＴij(k) ｗj
・n-1(k)はｊが異なる値であるので、実際には異なる値
になる。この様な演算処理をｊの値を０からＬまで変え
てＬ回行う。次に、第１のデータ供給回路２７から１を
示すデータを乗算器２４に与え、第２のデータ供給回路
Ｂ0 〜ＢL からμＩi(k)を乗算器２４に与えて乗算器２
４からμＩj(k)を出力し、遅延回路２５から得られる ｗi ・n-1(k)＋｛μＴij(k) ・ｗj ・n-1(k)｝＋｛μＴij(k) ｗj ・n-1(k)｝… と乗算器２４の出力μＩj(k)とを加算器２５で加算して
ｎ回の内部更新後の係数として利用する。
に更新前の係数ｗi ・n-1(k)が保持されている。次に、
第１のデータ供給回路２７からｗｊ・n-1(k)で示される
０番からＬ番までのＬ＋１個の係数から選択された１つ
を単位演算回路Ｓ0 〜ＳL の第１のデータ入力端子２１
に与え同時にμＴij(k) で示される値を第２のデータ入
力端子２２に与え、乗算器２４でμＴij(k) ｗj ・n-1
(k)の演算をなし、この出力と遅延回路２６のＮi ・n-1
(k)とを加算器２５で加算してｗi ・n-1(k)＋μＴij(k)
ｗj ・n-1(k)を得る。次に、この加算出力を遅延回路
２６に入れる。次に、乗算器２４に第１のデータ供給回
路２７からｗj ・n-1(k)におけるｊの値の異なる係数値
を与えると共に第２のデータ供給回路Ｂ0 〜ＢL からＴ
ij(k) におけるｊの値の異なる値を与え、これ等の乗算
出力を得て、これと遅延回路２６の値とを加算器２５で
加算する。即ち、 ｛ｗi ・n-1(k)＋μＴij(k) ｗj ・n-1(k)｝＋｛μＴij(k) ｗj ・n-1(k)｝ を求める。なお、この式において２つのμＴij(k) ｗj
・n-1(k)はｊが異なる値であるので、実際には異なる値
になる。この様な演算処理をｊの値を０からＬまで変え
てＬ回行う。次に、第１のデータ供給回路２７から１を
示すデータを乗算器２４に与え、第２のデータ供給回路
Ｂ0 〜ＢL からμＩi(k)を乗算器２４に与えて乗算器２
４からμＩj(k)を出力し、遅延回路２５から得られる ｗi ・n-1(k)＋｛μＴij(k) ・ｗj ・n-1(k)｝＋｛μＴij(k) ｗj ・n-1(k)｝… と乗算器２４の出力μＩj(k)とを加算器２５で加算して
ｎ回の内部更新後の係数として利用する。
【００５２】図９では一般式に基づいて演算処理を説明
したが、理解を容易にするために図１０を参照して２回
の内部更新演算を行う場合の動作を説明する。図１０は
図４の適応フィルタにおけるデータ処理回路１１を示
す。図４の適応フィルタはＬ＝１であって２つの係数を
有するのみであるから、図１０の単位演算回路はＳ0 と
Ｓ1 との２つのみである。内部更新回数ｎは２と仮定し
ているので、第１のデータ供給回路２７には第１回の内
部更新演算に使用される更新前の係数ｗj ・n-1(k)を示
すｗ00(k) とｗ10(k) と１とが含まれている。０番目の
係数の更新のための第２のデータ供給回路Ｂ0 はμＩi
(k)を示すμＩ0(k)とμＴij(k) を示すμＴ00(k) とμ
Ｔ01(k) とを予め保持している。１番目の係数の更新の
ための第２のデータ供給回路Ｂ1 は同様にμＩ1(k)、μ
Ｔ10(k) μＴ11(k) を予め保持している。
したが、理解を容易にするために図１０を参照して２回
の内部更新演算を行う場合の動作を説明する。図１０は
図４の適応フィルタにおけるデータ処理回路１１を示
す。図４の適応フィルタはＬ＝１であって２つの係数を
有するのみであるから、図１０の単位演算回路はＳ0 と
Ｓ1 との２つのみである。内部更新回数ｎは２と仮定し
ているので、第１のデータ供給回路２７には第１回の内
部更新演算に使用される更新前の係数ｗj ・n-1(k)を示
すｗ00(k) とｗ10(k) と１とが含まれている。０番目の
係数の更新のための第２のデータ供給回路Ｂ0 はμＩi
(k)を示すμＩ0(k)とμＴij(k) を示すμＴ00(k) とμ
Ｔ01(k) とを予め保持している。１番目の係数の更新の
ための第２のデータ供給回路Ｂ1 は同様にμＩ1(k)、μ
Ｔ10(k) μＴ11(k) を予め保持している。
【００５３】図４で説明した０番目と１番目の２つの係
数の第１回目の内部更新演算を ｗ01(k) ＝ｗ00(k) ＋μ｛Ｔ00(k) ｗ00(k) ＋Ｔ01(k) ｗ10(k) ＋Ｉ0(k)｝ ｗ11(k) ＝ｗ10(k) ＋μ｛Ｔ10(k) ｗ00(k) ＋Ｔ11(k) ｗ10(k) ＋Ｉ1(k)｝ で示される式に従うように実行するために、まず、第１
のデータ供給回路２７からｋ−１のサンプリング時刻で
決定された第１の係数値ｗ00(k) を各単位演算回路Ｓ0
、Ｓ1 の乗算器２４に夫々与えると共に、第２のデー
タ供給回路Ｂ0 、Ｂ1 からμＴ00(k) とμＴ10(k) とを
各乗算器２４に与えてμＴ00(k) ｗ00(k) とμＴ10(k)
ｗ00(k) とを得る。
数の第１回目の内部更新演算を ｗ01(k) ＝ｗ00(k) ＋μ｛Ｔ00(k) ｗ00(k) ＋Ｔ01(k) ｗ10(k) ＋Ｉ0(k)｝ ｗ11(k) ＝ｗ10(k) ＋μ｛Ｔ10(k) ｗ00(k) ＋Ｔ11(k) ｗ10(k) ＋Ｉ1(k)｝ で示される式に従うように実行するために、まず、第１
のデータ供給回路２７からｋ−１のサンプリング時刻で
決定された第１の係数値ｗ00(k) を各単位演算回路Ｓ0
、Ｓ1 の乗算器２４に夫々与えると共に、第２のデー
タ供給回路Ｂ0 、Ｂ1 からμＴ00(k) とμＴ10(k) とを
各乗算器２４に与えてμＴ00(k) ｗ00(k) とμＴ10(k)
ｗ00(k) とを得る。
【００５４】次に、加算器２５において乗算器２４の出
力と遅延回路２６に保持されている更新前の係数ｗ00
(k) 、ｗ10(O) とを加算することによって ｗ00(k) ＋μＴ00(k) ｗ00(k) 及び ｗ10(k) ＋μＴ10(k) ｗ00(k) を得る。そして、この値を夫々の遅延回路２６で保持す
る。
力と遅延回路２６に保持されている更新前の係数ｗ00
(k) 、ｗ10(O) とを加算することによって ｗ00(k) ＋μＴ00(k) ｗ00(k) 及び ｗ10(k) ＋μＴ10(k) ｗ00(k) を得る。そして、この値を夫々の遅延回路２６で保持す
る。
【００５５】次に、第１のデータ供給回路２７で保持し
ているＷ10(k) を単位演算回路Ｓ0、Ｓ1 の乗算器２４
に夫々与えると共に第２のデータ供給回路Ｂ0 、Ｂ1 か
らμＴ01(k) とμＴ11(k) とを夫々乗算器２４に与え、
μＴ01(k) ｗ10(k) 及びμＴ11(k) ｗ10(k) の演算出力
を得る。次に、乗算出力と遅延回路２６の出力とを加算
器２５で加算して ｗ00＋μＴ00(k) ｗ00(k) ＋μＴ01(k) ｗ10(k) 及び ｗ10(k) ＋μＴ10(k) ｗ00(k) ＋μＴ11(k) ｗ10(k) を得、これを遅延回路２６で保持する。
ているＷ10(k) を単位演算回路Ｓ0、Ｓ1 の乗算器２４
に夫々与えると共に第２のデータ供給回路Ｂ0 、Ｂ1 か
らμＴ01(k) とμＴ11(k) とを夫々乗算器２４に与え、
μＴ01(k) ｗ10(k) 及びμＴ11(k) ｗ10(k) の演算出力
を得る。次に、乗算出力と遅延回路２６の出力とを加算
器２５で加算して ｗ00＋μＴ00(k) ｗ00(k) ＋μＴ01(k) ｗ10(k) 及び ｗ10(k) ＋μＴ10(k) ｗ00(k) ＋μＴ11(k) ｗ10(k) を得、これを遅延回路２６で保持する。
【００５６】次に、夫々の乗算器２４に第１のデータ供
給回路２７から１を与えると共に、第２のデータ供給回
路Ｂ0 、Ｂ1 からμＩ0(k)、μＩ1(k)を与えて乗算出力
μＩ0(k)、μＩ1 (k) を得、これと遅延回路２６の出力
とを加算器２５で加算することによって ｗ00(k) ＋μＴ00(k) ｗ00(k) ＋μＴ01(k) ｗ10(k) ＋
μＩ0(k)及び ｗ10(k) ＋μＴ10(k) ｗ00(k) ＋μＴ11(k) ｗ10(k) ＋
μＩ1(k) を得る。これは前述した第１回目の内部更新された２つ
の係数ｗ01(k)、ｗ11(k) と同一である。このようにし
て第１回目の内部更新演算が終了したら、この２つの係
数ｗ01(k) 、ｗ11(k) を夫々の遅延回路２６で保持する
と共に、第１のデータ供給回路２７で保持する。
給回路２７から１を与えると共に、第２のデータ供給回
路Ｂ0 、Ｂ1 からμＩ0(k)、μＩ1(k)を与えて乗算出力
μＩ0(k)、μＩ1 (k) を得、これと遅延回路２６の出力
とを加算器２５で加算することによって ｗ00(k) ＋μＴ00(k) ｗ00(k) ＋μＴ01(k) ｗ10(k) ＋
μＩ0(k)及び ｗ10(k) ＋μＴ10(k) ｗ00(k) ＋μＴ11(k) ｗ10(k) ＋
μＩ1(k) を得る。これは前述した第１回目の内部更新された２つ
の係数ｗ01(k)、ｗ11(k) と同一である。このようにし
て第１回目の内部更新演算が終了したら、この２つの係
数ｗ01(k) 、ｗ11(k) を夫々の遅延回路２６で保持する
と共に、第１のデータ供給回路２７で保持する。
【００５７】２つの係数の第２回目の内部更新演算を前
述した ｗ02(k) ＝ｗ01(k) ＋μ｛Ｔ00(k) ｗ01(k) ＋Ｔ01(k) ｗ11(k) ＋Ｉ0(k)｝ 及び ｗ12(k) ＝ｗ11(k) ＋μ｛Ｔ10(k) ｗ01(k) ＋Ｔ11(k) ｗ11(k) ＋Ｉ1(k)｝ の式に従って実行するために、まず、夫々の乗算器２４
に第１のデータ供給回路２７からｗ11(k) を与えると共
に第２のデータ供給回路Ｂ0 、Ｂ1 からμＴ00(k) 、μ
Ｔ10(k) を与えてμＴ00(k) ｗ01(k) 及びμＴ10(k) ｗ
01(k) の乗算出力を得る。
述した ｗ02(k) ＝ｗ01(k) ＋μ｛Ｔ00(k) ｗ01(k) ＋Ｔ01(k) ｗ11(k) ＋Ｉ0(k)｝ 及び ｗ12(k) ＝ｗ11(k) ＋μ｛Ｔ10(k) ｗ01(k) ＋Ｔ11(k) ｗ11(k) ＋Ｉ1(k)｝ の式に従って実行するために、まず、夫々の乗算器２４
に第１のデータ供給回路２７からｗ11(k) を与えると共
に第２のデータ供給回路Ｂ0 、Ｂ1 からμＴ00(k) 、μ
Ｔ10(k) を与えてμＴ00(k) ｗ01(k) 及びμＴ10(k) ｗ
01(k) の乗算出力を得る。
【００５８】次に、加算器２５において上記乗算出力と
遅延回路２６のｗ01(k) 、ｗ11(k)とを加算して ｗ01(k) ＋μＴ00(k) ｗ01(k) 及び ｗ11(k) ＋μＴ10(k) ｗ01(k) を得て遅延回路２６で夫々保持する。
遅延回路２６のｗ01(k) 、ｗ11(k)とを加算して ｗ01(k) ＋μＴ00(k) ｗ01(k) 及び ｗ11(k) ＋μＴ10(k) ｗ01(k) を得て遅延回路２６で夫々保持する。
【００５９】次に、夫々の乗算器２４に第１のデータ供
給回路２７からｗ11(k) を与えると共に、第２のデータ
供給回路Ｂ0 、Ｂ1 からＴ01(k) 、Ｔ11(k) を与えてμ
Ｔ01(k) ｗ11(k) 及びμＴ11(k) ｗ11(k) の乗算出力を
得る。次に、夫々の乗算出力と夫々の遅延回路２６の値
とを夫々の加算器２５で加算して ｗ01(k) ＋μＴ00(k) ｗ01(k) ＋μＴ01(k) ｗ11(k) 及
び ｗ11(k) ＋μＴ10(k) ｗ01(k) ＋μＴ11(k) ｗ11(k) を得て夫々の遅延回路２６で保持する。
給回路２７からｗ11(k) を与えると共に、第２のデータ
供給回路Ｂ0 、Ｂ1 からＴ01(k) 、Ｔ11(k) を与えてμ
Ｔ01(k) ｗ11(k) 及びμＴ11(k) ｗ11(k) の乗算出力を
得る。次に、夫々の乗算出力と夫々の遅延回路２６の値
とを夫々の加算器２５で加算して ｗ01(k) ＋μＴ00(k) ｗ01(k) ＋μＴ01(k) ｗ11(k) 及
び ｗ11(k) ＋μＴ10(k) ｗ01(k) ＋μＴ11(k) ｗ11(k) を得て夫々の遅延回路２６で保持する。
【００６０】次に、夫々の乗算器２４に第１のデータ供
給回路２７から１を与えると共に、第２のデータ供給回
路Ｂ0 、Ｂ1 からμＩ0(k)、μＩ1(k)を与えてこれと同
一の乗算出力を得る。次に、夫々の乗算出力μＩ0(k)、
μＩ1(k)と夫々の遅延回路２６の出力とを夫々の加算器
２５で加算することによって ｗ01(k) ＋μＴ00(k) ｗ01(k) ＋μＴ01(k) ｗ11(k) ＋
μＩ0(k)及び ｗ11(k) ＋μＴ10(k) ｗ01(k) ＋μＴ11(k) ｗ11(k) ＋
μＩ1(k) を得る。これは前述した第２回目の２つの内部更新係数
値ｗ02(k) 及びｗ12(k)を示す値と同一である。これに
より、第２回目の内部更新演算が終了したことになる。
この例では１サンプリング周期に内部更新を２回のみ行
うと仮定したので、第２回目の２つの内部更新係数値ｗ
02(k) 、ｗ12(k) を夫々遅延回路２６で保持すると共に
第１のデータ供給回路２７で保持し、更にライン２７に
よって図４の係数乗算器Ａ0 、Ａ1 に送る。これによ
り、サンプリング時刻ｋの次のサンプリング時刻ｋ＋１
の係数が得られたことになる。
給回路２７から１を与えると共に、第２のデータ供給回
路Ｂ0 、Ｂ1 からμＩ0(k)、μＩ1(k)を与えてこれと同
一の乗算出力を得る。次に、夫々の乗算出力μＩ0(k)、
μＩ1(k)と夫々の遅延回路２６の出力とを夫々の加算器
２５で加算することによって ｗ01(k) ＋μＴ00(k) ｗ01(k) ＋μＴ01(k) ｗ11(k) ＋
μＩ0(k)及び ｗ11(k) ＋μＴ10(k) ｗ01(k) ＋μＴ11(k) ｗ11(k) ＋
μＩ1(k) を得る。これは前述した第２回目の２つの内部更新係数
値ｗ02(k) 及びｗ12(k)を示す値と同一である。これに
より、第２回目の内部更新演算が終了したことになる。
この例では１サンプリング周期に内部更新を２回のみ行
うと仮定したので、第２回目の２つの内部更新係数値ｗ
02(k) 、ｗ12(k) を夫々遅延回路２６で保持すると共に
第１のデータ供給回路２７で保持し、更にライン２７に
よって図４の係数乗算器Ａ0 、Ａ1 に送る。これによ
り、サンプリング時刻ｋの次のサンプリング時刻ｋ＋１
の係数が得られたことになる。
【００６１】単位演算回路Ｓ0 〜ＳL の内部構成は図９
及び図１０に示されているものに限るものではなく、こ
れと同等な演算を実行できればどの様な回路構成にして
もよい。
及び図１０に示されているものに限るものではなく、こ
れと同等な演算を実行できればどの様な回路構成にして
もよい。
【００６２】
【発明の効果】上述から明らかなように本発明によれ
ば、複数個の単位演算回路を使用して複数個の係数のｎ
回の更新演算を並列的に進めるので、比較的簡単な回路
でｎ回の更新演算を迅速に終了させることができる。
ば、複数個の単位演算回路を使用して複数個の係数のｎ
回の更新演算を並列的に進めるので、比較的簡単な回路
でｎ回の更新演算を迅速に終了させることができる。
【手続補正書】
【提出日】平成４年１０月３０日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
Claims (1)
- 【請求項１】 所定のサンプリング周期で基準信号ｄ
(k) を供給するための基準信号供給手段と、 前記基準信号に関係を有する入力信号ｘ(k) を所定のサ
ンプリング周期で供給するための入力信号供給手段と、 前記基準信号供給手段と前記入力信号供給手段に接続さ
れ、１サンプリング周期を単位遅延時間として前記入力
信号を順次に遅延することによってサンプリング時点の
異なる０番目からＬ番目までのＬ＋１個（但し、Ｌは１
よりも大きい正の整数）の入力信号を同時に得、前記０
番目からＬ番目の入力信号に０番目からＬ番目の係数
｛ｗ0 (k) 、ｗ1 (k) …ｗL (k) ｝を夫々乗算し、これ
によって得られたＬ＋１個の乗算出力を加算した出力ｙ
(k) を得るためのディジタルフィルタ信号処理回路とを
有する適応フィルタ装置において前記係数を更新する方
法であって、 時刻ｋにおける前記基準信号ｄ(k) 及び前記Ｌ＋１個の
入力信号に基づいて、 Ｔam(k) ＝−２ｘ(k-a) ｘ(k-m) Ｉa (k) ＝２ｄ(k) ｘ(k-a) （但し、ここで、ａ及びｍは、夫々、０からＬまでを区
別するためのＬ＋１個の変数であり、ｋはサンプリング
時刻を示す記号であり、Ｔam(k) は各係数の更新演算で
使用する第１の値であって、同一値を含めて（Ｌ＋１）
2 個の値を示し、Ｉa (k) は各係数の更新演算で使用す
る第２の値であって、Ｌ＋１個の値を示し、ｘ(k-a) は
同時に得られる前記Ｌ＋１個の入力信号から順次に選択
されたＬ＋１個の第１の入力信号を示し、ｘ(k-m) は同
時に得られる前記Ｌ＋１個の入力信号から順次に選択さ
れたＬ＋１個の第２の入力信号を示す）を求める第１の
ステップと、 前記Ｔam(k) 、前記Ｉa (k) 、及び時刻ｋにおける前記
複数の係数ｗ0(k)、ｗ1(k)…ｗL(k)に基づいて、前記複
数の係数を、夫々、 【数１】 で示される演算式に従って時刻ｋから次のサンプリング
時刻ｋ＋１までの期間にｎ回（但し、ｎは２以上の正の
整数）の内部更新演算を行い、ｎ回目の内部更新係数値
を次のサンプリング時刻ｋ＋１における係数値とする第
２のステップ（但し、ここで、ｉは０からＬまでのＬ＋
１個の係数の位置を示す変数であって、前記変数ａに対
応するものであり、ｊは０からＬまでのＬ＋１値の係数
の位置を示す変数であって前記変数ｍに対応するもので
あり、ｎはサンプリング時刻ｋから次のサンプリング時
刻ｋ＋１までの１サンプリング周期における内部更新演
算の回数を示す変数であり、ｗi ・n-1 (k) は０番目か
らＬ番目までのＬ＋１個の係数のｎ回の内部更新演算に
おける各更新前の係数値を夫々示し、ｗi ・n(k)は０番
目からＬ番目までのＬ＋１個の係数のｎ回の内部更新演
算における各更新後の係数値を夫々示し、μはステップ
サイズを示し、Ｔij(k) は任意の１つの係数の更新値を
求めるために必要な前記Ｔam(k) に対応するＬ＋１個の
第１の値を示し、ｗj ・n-1(k)は更新前のＬ＋１個の係
数を示し、Ｉi(k)は任意の１つの係数の更新値を求める
ために必要な前記Ｉa(k)に対応する第２の値を示す）と
を有することを特徴とする適応フィルタ装置における係
数更新方法において、 第１及び第２のデ−タ入力端子と出力端子とを有して前
記係数の更新演算を行うＬ＋１個の単位演算回路を具備
し、前記Ｌ＋１個の単位演算回路の前記第１のデ−タ入
力端子が更新前の係数を示すデ−タを供給する第１のデ
−タ供給回路に夫々接続され、前記Ｌ＋１個の単位演算
回路の前記出力端子が前記第１のデ−タ供給回路に接続
され、前記Ｌ＋１個の単位演算回路の前記第２のデ−タ
入力端子が前記０番目から前記Ｌ番目までの係数の更新
演算に必要な前記第１及び第２の値Ｔij(k) 、Ｉi(k)を
供給する第２のデ−タ供給回路に夫々接続されたデ−タ
処理回路を用意し、 前記０番目からＬ番目までの係数を更新するために前記
ｎ回の内部更新演算を行う際に、内部更新演算に必要な
更新前係数値Ｗi ・n-1(k)として前記単位演算回路の出
力を使用することを特徴とする適用フィルタ装置におけ
る係数更新方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3244625A JP2541044B2 (ja) | 1991-08-29 | 1991-08-29 | 適応フィルタ装置 |
| US07/936,909 US5303173A (en) | 1991-08-29 | 1992-08-27 | Adaptive digital filter, and method of renewing coefficients thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3244625A JP2541044B2 (ja) | 1991-08-29 | 1991-08-29 | 適応フィルタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145379A true JPH05145379A (ja) | 1993-06-11 |
| JP2541044B2 JP2541044B2 (ja) | 1996-10-09 |
Family
ID=17121537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3244625A Expired - Fee Related JP2541044B2 (ja) | 1991-08-29 | 1991-08-29 | 適応フィルタ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5303173A (ja) |
| JP (1) | JP2541044B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5615234A (en) * | 1994-05-19 | 1997-03-25 | Spacelabs Medical, Inc. | Digital high-pass filter having baseline restoration means |
| GB9418755D0 (en) * | 1994-09-16 | 1994-11-02 | Ionica L3 Limited | Filter |
| US5978473A (en) * | 1995-12-27 | 1999-11-02 | Ericsson Inc. | Gauging convergence of adaptive filters |
| US5842158A (en) * | 1996-03-08 | 1998-11-24 | Schlumberger Technology Corporation | Method for adaptive filtering of well logging data |
| US6745218B1 (en) * | 1999-03-16 | 2004-06-01 | Matsushita Electric Industrial Co., Ltd. | Adaptive digital filter |
| US6480151B2 (en) | 2000-12-29 | 2002-11-12 | Lockheed Martin Corporation | GPS receiver interference nuller with no satellite signal distortion |
| JP4469515B2 (ja) * | 2001-06-06 | 2010-05-26 | パイオニア株式会社 | ディジタルフィルタ |
| DE102005039621A1 (de) * | 2005-08-19 | 2007-03-01 | Micronas Gmbh | Verfahren und Vorrichtung zur adaptiven Reduktion von Rausch- und Hintergrundsignalen in einem sprachverarbeitenden System |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62286306A (ja) * | 1986-05-22 | 1987-12-12 | エスジーエス―トムソン、マイクロエレクトロニクス、リミテッド | 多重ステ−ジ電気信号処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4524424A (en) * | 1982-02-18 | 1985-06-18 | Rockwell International Corporation | Adaptive spectrum shaping filter |
| US4843583A (en) * | 1985-10-15 | 1989-06-27 | Rockwell International Corporation | Nonlinear adaptive filter |
-
1991
- 1991-08-29 JP JP3244625A patent/JP2541044B2/ja not_active Expired - Fee Related
-
1992
- 1992-08-27 US US07/936,909 patent/US5303173A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62286306A (ja) * | 1986-05-22 | 1987-12-12 | エスジーエス―トムソン、マイクロエレクトロニクス、リミテッド | 多重ステ−ジ電気信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2541044B2 (ja) | 1996-10-09 |
| US5303173A (en) | 1994-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7299251B2 (en) | Adaptive filter | |
| US4843583A (en) | Nonlinear adaptive filter | |
| Shen et al. | Two updating schemes of iterative learning control for networked control systems with random data dropouts | |
| JPH05145379A (ja) | 適応フイルタ装置における係数更新方法 | |
| Panicker et al. | Adaptive parallel-cascade truncated Volterra filters | |
| JP2002518925A (ja) | 適応状態空間信号の分離、弁別、回復用アーキテクチャ、及び、動的環境における使用へのそれらの適用 | |
| JP2760170B2 (ja) | 学習機械 | |
| US8380773B2 (en) | System and method for adaptive nonlinear filtering | |
| JPH07129534A (ja) | 現存するエキスパートシステムを１つ以上のニューラルネットワークを使用するものに変換する方法 | |
| JPH076146A (ja) | 並列データ処理システム | |
| JP2897220B2 (ja) | 信号処理装置 | |
| JP2541040B2 (ja) | 適応フィルタ装置における係数更新方法 | |
| US5111418A (en) | Method and network configuration for obtaining the gradient of the output signals of a given network for processing discrete-time signals relating to the network parameters | |
| JPH05128284A (ja) | ニユーロプロセツサ | |
| Chien et al. | A fast converging partial update LMS algorithm with random combining strategy | |
| JP2679731B2 (ja) | パイプライン処理を用いたニューラルアーキテクチュア | |
| JPH0223051B2 (ja) | ||
| CN114520643B (zh) | 一种基于FPGA的高速Delay-FxLMS滤波器设计方法 | |
| CN114067785B (zh) | 语音深度神经网络训练方法、装置、存储介质及电子装置 | |
| JPH0644207A (ja) | ニューラルネットワーク及びその構成方法 | |
| Jiang et al. | Volterra-RLS Algorithm for Pipelined Nonlinear Filter | |
| JP2869668B2 (ja) | ディジタルデータの離散フーリエ又はコサイン変換装置 | |
| JP2887916B2 (ja) | 適応フィルタとその荷重制御方法 | |
| Bercag et al. | Recursive inverse adaptive filtering algorithm with low computational complexity on sparse system identification | |
| CN115409163A (zh) | 用于优化人工神经网络的执行时间的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |