JPH05144727A - Manufacture of heteroepitaxial wafer - Google Patents

Manufacture of heteroepitaxial wafer

Info

Publication number
JPH05144727A
JPH05144727A JP30339091A JP30339091A JPH05144727A JP H05144727 A JPH05144727 A JP H05144727A JP 30339091 A JP30339091 A JP 30339091A JP 30339091 A JP30339091 A JP 30339091A JP H05144727 A JPH05144727 A JP H05144727A
Authority
JP
Japan
Prior art keywords
wafer
susceptor
substance
semiconductor substrate
substrate wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30339091A
Other languages
Japanese (ja)
Inventor
Akiyoshi Tachikawa
昭義 立川
Akihiro Moriya
明弘 森谷
Takashi Aigou
崇 藍郷
Aiji Shirou
愛次 城生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP30339091A priority Critical patent/JPH05144727A/en
Publication of JPH05144727A publication Critical patent/JPH05144727A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To improve the warp of a substrate due to the difference of a coefficient of thermal expansion or due to the difference of a lattice constant and to improve a stress exerted on an epitaxial film without increasing the number of processes and appratuses to be used in a manufacturing process wherein a heteroepitaxial growth operation is executed. CONSTITUTION:In a process, a substance 2 whose coefficient of thermal expansion is equal to that of a substance 4 to be grown is applied in advance to a susceptor 1 on which a semiconductor-substrate wafer 3 is set, the semiconductor-substrate wafer 3 is then placed on the susceptor 1 and a heteroepitaxial growth operation is executed. In the process, the substance 2 which has been applied to the susceptor 1 is applied to the rear of the semiconductor-substrate wafer 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ヘテロエピタキシャル
ウェーハの製造方法に関し、特に半導体基板ウェーハと
異なる半導体をエピタキシャル結晶成長させるヘテロエ
ピタキシャルウェーハの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a heteroepitaxial wafer, and more particularly to a method for manufacturing a heteroepitaxial wafer in which a semiconductor different from a semiconductor substrate wafer is epitaxially crystal-grown.

【0002】[0002]

【従来の技術】半導体基板ウェーハ上にヘテロエピタキ
シャル成長を行う場合、熱膨張係数差や格子定数差によ
り基板がそったり、ヘテロエピタキシャル結晶膜に応力
がかかりエピタキシャル膜が劣化したり、応力に耐えき
れずにクラック等が発生してしまう。
2. Description of the Related Art When performing heteroepitaxial growth on a semiconductor substrate wafer, the substrate is warped due to a difference in thermal expansion coefficient or a difference in lattice constant, stress is applied to the heteroepitaxial crystal film, and the epitaxial film is deteriorated. A crack etc. will occur.

【0003】この様な問題点を解決する方法として、熱
膨張係数および弾性率が半導体基板ウェーハ表面に成長
させるべきエピタキシャル成長層と同等で、同様の効果
を上記半導体基板ウェーハに及ぼすような物質を半導体
基板ウェーハ裏面に付着させることにより解決している
(特開昭62−92,428号)。また、シリコンウェ
ーハ上に化合物半導体であるGaAsをMOCVD法や
MBE法によりヘテロエピタキシャル成長させる成長法
において、上記の熱膨張係数差と格子定数差による問題
を図2に示すようにシリコンウェーハ21裏面にスパッ
タ法によりSiO2 膜22を付着したり(特開昭62−
196,813号)、SiN膜22を付着したり(特願
昭62−28,114号、特願昭62−69165号)
することにより解決している。また、さらに、図3に示
すように、エピタキシャル用基板31の裏面にオリエン
テーションフラットに垂直もしくは平行にダイシングま
たはエッチングにより溝32を作成すること(特願昭6
2−171,112号)により上記問題点を克服してい
る。
As a method for solving such a problem, a substance having a coefficient of thermal expansion and an elastic modulus equal to those of an epitaxial growth layer to be grown on the surface of a semiconductor substrate wafer and exerting the same effect on the semiconductor substrate wafer is used as a semiconductor. The problem is solved by adhering it to the back surface of the substrate wafer (JP-A-62-92,428). In the growth method of heteroepitaxially growing GaAs, which is a compound semiconductor, on a silicon wafer by MOCVD or MBE, the problem due to the difference in thermal expansion coefficient and the difference in lattice constant is sputtered on the back surface of the silicon wafer 21 as shown in FIG. A SiO 2 film 22 by a method (Japanese Patent Laid-Open No. 62-
196, 813), or the SiN film 22 is attached (Japanese Patent Application Nos. 62-28,114 and 62-69165).
It is solved by doing. Further, as shown in FIG. 3, a groove 32 is formed on the back surface of the epitaxial substrate 31 by dicing or etching in a direction perpendicular or parallel to the orientation flat (Japanese Patent Application No. Sho 6-62).
2-171, 112) overcomes the above problems.

【0004】[0004]

【発明が解決しようとする課題】以上述べたような従来
技術では、半導体基板ウェーハの裏面にSiO2 やSi
N等のようにエピタキシャル膜とはまったく別の物質を
付着させなくてはならなかったりして、化合物半導体の
エピタキシャル膜を成長する際に使用する装置とは異な
る装置を使用する必要性が生じ、エピタキシャル成長以
外の工程が必要となる。つまり、ヘテロエピタキシャル
基板作製の際、余分な工程および装置が要求されるとい
う問題が発生する。
In the prior art as described above, SiO 2 or Si is formed on the back surface of the semiconductor substrate wafer.
Since it is necessary to attach a substance completely different from the epitaxial film such as N, it becomes necessary to use a device different from the device used for growing the epitaxial film of the compound semiconductor. Processes other than epitaxial growth are required. That is, a problem arises in that extra steps and devices are required when manufacturing a heteroepitaxial substrate.

【0005】例えば、半導体基板ウェーハをシリコンウ
ェーハ、エピタキシャル成長させる材料をGaAsとし
た場合、従来技術では、CVD法でSiO2またはSi
N膜をシリコンウェーハ裏面に付着させる工程として
は、まず、(1) シリコンウェーハの洗浄、(2) CVD装
置内にシリコンウェーハをセットし、(3) SiO2 また
はSiNを蒸着、(4) シリコンウェーハを取り出し、こ
のときCVD装置がウェーハ両面にいっぺんにSiO2
またはSiNを同時に蒸着してしまうものの場合は、上
記工程の後、(5) 裏面のSiO2 またはSiN膜にレジ
ストを塗る、(6)(5) のウェーハをベーキングしてレジ
ストを固化する、(7) シリコンウェーハ表面に着いたS
iO2 またはSiN膜を除去する、(8) シリコンウェー
ハ裏面のレジストを除去する、(9) GaAsエピタキシ
ャル成長前に必要なシリコンウェーハの洗浄を行う、等
の工程が付加されてしまう。また、工程だけでなく、使
用する装置もエピタキシャル成長装置以外にSiO2
たはSiN膜を蒸着する装置、シリコンウェーハを搬送
する装置が最低限必要となってしまう。
For example, when the semiconductor substrate wafer is a silicon wafer and the material for epitaxial growth is GaAs, the conventional technique uses SiO 2 or Si by the CVD method.
As the process of attaching the N film to the back surface of the silicon wafer, first, (1) cleaning the silicon wafer, (2) setting the silicon wafer in the CVD device, (3) vapor deposition of SiO 2 or SiN, (4) silicon The wafer is taken out, and at this time, the CVD device simultaneously deposits SiO 2 on both sides of the wafer.
Alternatively, if SiN is to be vapor-deposited at the same time, after the above steps, (5) apply a resist to the SiO 2 or SiN film on the back surface, (6) bake the wafer to solidify the resist (5), 7) S on the surface of the silicon wafer
Steps such as removing the iO 2 or SiN film, (8) removing the resist on the back surface of the silicon wafer, and (9) cleaning the silicon wafer necessary before GaAs epitaxial growth are added. Further, not only the process but also the device to be used requires, in addition to the epitaxial growth device, a device for depositing a SiO 2 or SiN film and a device for transporting a silicon wafer as a minimum.

【0006】本発明では、従来技術が解決した熱膨張係
数差や格子定数差による基板のそり、エピタキシャル膜
にかかる応力の改善という点を失わずに、従来技術の課
題である工程および使用装置の増加を改善することを目
的とする。
In the present invention, the problems of the prior art, such as the process and the apparatus used, are solved without losing the point that the warpage of the substrate and the stress applied to the epitaxial film due to the difference in the thermal expansion coefficient and the difference in the lattice constant solved by the prior art are improved. The aim is to improve the increase.

【0007】[0007]

【課題を解決するための手段】上記諸目的は、半導体基
板ウェーハ上に半導体基板ウェーハと異なる半導体をヘ
テロエピタキシャル成長させる製造方法において、半導
体基板ウェーハをセットするサセプタ上に、あらかじめ
成長させる物質と熱膨張係数の同等な物質を付着させた
後、サセプタ上に半導体基板ウェーハをのせヘテロエピ
タキシャル成長させる工程で、上記サセプタ上に付着さ
せた物質を半導体基板ウェーハ裏面に付着させることを
特徴とするヘテロエピタキシャルウェーハの製造方法に
より達成される。
SUMMARY OF THE INVENTION In the manufacturing method for heteroepitaxially growing a semiconductor different from a semiconductor substrate wafer on a semiconductor substrate wafer, the above-described objects are to be obtained by preliminarily growing a material and thermal expansion on a susceptor for setting the semiconductor substrate wafer. After depositing substances having the same coefficient, in the step of placing the semiconductor substrate wafer on the susceptor and performing heteroepitaxial growth, the substance deposited on the susceptor is attached to the back surface of the semiconductor substrate wafer. This is achieved by the manufacturing method.

【0008】[0008]

【作用】本発明は、ヘテロエピタキシャル成長工程に入
る前に、ヘテロエピタキシャル成長させる装置内の半導
体基板ウェーハをセットするサセプタ上にヘテロエピタ
キシャル成長させる物質と同程度の熱膨張係数を有する
物質、あるいは同じ化合物半導体、または、例えば、G
aAs、InGaAs、InGaAsP、InAs、A
lGaAsおよびAlAsよりなる群から選ばれた少な
くとも1種のものをあらかじめ付着することにより、以
後のヘテロエピタキシャル成長の工程の中で、サセプタ
上に付着した物質が再蒸発して、半導体基板ウェーハあ
るいはシリコンウェーハの裏面に付着し、結局ウェーハ
の表裏に熱膨張係数が同等かあるいは同じ物質が付着す
ることになり、従来技術と同様に基板のそりや応力の発
生による膜質の劣化、クラックの発生等の改善が、同一
装置でサセプタ上に上記物質をあらかじめ付着させる一
つの工程を増やすだけで可能となる。
According to the present invention, before the heteroepitaxial growth step, a substance having a thermal expansion coefficient similar to that of a substance to be heteroepitaxially grown on a susceptor for setting a semiconductor substrate wafer in a device for heteroepitaxial growth, or the same compound semiconductor, Or, for example, G
aAs, InGaAs, InGaAsP, InAs, A
By depositing at least one selected from the group consisting of 1 GaAs and AlAs in advance, the substance deposited on the susceptor is re-evaporated in the subsequent step of heteroepitaxial growth, and a semiconductor substrate wafer or a silicon wafer is obtained. As a result, the same or the same material with the same thermal expansion coefficient will be attached to the front and back surfaces of the wafer, improving the deterioration of the film quality due to the warpage of the substrate and the generation of stress and the occurrence of cracks, etc. However, it is possible to increase the number of steps by which the above substances are previously attached on the susceptor in the same apparatus.

【0009】本発明において用いられる半導体基板ウェ
ーハとしては、例えば、シリコンウェーハであり、ヘテ
ロエピタキシャル成長させる物質としては、例えば、化
合物半導体、あるいは、例えば、GaAs、InGaA
s、InGaAsP、InAs、AlGaAsおよびA
lAs等である。また、使用する装置としては、MOC
VD装置(有機金属化学気層成長装置)が好適である。
The semiconductor substrate wafer used in the present invention is, for example, a silicon wafer, and the material for heteroepitaxial growth is, for example, a compound semiconductor or, for example, GaAs or InGaA.
s, InGaAsP, InAs, AlGaAs and A
1As and the like. The device used is MOC.
A VD apparatus (organic metal chemical vapor deposition apparatus) is suitable.

【0010】[0010]

【実施例】図1(a)〜(e)は本発明の実施例を説明
するための工程の説明図である。以下、図面に沿って説
明する。
1 (a) to 1 (e) are explanatory views of steps for explaining an embodiment of the present invention. Hereinafter, description will be given with reference to the drawings.

【0011】この実施例では、MOCVD法でシリコン
ウェーハ上にGaAsをエピタキシャル成長させたもの
である。
In this embodiment, GaAs is epitaxially grown on a silicon wafer by MOCVD.

【0012】まず、図1(a)に示すように、ウェーハ
をセットするサセプタのみを準備室から成長室へ搬送
し、GaAsの実際の成長温度である650℃でサセプ
タ上に多結晶GaAsを図1(b)に示すようにコーテ
ィングする。このとき、多結晶GaAsはシリコンウェ
ーハ表面上にエピタキシャル成長させる単結晶GaAs
と同じ3μm程度付着させ、表面のGaAsと同じ引っ
張り応力がシリコンウェーハ裏面にもかかるようにす
る。
First, as shown in FIG. 1A, only the susceptor for setting a wafer is transferred from the preparation chamber to the growth chamber, and polycrystalline GaAs is deposited on the susceptor at 650 ° C. which is the actual growth temperature of GaAs. Coating as shown in 1 (b). At this time, the polycrystalline GaAs is the single crystal GaAs grown epitaxially on the surface of the silicon wafer.
The same tensile stress as that of GaAs on the front surface is applied to the back surface of the silicon wafer.

【0013】次に、サセプタを準備室に戻し、あらかじ
め必要な洗浄を施したシリコンウェーハを図1(c)に
示すようにセットする。そして、成長室までこのサセプ
タを移動させる。
Next, the susceptor is returned to the preparation chamber, and a silicon wafer which has been subjected to necessary cleaning is set as shown in FIG. 1 (c). Then, the susceptor is moved to the growth chamber.

【0014】次に、シリコンウェーハ表面にGaAs単
結晶をエピタキシャル成長させる工程に移る。まず、シ
リコンウェーハをH2 およびAsH3 雰囲気中で、85
0℃程度の高温で洗浄する。この時、図1(c)に示す
ようにサセプタ上に付着していた多結晶GaAsは、シ
リコンウェーハ裏面に付着する。そして、850℃でほ
ぼ平坦であったシリコンウェーハはGaAs成長温度の
650℃まで降温した際、シリコンと多結晶GaAsの
熱膨張係数差により図1(d)に示すように、シリコン
ウェーハ表面に対して凸にそる。そして、この状態で、
GaAsをシリコンウェーハ表面上に図1(e)に示す
ようにエピタキシャル成長させ、成長終了後、室温まで
降温する。この時、表面の単結晶GaAsによる引っ張
り応力を受けるため図1(f)に示すように、得られた
GaAsをエピタキシャル成長したシリコンウェーハは
そりが改善できる。
Next, the step of epitaxially growing a GaAs single crystal on the surface of the silicon wafer is started. First, a silicon wafer is placed in an H 2 and AsH 3 atmosphere at 85 ° C.
Wash at a high temperature of about 0 ° C. At this time, as shown in FIG. 1C, the polycrystal GaAs deposited on the susceptor is deposited on the back surface of the silicon wafer. When the silicon wafer, which was almost flat at 850 ° C., was cooled to the GaAs growth temperature of 650 ° C., due to the difference in thermal expansion coefficient between silicon and polycrystalline GaAs, as shown in FIG. Along the convex. And in this state,
GaAs is epitaxially grown on the surface of the silicon wafer as shown in FIG. 1E, and after the growth is completed, the temperature is lowered to room temperature. At this time, since the surface is subjected to a tensile stress due to the single crystal GaAs, as shown in FIG. 1 (f), the warpage can be improved in the silicon wafer obtained by epitaxially growing the obtained GaAs.

【0015】[0015]

【発明の効果】以上説明したように、本発明によれば、
従来技術で必要とされたSiO2 やSiN膜をウェーハ
裏面に付着させるためのスパッタ装置やCVD装置も必
要としない。また、これにより増加する工程も簡略化で
きる。また、工程の簡略かだけでなく、シリコンウェー
ハ上に化合物半導体をヘテロエピタキシャル成長させる
場合等は、化合物半導体はシリコンに比べて熱膨張係数
が大きく、格子定数も大きい、したがって、シリコンウ
ェーハ表面に化合物半導体をエピタキシャル成長させる
ときに本発明においては、図1(d)の様にシリコンウ
ェーハ表面は凸にそっているためシリコンウェーハ表面
の格子定数は広がりGaAsのそれに近づく、また、こ
の時、シリコン表面上にエピタキシャル成長させた膜
は、すでに平坦なシリコンウェーハ上にエピタキシャル
成長させる膜に比較して、シリコンとGaAsの界面で
相対的に圧縮応力を受けていることになり、従来技術に
よるヘテロエピタキシャル膜にかかる応力を緩和でき、
基板のそりも改善できる。
As described above, according to the present invention,
Neither a sputtering apparatus nor a CVD apparatus for depositing the SiO 2 or SiN film on the back surface of the wafer, which is required in the prior art, is required. Moreover, the number of steps to be increased can be simplified. Further, not only is the process simple, but when a compound semiconductor is heteroepitaxially grown on a silicon wafer, the compound semiconductor has a larger thermal expansion coefficient and a larger lattice constant than silicon. In the present invention, when the epitaxial growth is performed on the silicon wafer, the surface of the silicon wafer is convex as shown in FIG. 1D, so that the lattice constant of the surface of the silicon wafer widens and approaches that of GaAs. The epitaxially grown film is relatively subjected to compressive stress at the interface between silicon and GaAs, as compared with a film that is already epitaxially grown on a flat silicon wafer. Can be relaxed,
Substrate warpage can also be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 図1(a)〜(e)は本発明の実施例を説明
するための図面である。
1A to 1E are drawings for explaining an embodiment of the present invention.

【図2】 従来のヘテロエピタキシャル成長方法を説明
するための図面である。
FIG. 2 is a drawing for explaining a conventional heteroepitaxial growth method.

【図3】 他の従来のヘテロエピタキシャル成長方法を
説明するための図面である。図3(a)はウェーハを裏
面より見た図で、図3(b)はウェーハの断面図であ
る。
FIG. 3 is a drawing for explaining another conventional heteroepitaxial growth method. 3A is a view of the wafer as seen from the back surface, and FIG. 3B is a cross-sectional view of the wafer.

【符号の説明】[Explanation of symbols]

1…サセプタ、 2…多結晶GaAs、 3…シリコンウェーハ、 4…単結晶GaAs。 1 ... Susceptor, 2 ... Polycrystalline GaAs, 3 ... Silicon wafer, 4 ... Single crystal GaAs.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 城生 愛次 神奈川県川崎市中原区井田1618番地 新日 本製鐵株式会社先端技術研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Aiji Jyosei 1618 Ida, Nakahara-ku, Kawasaki-shi, Kanagawa Nippon Steel Corporation Advanced Technology Research Laboratories

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板ウェーハ上に半導体基板ウェ
ーハと異なる半導体をヘテロエピタキシャル成長させる
製造方法において、半導体基板ウェーハをセットするサ
セプタ上に、あらかじめ成長させる物質と熱膨張係数の
同等な物質を付着させた後、サセプタ上に半導体基板ウ
ェーハをのせヘテロエピタキシャル成長させる工程で、
上記サセプタ上に付着させた物質を半導体基板ウェーハ
裏面に付着させることを特徴とするヘテロエピタキシャ
ルウェーハの製造方法。
1. A manufacturing method for heteroepitaxially growing a semiconductor different from a semiconductor substrate wafer on a semiconductor substrate wafer, wherein a substance having a thermal expansion coefficient equivalent to that of a substance to be grown in advance is attached onto a susceptor for setting the semiconductor substrate wafer. After that, in the step of placing the semiconductor substrate wafer on the susceptor and performing heteroepitaxial growth,
A method for manufacturing a hetero-epitaxial wafer, wherein the substance deposited on the susceptor is deposited on the back surface of a semiconductor substrate wafer.
【請求項2】 該ヘテロエピタキシャル成長させる物質
および該あらかじめサセプタ上に付着させる物質が化合
物半導体であることを特徴とする請求項1に記載のヘテ
ロエピタキシャルウェーハの製造方法。
2. The method for producing a hetero-epitaxial wafer according to claim 1, wherein the substance to be heteroepitaxially grown and the substance to be previously deposited on the susceptor are compound semiconductors.
【請求項3】 該化合物半導体がGaAs、InGaA
s、InGaAsP、InAs、AlGaAsおよびA
lAsよりなる群から選ばれた少なくとも1種のもので
あることを特徴とする請求項1または請求項2に記載の
ヘテロエピタキシャルウェーハの製造方法。
3. The compound semiconductor is GaAs or InGaA.
s, InGaAsP, InAs, AlGaAs and A
The method for producing a heteroepitaxial wafer according to claim 1 or 2, wherein the heteroepitaxial wafer is at least one selected from the group consisting of 1As.
JP30339091A 1991-11-19 1991-11-19 Manufacture of heteroepitaxial wafer Withdrawn JPH05144727A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30339091A JPH05144727A (en) 1991-11-19 1991-11-19 Manufacture of heteroepitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30339091A JPH05144727A (en) 1991-11-19 1991-11-19 Manufacture of heteroepitaxial wafer

Publications (1)

Publication Number Publication Date
JPH05144727A true JPH05144727A (en) 1993-06-11

Family

ID=17920447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30339091A Withdrawn JPH05144727A (en) 1991-11-19 1991-11-19 Manufacture of heteroepitaxial wafer

Country Status (1)

Country Link
JP (1) JPH05144727A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237074A (en) * 2005-02-22 2006-09-07 Sanyo Electric Co Ltd Method of manufacturing nitride semiconductor element and nitride semiconductor element
EP2104135A1 (en) 2008-03-20 2009-09-23 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
US8169004B2 (en) 2004-05-31 2012-05-01 Sumitomo Chemical Company, Limited Compound semiconductor epitaxial substrate and process for producing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169004B2 (en) 2004-05-31 2012-05-01 Sumitomo Chemical Company, Limited Compound semiconductor epitaxial substrate and process for producing the same
JP2006237074A (en) * 2005-02-22 2006-09-07 Sanyo Electric Co Ltd Method of manufacturing nitride semiconductor element and nitride semiconductor element
EP2104135A1 (en) 2008-03-20 2009-09-23 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
JP2009231836A (en) * 2008-03-20 2009-10-08 Siltronic Ag Semiconductor wafer with heteroepitaxial layer and method for producing the wafer
JP2013012750A (en) * 2008-03-20 2013-01-17 Siltronic Ag Semiconductor wafer with heteroepitaxial layer and method for producing the wafer

Similar Documents

Publication Publication Date Title
JP3093904B2 (en) Method for growing compound semiconductor crystal
JP2691721B2 (en) Semiconductor thin film manufacturing method
JPH01289108A (en) Heteroepitaxy
US11916111B2 (en) Single crystal semiconductor structure and method of fabricating the same
US5210052A (en) Method for fabricating a semiconductor substrate
JP2004107114A (en) Method of manufacturing group iii nitride compound semiconductor substrate
US7112243B2 (en) Method for producing Group III nitride compound semiconductor
JPH05144727A (en) Manufacture of heteroepitaxial wafer
EP0407233B1 (en) Method for fabricating a semiconductor substrate
JPH0752713B2 (en) Method for growing compound semiconductor
JPH02237021A (en) Manufacture of semiconductor device
JPH03136319A (en) Heteroepitaxial substrate and semiconductor device
JP3466314B2 (en) Substrates for growing single crystals
JPS63236308A (en) Method for growing compound semiconductor
JP4084539B2 (en) Method for producing crystal growth substrate of group III nitride compound semiconductor
TWI752256B (en) Substrate and method of making the same
JPH07273025A (en) Semiconductor substrate
JPS6398120A (en) Crystal growth method
JPH10242055A (en) Nitride semiconductor film forming method
JPH0536605A (en) Manufacture of compound semiconductor substrate
JP3005281B2 (en) Method for manufacturing semiconductor device
JPH04199507A (en) Solid phase diffusion of n-type impurity to iii-v compound semiconductor
JPH01107515A (en) Manufacture of semiconductor element
Karam et al. Atomic layer epitaxy of GaAs on Si by MOCVD
JPH0633224B2 (en) Method for epitaxial growth of compound semiconductor on heterogeneous substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204