JPH05142576A - Thin-film transistor and production thereof - Google Patents

Thin-film transistor and production thereof

Info

Publication number
JPH05142576A
JPH05142576A JP33459591A JP33459591A JPH05142576A JP H05142576 A JPH05142576 A JP H05142576A JP 33459591 A JP33459591 A JP 33459591A JP 33459591 A JP33459591 A JP 33459591A JP H05142576 A JPH05142576 A JP H05142576A
Authority
JP
Japan
Prior art keywords
ito
electrode
transparent electrode
thin film
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33459591A
Other languages
Japanese (ja)
Other versions
JP2848071B2 (en
Inventor
Tatsuya Miyagawa
達也 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP33459591A priority Critical patent/JP2848071B2/en
Publication of JPH05142576A publication Critical patent/JPH05142576A/en
Application granted granted Critical
Publication of JP2848071B2 publication Critical patent/JP2848071B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To well connect a transparent electrode consisting of ITO to a drain region and to form the transparent electrode as a pattern by using a positive type photoresist. CONSTITUTION:The transparent electrode 17 consisting of the ITO and the drain region 13c of a semiconductor thin film 13 is connected via a junction electrode 16 consisting of chromium and a drain electrode 23 consisting of aluminum. Namely, he transparent electrode 17 is connected to the drain region 13c not directly but via the junction electrode 16 and the drain electrode 23. Then, the transparent electrode 17 can be well connected to the drain region 13c. In addition, the transparent electrode 17 can be so formed as not to come into contact with the aluminum in spite of the contact of the ITO with the chromium at the time of forming the pattern of the transparent electrode even if the uniformly deposited ITO is etched and, therefore, the dissolution of the ITO in a developer (aq. alkaline soln.) of a positive type photoresist is obviated even if the positive type photoresist is used as the mask at the time of etching the ITO.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明はITOからなる透明電
極を備えた薄膜トランジスタおよびその製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor having a transparent electrode made of ITO and a method for manufacturing the thin film transistor.

【0002】[0002]

【従来の技術】例えばアクティブマトリクス型の液晶表
示装置では、行方向と列方向にそれぞれ設けられた透明
電極(走査電極および表示電極)の各交点に対応する各
画素(液晶)ごとに薄膜トランジスタが設けられ、そし
て薄膜トランジスタがオンになると、画素の静電容量部
に表示データが電荷の形で書き込まれ、薄膜トランジス
タがオフになると、書き込まれた電荷により所定時間画
素が駆動されるようになっている。
2. Description of the Related Art For example, in an active matrix type liquid crystal display device, a thin film transistor is provided for each pixel (liquid crystal) corresponding to each intersection of transparent electrodes (scanning electrodes and display electrodes) provided in the row direction and the column direction. Then, when the thin film transistor is turned on, display data is written in the electrostatic capacity portion of the pixel in the form of electric charge, and when the thin film transistor is turned off, the written electric charge drives the pixel for a predetermined time.

【0003】図8は従来のこのような液晶表示装置にお
ける薄膜トランジスタの一例を示したものである。この
薄膜トランジスタでは、ガラス等からなる絶縁基板1の
上面に半導体薄膜2がパターン形成されている。半導体
薄膜2の中央部はチャネル領域2aとされ、その両側は
不純物領域からなるソース領域2bおよびドレイン領域
2cとされている。半導体薄膜2および絶縁基板1の全
表面にはゲート絶縁膜3が形成され、チャネル領域2a
に対応する部分のゲート絶縁膜3の上面にはゲート電極
4がパターン形成されている。ゲート電極4およびゲー
ト絶縁膜3の全表面には層間絶縁膜5が形成されてい
る。ソース領域2bおよびドレイン領域2cに対応する
部分における層間絶縁膜5およびゲート絶縁膜3にはソ
ース用コンタクトホール6およびドレイン用コンタクト
ホール7が形成されている。ソース用コンタクトホール
6内の全部および層間絶縁膜5の上面の所定の個所には
アルミニウムからなるソース電極8がソース領域2bと
接続されてパターン形成されている。ドレイン用コンタ
クトホール7内の一部および層間絶縁膜5の上面の所定
の個所にはITOからなる膜厚の薄い透明電極9がドレ
イン領域2cと接続されてパターン形成されている。ド
レイン用コンタクトホール7内の残りの部分および層間
絶縁膜5の上面の所定の個所にはアルミニウムからなる
ドレイン電極10がパターン形成され、ドレイン用コン
タクトホール7の部分における透明電極9を介してドレ
イン領域2cと接続されている。
FIG. 8 shows an example of a thin film transistor in such a conventional liquid crystal display device. In this thin film transistor, a semiconductor thin film 2 is patterned on an upper surface of an insulating substrate 1 made of glass or the like. The central portion of the semiconductor thin film 2 is a channel region 2a, and both sides thereof are a source region 2b and a drain region 2c which are impurity regions. The gate insulating film 3 is formed on the entire surface of the semiconductor thin film 2 and the insulating substrate 1, and the channel region 2a is formed.
A gate electrode 4 is pattern-formed on the upper surface of the gate insulating film 3 corresponding to. An interlayer insulating film 5 is formed on the entire surfaces of the gate electrode 4 and the gate insulating film 3. A source contact hole 6 and a drain contact hole 7 are formed in the interlayer insulating film 5 and the gate insulating film 3 in the portions corresponding to the source region 2b and the drain region 2c. A source electrode 8 made of aluminum is connected to the source region 2b and pattern-formed in the entire source contact hole 6 and at a predetermined position on the upper surface of the interlayer insulating film 5. A thin transparent electrode 9 made of ITO is connected to the drain region 2c to form a pattern in a part of the drain contact hole 7 and at a predetermined position on the upper surface of the interlayer insulating film 5. A drain electrode 10 made of aluminum is pattern-formed on the remaining portion in the drain contact hole 7 and a predetermined portion on the upper surface of the interlayer insulating film 5, and the drain region is formed through the transparent electrode 9 in the drain contact hole 7 portion. 2c is connected.

【0004】次に、図8と同一名称部分には同一の符号
を付した図9は従来の薄膜トランジスタの他の例を示し
たものである。この薄膜トランジスタでは、ドレイン用
コンタクトホール6内の全部および層間絶縁膜5の上面
の所定の個所にドレイン電極9がドレイン領域2cと接
続されてパターン形成され、このドレイン電極9の表面
の一部および層間絶縁膜5の上面の所定の個所に透明電
極8がパターン形成されている。
Next, FIG. 9 in which parts having the same names as those in FIG. 8 are given the same reference numerals shows another example of a conventional thin film transistor. In this thin film transistor, the drain electrode 9 is connected to the drain region 2c at a predetermined position on the entire surface of the drain contact hole 6 and on the upper surface of the interlayer insulating film 5 to form a pattern. A transparent electrode 8 is patterned on a predetermined portion of the upper surface of the insulating film 5.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図8に
示す薄膜トランジスタでは、透明電極8を形成するため
のITOを一様に堆積する際、O2ガスを用いたスパッ
タ法により行っているので、ドレイン用コンタクトホー
ル7の部分におけるドレイン領域2cの表面が酸化しや
すく、このためドレイン領域2cと透明電極9との接触
抵抗を下げにくく、また深いドレイン用コンタクトホー
ル7に膜厚の薄い透明電極9を形成する関係から、透明
電極9が断線するおそれがあるという問題があった。一
方、図9に示す薄膜トランジスタでは、ITOからなる
透明電極8をドレイン領域2cに直接ではなくアルミニ
ウムからなるドレイン電極9を介して接続しているの
で、ITOからなる透明電極8をドレイン領域2cと良
好に接続することができるが、ITOとアルミニウムが
接触している場合、ITOをエッチングする際のマスク
としてのポジ型フォトレジストの現像液(アルカリ水溶
液)中でITOが溶解してしまう関係から、一様に堆積
されたITOをエッチングして透明電極8をパターン形
成する際、使用が簡便で解像度の高いポジ型フォトレジ
ストを使用することができないという問題があった。こ
の発明の目的は、ITOからなる透明電極をドレイン領
域と良好に接続することができる上、ITOをエッチン
グする際のマスクとしてポジ型フォトレジストを使用す
ることのできる薄膜トランジスタおよびその製造方法を
提供することにある。
However, in the thin film transistor shown in FIG. 8, the ITO for forming the transparent electrode 8 is uniformly deposited by the sputtering method using O 2 gas. The surface of the drain region 2c in the contact contact hole 7 portion is easily oxidized, so that it is difficult to reduce the contact resistance between the drain region 2c and the transparent electrode 9, and a thin transparent electrode 9 is formed in the deep drain contact hole 7. Due to the formation relationship, there is a problem that the transparent electrode 9 may be broken. On the other hand, in the thin film transistor shown in FIG. 9, since the transparent electrode 8 made of ITO is connected to the drain region 2c not directly but via the drain electrode 9 made of aluminum, the transparent electrode 8 made of ITO is well connected to the drain region 2c. However, if the ITO and aluminum are in contact with each other, the ITO dissolves in the developer (alkaline aqueous solution) of the positive photoresist as a mask for etching the ITO. There is a problem that a positive photoresist which is easy to use and has high resolution cannot be used when the transparent electrode 8 is patterned by etching the ITO thus deposited. An object of the present invention is to provide a thin film transistor which can well connect a transparent electrode made of ITO to a drain region and can use a positive photoresist as a mask when etching ITO, and a manufacturing method thereof. Especially.

【0006】[0006]

【課題を解決するための手段】請求項1記載の発明は、
ITOからなる透明電極と半導体薄膜のドレイン領域と
をクロムからなる中継電極およびアルミニウムからなる
ドレイン電極を介して接続したものである。請求項2記
載の発明は、請求項1記載の薄膜トランジスタの製造に
際し、一様に堆積されたITOをポジ型フォトレジスト
をマスクとしてエッチングすることにより、透明電極を
パターン形成するようにしたものである。
The invention according to claim 1 is
The transparent electrode made of ITO and the drain region of the semiconductor thin film are connected via a relay electrode made of chromium and a drain electrode made of aluminum. According to a second aspect of the invention, in manufacturing the thin film transistor according to the first aspect, the transparent electrode is patterned by etching the uniformly deposited ITO using a positive photoresist as a mask. ..

【0007】[0007]

【作用】この発明によれば、ITOからなる透明電極を
ドレイン領域に直接ではなくクロムからなる中継電極お
よびアルミニウムからなるドレイン電極を介して接続し
ているので、ITOからなる透明電極をドレイン領域と
良好に接続することができ、しかもITOからなる透明
電極をパターン形成する際、ITOがクロムと接触して
もアルミニウムと接触しないようにすることができるの
で、ITOをエッチングする際のマスクとしてのポジ型
フォトレジストの現像液(アルカリ水溶液)中でITO
が溶解することがなく、したがって使用が簡便で解像度
の高いポジ型フォトレジストを使用することができる。
According to the present invention, since the transparent electrode made of ITO is connected to the drain region not directly but via the relay electrode made of chromium and the drain electrode made of aluminum, the transparent electrode made of ITO is connected to the drain region. Good contact can be made, and when the transparent electrode made of ITO is patterned, it can be prevented from coming into contact with aluminum even if the ITO comes into contact with chrome. In a developing solution (alkali aqueous solution) for mold photoresist
Therefore, it is possible to use a positive photoresist which does not dissolve and is easy to use and has high resolution.

【0008】[0008]

【実施例】図1〜図7はそれぞれこの発明の一実施例に
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの構造についてその製造方法と併せ説明する。
1 to 7 show respective steps of manufacturing a thin film transistor according to an embodiment of the present invention. Therefore, the structure of the thin film transistor will be described together with its manufacturing method with reference to these drawings in order.

【0009】まず、図1に示すように、ガラス等からな
る絶縁基板11の上面全体にプラズマCVD法によりア
モルファスシリコン膜12を500Å程度の厚さに堆積
する。次に、図示していないが、フォトレジストをマス
クとしてイオン注入装置により、ソース領域13bおよ
びドレイン領域13cを形成すべき部分のアモルファス
シリコン膜12に不純物を注入する。この後、イオン注
入マスクとしてのフォトレジストをエッチングして除去
する。次に、XeClエキシマレーザを照射することに
より、アモルファスシリコン膜12を結晶化してポリシ
リコン膜からなる半導体薄膜13とすると共に、注入し
た不純物を活性化する。
First, as shown in FIG. 1, an amorphous silicon film 12 having a thickness of about 500 Å is deposited on the entire upper surface of an insulating substrate 11 made of glass or the like by a plasma CVD method. Next, although not shown, an impurity is implanted into the amorphous silicon film 12 in a portion where the source region 13b and the drain region 13c are to be formed by an ion implantation device using a photoresist as a mask. Then, the photoresist serving as the ion implantation mask is removed by etching. Next, by irradiating XeCl excimer laser, the amorphous silicon film 12 is crystallized into a semiconductor thin film 13 made of a polysilicon film, and the implanted impurities are activated.

【0010】次に、図2に示すように、フォトリソグラ
フィ技術により不要な部分の半導体薄膜13をエッチン
グして除去することにより、薄膜トランジスタ形成領域
のみに半導体薄膜13をパターン形成する。この状態で
は、既に不純物を注入しているので、半導体薄膜13の
中央部はチャネル領域13aとされ、その両側は不純物
領域からなるソース領域13b、ドレイン領域13cと
されている。次に、図3に示すように、全表面にスパッ
タリング装置を用いて酸化シリコンからなるゲート絶縁
膜14を1000〜1500Å程度の厚さに堆積する。
Then, as shown in FIG. 2, the semiconductor thin film 13 in the unnecessary portion is etched and removed by a photolithography technique, so that the semiconductor thin film 13 is patterned only in the thin film transistor formation region. In this state, since the impurities have already been implanted, the central portion of the semiconductor thin film 13 is a channel region 13a, and both sides thereof are a source region 13b and a drain region 13c which are impurity regions. Next, as shown in FIG. 3, a gate insulating film 14 made of silicon oxide is deposited on the entire surface by a sputtering apparatus to a thickness of about 1000 to 1500Å.

【0011】次に、図4に示すように、チャネル領域1
3aに対応する部分のゲート絶縁膜14の上面にスパッ
タリング装置を用いてクロムからなるゲート電極15を
1000Å程度の厚さにパターン形成し、同時に半導体
薄膜13に対応する部分以外の部分でドレイン領域13
cの近傍におけるゲート絶縁膜14の上面の所定の個所
に同じくクロムからなる中継電極16を同じ厚さにパタ
ーン形成する。
Next, as shown in FIG. 4, the channel region 1
A gate electrode 15 made of chromium is patterned on the upper surface of the gate insulating film 14 corresponding to the portion 3a using a sputtering device to a thickness of about 1000Å, and at the same time, the drain region 13 is formed in a portion other than the portion corresponding to the semiconductor thin film 13.
A relay electrode 16 also made of chromium is patterned in the same thickness at a predetermined position on the upper surface of the gate insulating film 14 in the vicinity of c.

【0012】次に、図5に示すように、中継電極16の
表面の一部およびゲート絶縁膜14の上面の所定の個所
にスパッタリング装置を用いてITOからなる透明電極
17を500Å程度の厚さにパターン形成する。この場
合、全表面にITOを一様に堆積した後、フォトリソグ
ラフィ技術により不要な部分のITOをエッチングして
除去することにより、透明電極17をパターン形成する
こととなるが、ITOがクロム(ゲート電極15および
中継電極16)と接触しているだけで、アルミニウム
(後で形成するソース電極およびドレイン電極)と接触
していないので、ITOをエッチングする際のマスクと
してポジ型フォトレジストを用いても、このポジ型フォ
トレジストの現像液(アルカリ水溶液)中でITOが溶
解しないようにすることができる。
Next, as shown in FIG. 5, a transparent electrode 17 made of ITO is formed on a part of the surface of the relay electrode 16 and a predetermined portion of the upper surface of the gate insulating film 14 with a sputtering device to a thickness of about 500 Å. To form a pattern. In this case, the transparent electrode 17 is patterned by depositing ITO uniformly on the entire surface and then removing the unnecessary portion of the ITO by etching using a photolithography technique. Since it is only in contact with the electrode 15 and the relay electrode 16) and not with aluminum (source electrode and drain electrode to be formed later), even if a positive photoresist is used as a mask when etching ITO. It is possible to prevent ITO from being dissolved in the developer (alkali aqueous solution) of this positive photoresist.

【0013】次に、図6に示すように、全表面にプラズ
マCVD法により窒化シリコンからなる層間絶縁膜18
を3000Å程度の厚さに堆積する。次に、ソース領域
13b、ドレイン領域13cおよび中継電極16に対応
する部分における層間絶縁膜18およびゲート絶縁膜1
4にソース用コンタクトホール19、ドレイン用コンタ
クトホール20および中継用コンタクトホール21を形
成する。次に、図7に示すように、ソース用コンタクト
ホール19および層間絶縁膜18の上面の所定の個所に
スパッタリング装置を用いてアルミニウムからなるソー
ス電極22を5000Å程度の厚さにパターン形成し、
同時にドレイン用コンタクトホール20、中継用コンタ
クトホール21および層間絶縁膜18の上面の所定の個
所に同じくアルミニウムからなるドレイン電極23を同
じ厚さにパターン形成する。この状態では、ソース電極
22はソース領域13bと接続され、ドレイン電極23
はドレイン領域13cおよび中継電極16と接続され、
透明電極17は中継電極16およびドレイン電極23を
介してドレイン領域13cと接続されている。かくし
て、薄膜トランジスタが製造される。
Next, as shown in FIG. 6, an interlayer insulating film 18 made of silicon nitride is formed on the entire surface by plasma CVD.
Is deposited to a thickness of about 3000Å. Next, the interlayer insulating film 18 and the gate insulating film 1 in the portions corresponding to the source region 13b, the drain region 13c and the relay electrode 16 are formed.
4, a source contact hole 19, a drain contact hole 20 and a relay contact hole 21 are formed. Next, as shown in FIG. 7, a source electrode 22 made of aluminum is patterned at a predetermined position on the upper surfaces of the source contact hole 19 and the interlayer insulating film 18 using a sputtering device to a thickness of about 5000 Å.
At the same time, a drain electrode 23, which is also made of aluminum, is patterned to have the same thickness at predetermined positions on the upper surface of the drain contact hole 20, the relay contact hole 21, and the interlayer insulating film 18. In this state, the source electrode 22 is connected to the source region 13b and the drain electrode 23
Is connected to the drain region 13c and the relay electrode 16,
The transparent electrode 17 is connected to the drain region 13c via the relay electrode 16 and the drain electrode 23. Thus, the thin film transistor is manufactured.

【0014】このように、この薄膜トランジスタでは、
ITOからなる透明電極17をドレイン領域13cに直
接ではなくクロムからなる中継電極16およびアルミニ
ウムからなるドレイン電極23を介して接続しているの
で、ITOからなる透明電極17をドレイン領域13c
と良好に接続することができる。また、一様に堆積され
たITOをエッチングして透明電極17をパターン形成
する際、ITOがクロムと接触してもアルミニウムと接
触することがないので、ITOをエッチングする際のマ
スクとしてのポジ型フォトレジストの現像液(アルカリ
水溶液)中でITOが溶解することがなく、したがって
使用が簡便で解像度の高いポジ型フォトレジストを使用
することができる。さらに、ゲート電極15の形成と同
時に中継電極16を形成しているので、製造工程数が増
大しないようにすることができる。
Thus, in this thin film transistor,
Since the transparent electrode 17 made of ITO is connected not directly to the drain region 13c via the relay electrode 16 made of chromium and the drain electrode 23 made of aluminum, the transparent electrode 17 made of ITO is connected to the drain region 13c.
Can be connected well with. Further, when the transparent electrode 17 is patterned by etching the uniformly deposited ITO, the ITO does not come into contact with aluminum even if it comes into contact with chrome. Therefore, the positive type as a mask when etching the ITO is used. Since ITO does not dissolve in the photoresist developing solution (alkali aqueous solution), it is possible to use a positive photoresist which is easy to use and has high resolution. Furthermore, since the relay electrode 16 is formed simultaneously with the formation of the gate electrode 15, it is possible to prevent the number of manufacturing steps from increasing.

【0015】[0015]

【発明の効果】以上説明したように、この発明によれ
ば、ITOからなる透明電極をドレイン領域に直接では
なくクロムからなる中継電極およびアルミニウムからな
るドレイン電極を介して接続しているので、ITOから
なる透明電極をドレイン領域と良好に接続することがで
き、しかもITOからなる透明電極をパターン形成する
際、ITOがクロムと接触してもアルミニウムと接触し
ないようにすることができるので、ITOをエッチング
する際のマスクとしてのポジ型フォトレジストの現像液
(アルカリ水溶液)中でITOが溶解することがなく、
したがって使用が簡便で解像度の高いポジ型フォトレジ
ストを使用することができる。
As described above, according to the present invention, since the transparent electrode made of ITO is connected to the drain region not directly but through the relay electrode made of chromium and the drain electrode made of aluminum, the ITO is made. The transparent electrode made of ITO can be satisfactorily connected to the drain region, and when the transparent electrode made of ITO is patterned, it can be prevented from coming into contact with aluminum even if the ITO comes into contact with chrome. ITO is not dissolved in the developer (alkali aqueous solution) of the positive photoresist as a mask for etching,
Therefore, a positive photoresist which is easy to use and has high resolution can be used.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板の上面全体に形成したアモルフ
ァスシリコン膜に不純物を注入した後、アモルファスシ
リコン膜を結晶化すると共に注入不純物を活性化した状
態の断面図。
FIG. 1 is a view showing a state in which impurities are implanted into an amorphous silicon film formed on an entire upper surface of an insulating substrate and then the amorphous silicon film is crystallized and implanted impurities are activated in manufacturing a thin film transistor according to an embodiment of the present invention. Sectional view.

【図2】同薄膜トランジスタの製造に際し、不要な部分
の半導体薄膜をエッチングして除去した状態の断面図。
FIG. 2 is a cross-sectional view showing a state in which an unnecessary portion of the semiconductor thin film is removed by etching when manufacturing the same thin film transistor.

【図3】同薄膜トランジスタの製造に際し、ゲート絶縁
膜を形成した状態の断面図。
FIG. 3 is a cross-sectional view of a state in which a gate insulating film is formed in manufacturing the same thin film transistor.

【図4】同薄膜トランジスタの製造に際し、ゲート電極
および中継電極を形成した状態の断面図。
FIG. 4 is a cross-sectional view of a state in which a gate electrode and a relay electrode are formed in manufacturing the same thin film transistor.

【図5】同薄膜トランジスタの製造に際し、透明電極を
形成した状態の断面図。
FIG. 5 is a cross-sectional view of a state in which a transparent electrode is formed in manufacturing the same thin film transistor.

【図6】同薄膜トランジスタの製造に際し、層間絶縁膜
を形成した後コンタクトホールを形成した状態の断面
図。
FIG. 6 is a cross-sectional view showing a state in which a contact hole is formed after forming an interlayer insulating film in manufacturing the same thin film transistor.

【図7】同薄膜トランジスタの製造に際し、ソース電極
およびドレイン電極を形成した状態の断面図。
FIG. 7 is a cross-sectional view showing a state where a source electrode and a drain electrode are formed in manufacturing the same thin film transistor.

【図8】従来の薄膜トランジスタの一例を示す断面図。FIG. 8 is a cross-sectional view showing an example of a conventional thin film transistor.

【図9】従来の薄膜トランジスタの他の例を示す断面
図。
FIG. 9 is a cross-sectional view showing another example of a conventional thin film transistor.

【符号の説明】[Explanation of symbols]

13 半導体薄膜 13c ドレイン領域 14 ゲート絶縁膜 15 ゲート電極 16 中継電極 17 透明電極 18 層間絶縁膜 23 ドレイン電極 13 semiconductor thin film 13c drain region 14 gate insulating film 15 gate electrode 16 relay electrode 17 transparent electrode 18 interlayer insulating film 23 drain electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ITOからなる透明電極と半導体薄膜の
ソース領域またはドレイン領域とをクロムからなる中継
電極およびアルミニウムからなる電極を介して接続した
ことを特徴とする薄膜トランジスタ。
1. A thin film transistor characterized in that a transparent electrode made of ITO and a source region or a drain region of a semiconductor thin film are connected via a relay electrode made of chromium and an electrode made of aluminum.
【請求項2】 請求項1記載の薄膜トランジスタの製造
に際し、一様に堆積されたITOをポジ型フォトレジス
トをマスクとしてエッチングすることにより、透明電極
をパターン形成することを特徴とする薄膜トランジスタ
の製造方法。
2. The method of manufacturing a thin film transistor according to claim 1, wherein the transparent electrode is patterned by etching the uniformly deposited ITO by using a positive photoresist as a mask. ..
JP33459591A 1991-11-25 1991-11-25 Thin film transistor and method of manufacturing the same Expired - Fee Related JP2848071B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33459591A JP2848071B2 (en) 1991-11-25 1991-11-25 Thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33459591A JP2848071B2 (en) 1991-11-25 1991-11-25 Thin film transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH05142576A true JPH05142576A (en) 1993-06-11
JP2848071B2 JP2848071B2 (en) 1999-01-20

Family

ID=18279154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33459591A Expired - Fee Related JP2848071B2 (en) 1991-11-25 1991-11-25 Thin film transistor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2848071B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4869601B2 (en) * 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of semiconductor device
CN102646717A (en) * 2012-02-29 2012-08-22 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289533A (en) * 1987-05-22 1988-11-28 Oki Electric Ind Co Ltd Liquid crystal display device
JPH03136233A (en) * 1989-10-20 1991-06-11 Mitsubishi Electric Corp Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289533A (en) * 1987-05-22 1988-11-28 Oki Electric Ind Co Ltd Liquid crystal display device
JPH03136233A (en) * 1989-10-20 1991-06-11 Mitsubishi Electric Corp Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4869601B2 (en) * 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of semiconductor device
CN102646717A (en) * 2012-02-29 2012-08-22 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof and display device

Also Published As

Publication number Publication date
JP2848071B2 (en) 1999-01-20

Similar Documents

Publication Publication Date Title
JP2650543B2 (en) Matrix circuit drive
EP0249211B1 (en) Method of manufacturing a thin film transistor
EP0196915B1 (en) Thin film transistor array and method of manufacturing same
US5872021A (en) Method for manufacturing LCD device capable of avoiding short circuit between signal line and pixel electrode
JP2004341550A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
US5814836A (en) Semiconductor device requiring fewer masking steps to manufacture
US5429962A (en) Method for fabricating a liquid crystal display
KR100653467B1 (en) Method for manufacturing tft-lcd
JPH05323373A (en) Production of thin film transistor panel
JPH10206892A (en) Active matrix type liquid crystal display device and its manufacture method
JPH0964364A (en) Manufacture of semiconductor device
JPH1195256A (en) Active matrix substrate
JP3005918B2 (en) Active matrix panel
JP2848071B2 (en) Thin film transistor and method of manufacturing the same
JPH08330593A (en) Manufacture of thin film transistor
JP3019047B2 (en) Active matrix type TFT element array
JPH1039331A (en) Production of active matrix type liquid crystal display device and active matrix type liquid crystal display device produced by this process
JP3216173B2 (en) Method of manufacturing thin film transistor circuit
JPH10209452A (en) Thin film transistor and its manufacture
JP2934717B2 (en) Matrix circuit driving device and method of manufacturing the same
JPH0837310A (en) Semiconductor device and its manufacture
JPH01236655A (en) Thin film field-effect transistor and manufacture thereof
KR100474388B1 (en) Thin Film Transistor Structure and Manufacturing Method
JPH0562996A (en) Manufacture of thin film transistor
KR0172880B1 (en) Method of manufacturing liquid crystal display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071106

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees