JPH05142258A - 波形解析装置 - Google Patents
波形解析装置Info
- Publication number
- JPH05142258A JPH05142258A JP30440691A JP30440691A JPH05142258A JP H05142258 A JPH05142258 A JP H05142258A JP 30440691 A JP30440691 A JP 30440691A JP 30440691 A JP30440691 A JP 30440691A JP H05142258 A JPH05142258 A JP H05142258A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- level
- jitter
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ディジタル方式では不可能であったジッタ補
正の可能な波形解析装置の提供を目的とする。 【構成】 ディバイダ１１の出力アナログ信号は、メイ
ントリガアンプ１２で増幅され、アッパレベルシフタ１
３およびロアレベルシフタ１４においてレベルシフトさ
れてシュミットトリガ１５，１６によってパルス状に整
形され、プログラマブルトリガロジック回路１７を通し
トリガ出力される。同時にトリガ出力はジッタ補正回路
１８に送られ、サンプリングクロックとトリガ信号間の
ジッタ量を測定し、ＣＰＵ１９に補正データを送る構成
を有する。
正の可能な波形解析装置の提供を目的とする。 【構成】 ディバイダ１１の出力アナログ信号は、メイ
ントリガアンプ１２で増幅され、アッパレベルシフタ１
３およびロアレベルシフタ１４においてレベルシフトさ
れてシュミットトリガ１５，１６によってパルス状に整
形され、プログラマブルトリガロジック回路１７を通し
トリガ出力される。同時にトリガ出力はジッタ補正回路
１８に送られ、サンプリングクロックとトリガ信号間の
ジッタ量を測定し、ＣＰＵ１９に補正データを送る構成
を有する。
Description
【０００１】
【産業上の利用分野】本発明はジッタ補正機能を有する
波形解析装置に関する。
波形解析装置に関する。
【０００２】
【従来の技術】従来、２レベルトリガ機能を備えたディ
ジタルオシロスコープ等の波形解析装置は、Ａ／Ｄ変換
した後のデータに対しトリガレベルを設定し、トリガパ
ルスを得るというディジタルコンパレート方式を採用し
ている。
ジタルオシロスコープ等の波形解析装置は、Ａ／Ｄ変換
した後のデータに対しトリガレベルを設定し、トリガパ
ルスを得るというディジタルコンパレート方式を採用し
ている。
【０００３】図３は、従来の構成を示している。図３に
おいて、３１は入力信号を増幅するアンプであり、増幅
された信号はＡ／Ｄコンバータ３２によってディジタル
化される。ディジタル化されたデータはメモリ３３に蓄
えられるが、同時にアッパレベルコンパレータ３４およ
びロアレベルコンパレータ３５に入力される。コンパレ
ータ３４，３５はＣＰＵ３６からトリガレベルをディジ
タルデータとして与えられる。各々のコンパレータ出力
は、プログラマブルトリガロジック３７に入力され、設
定条件に応じたトリガ出力が作られ、ＣＰＵ３６に送ら
れる。図４は、２レベルトリガを用いてトリガ出力を得
る例である。設定条件は、「アッパレベルを一度横切っ
た後にロアレベルを超えたものをトリガとする」という
設定である。４１はＡ／Ｄ変換後のディジタルデータを
アナログに書き直したもので、波形４２，４３はそれぞ
れアッパレベルおよびロアレベルコンパレータの出力で
ある。プログラマブルトリガロジックで波形４２の立ち
上がりでトリガ受けつけ状態にし、波形４３の立ち上が
りをトリガ出力とするという設定にすると波形４４に示
すトリガ出力が得られる。
おいて、３１は入力信号を増幅するアンプであり、増幅
された信号はＡ／Ｄコンバータ３２によってディジタル
化される。ディジタル化されたデータはメモリ３３に蓄
えられるが、同時にアッパレベルコンパレータ３４およ
びロアレベルコンパレータ３５に入力される。コンパレ
ータ３４，３５はＣＰＵ３６からトリガレベルをディジ
タルデータとして与えられる。各々のコンパレータ出力
は、プログラマブルトリガロジック３７に入力され、設
定条件に応じたトリガ出力が作られ、ＣＰＵ３６に送ら
れる。図４は、２レベルトリガを用いてトリガ出力を得
る例である。設定条件は、「アッパレベルを一度横切っ
た後にロアレベルを超えたものをトリガとする」という
設定である。４１はＡ／Ｄ変換後のディジタルデータを
アナログに書き直したもので、波形４２，４３はそれぞ
れアッパレベルおよびロアレベルコンパレータの出力で
ある。プログラマブルトリガロジックで波形４２の立ち
上がりでトリガ受けつけ状態にし、波形４３の立ち上が
りをトリガ出力とするという設定にすると波形４４に示
すトリガ出力が得られる。
【０００４】
【発明が解決しようとする課題】しかしながら従来の方
式では、トリガパルスをサンプリングした後のデータか
ら得ているため、入力信号とサンプリンクパルス間のず
れであるジッタ量を測定できない。そのためトリガ点を
基準にデータを並びかえる技術であるランダムサンプリ
ングができないという問題があった。
式では、トリガパルスをサンプリングした後のデータか
ら得ているため、入力信号とサンプリンクパルス間のず
れであるジッタ量を測定できない。そのためトリガ点を
基準にデータを並びかえる技術であるランダムサンプリ
ングができないという問題があった。
【０００５】本発明はこのような従来の問題を解決する
ものであり、２レベルトリガの利点であるトリガ機能に
加えランダムサンプリング機能を備えた波形解析装置を
提供することを目的とする。
ものであり、２レベルトリガの利点であるトリガ機能に
加えランダムサンプリング機能を備えた波形解析装置を
提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、Ａ／Ｄ変換前のアナログ信号からアッパ
およびロアの２レベルトリガ出力を得るようにレベルシ
フタおよびシュミットトリガを設け、入力信号とサンプ
リングパルス間のジッタ補正を可能とする構成を有す
る。
成するために、Ａ／Ｄ変換前のアナログ信号からアッパ
およびロアの２レベルトリガ出力を得るようにレベルシ
フタおよびシュミットトリガを設け、入力信号とサンプ
リングパルス間のジッタ補正を可能とする構成を有す
る。
【０００７】
【作用】したがって本発明によれば、２レベルトリガ方
式を採用しながらジッタ補正も可能となる。
式を採用しながらジッタ補正も可能となる。
【０００８】
【実施例】図１は本発明の実施例の構成を示すブロック
図である。図１において１１は入力信号をＡ／Ｄ変換器
１９２側とトリガアンプ１２側にそれぞれ供給するため
のディバイダであり、メイントリガアンプ１２に信号を
送る。１３，１４はそれぞれアッパレベル，ロアレベル
に応じ信号をシフトさせるレベルシフタであり、１５，
１６はそれぞれアッパ，ロア用のシュミットトリガであ
る。１７は、パルス状に整形された信号を設定条件に応
じて組み合わせ、トリガ出力を得るためのトリガロジッ
ク回路である。１８はトリガロジック回路１７で作られ
るトリガ出力とサンプリングクロック間の時間差（ジッ
タ量）を測定するジッタ補正回路で、測定結果はＣＰＵ
１９に送られ、ＣＰＵ１９によって管理され、表示用メ
モリのアドレスコントロールが行なわれる。１９１はＤ
／Ａ変換器で、ＣＰＵ１９からのコントロールデータを
アナログ信号に変換し、レベルシフタ１３，１４に供給
する。
図である。図１において１１は入力信号をＡ／Ｄ変換器
１９２側とトリガアンプ１２側にそれぞれ供給するため
のディバイダであり、メイントリガアンプ１２に信号を
送る。１３，１４はそれぞれアッパレベル，ロアレベル
に応じ信号をシフトさせるレベルシフタであり、１５，
１６はそれぞれアッパ，ロア用のシュミットトリガであ
る。１７は、パルス状に整形された信号を設定条件に応
じて組み合わせ、トリガ出力を得るためのトリガロジッ
ク回路である。１８はトリガロジック回路１７で作られ
るトリガ出力とサンプリングクロック間の時間差（ジッ
タ量）を測定するジッタ補正回路で、測定結果はＣＰＵ
１９に送られ、ＣＰＵ１９によって管理され、表示用メ
モリのアドレスコントロールが行なわれる。１９１はＤ
／Ａ変換器で、ＣＰＵ１９からのコントロールデータを
アナログ信号に変換し、レベルシフタ１３，１４に供給
する。
【０００９】アッパおよびロアレベルシフタ１３，１４
には同一信号が入力される。レベルコントロール信号が
レベルシフタ１３，１４の入力差動アンプ段に入力され
ると、レベルシフタ１３，１４の出力信号のＤＣレベル
が変化する。シュミットトリガ１５，１６のスレッショ
ルドレベルは固定であるから、シュミットトリガ１５，
１６からはアッパおよびロアのレベルコントロール信号
のレベルに応じたパルスが出力される。その様子を図２
に示す。図２において、波形２１はレベルシフタ１３，
１４に入力される信号で、図示のレベルにアッパ，ロア
レベルが設定されている。波形２２，２３はレベルシフ
タ１３，１４を通った後の信号で、それぞれＤＣレベル
が変化している。波形２４，２５はシュミットトリガ回
路１５，１６の出力を示し、アッパ，ロア側で出力パル
スが異なってくる。このパルスがプログラマブルトリガ
ロジック回路１７を通り波形２６のトリガ出力となる。
図２では、図４と同じ条件でのトリガ出力を示してい
る。波形２７はＡ／Ｄコンバータ１９２のサンプリング
パルスを示す。２８は波形２７のサンプリングパルスと
波形２６のトリガ信号間のジッタ量であり、このジッタ
量はジッタ補正回路１８において測定され、ＣＰＵ１９
によって管理される。
には同一信号が入力される。レベルコントロール信号が
レベルシフタ１３，１４の入力差動アンプ段に入力され
ると、レベルシフタ１３，１４の出力信号のＤＣレベル
が変化する。シュミットトリガ１５，１６のスレッショ
ルドレベルは固定であるから、シュミットトリガ１５，
１６からはアッパおよびロアのレベルコントロール信号
のレベルに応じたパルスが出力される。その様子を図２
に示す。図２において、波形２１はレベルシフタ１３，
１４に入力される信号で、図示のレベルにアッパ，ロア
レベルが設定されている。波形２２，２３はレベルシフ
タ１３，１４を通った後の信号で、それぞれＤＣレベル
が変化している。波形２４，２５はシュミットトリガ回
路１５，１６の出力を示し、アッパ，ロア側で出力パル
スが異なってくる。このパルスがプログラマブルトリガ
ロジック回路１７を通り波形２６のトリガ出力となる。
図２では、図４と同じ条件でのトリガ出力を示してい
る。波形２７はＡ／Ｄコンバータ１９２のサンプリング
パルスを示す。２８は波形２７のサンプリングパルスと
波形２６のトリガ信号間のジッタ量であり、このジッタ
量はジッタ補正回路１８において測定され、ＣＰＵ１９
によって管理される。
【００１０】このように、上記実施例によれば、トリガ
出力はＡ／Ｄ変換器１９２のサンプリングパルスと非同
期のまま取り出すことができるため、ジッタ補正を行な
うことができるという利点を有する。
出力はＡ／Ｄ変換器１９２のサンプリングパルスと非同
期のまま取り出すことができるため、ジッタ補正を行な
うことができるという利点を有する。
【００１１】
【発明の効果】本発明は上記実施例から明らかなよう
に、２レベルトリガの利点を有しながら、ジッタ補正を
行なうことも可能とし高帯域化に不可欠なランダムサン
プリング方式を実現しうる波形解析装置を提供すること
ができる。
に、２レベルトリガの利点を有しながら、ジッタ補正を
行なうことも可能とし高帯域化に不可欠なランダムサン
プリング方式を実現しうる波形解析装置を提供すること
ができる。
【図１】本発明の実施例における波形解析装置のブロッ
ク図
ク図
【図２】本発明の２レベルトリガ動作図
【図３】従来の波形解析装置のブロック図
【図４】従来の２レベルトリガ動作図
１１ ディバイダ １２ メイントリガアンプ １３ アッパレベルシフタ １４ ロアレベルシフタ １５，１６ シュミットトリガ １７ プログラマブルトリガロジック回路 １８ ジッタ補正回路 １９ ＣＰＵ
Claims (1)
- 【請求項１】 入力信号をＡ／Ｄ変換器とトリガ回路に
供給するディバイダと、所定のゲインに増幅するメイン
トリガ増幅器と、２レベルトリガ用のレベルシフタと、
アッパ、ロア用のシュミットトリガ回路と、トリガパル
スを発生するためのロジック回路と、サンプリングクロ
ックとトリガパルス間のジッタ量を測定するジッタ補正
回路と、ジッタ量を管理しメモリアドレスを制御し得る
ＣＰＵを備えた波形解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30440691A JP2671669B2 (ja) | 1991-11-20 | 1991-11-20 | 波形解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30440691A JP2671669B2 (ja) | 1991-11-20 | 1991-11-20 | 波形解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05142258A true JPH05142258A (ja) | 1993-06-08 |
| JP2671669B2 JP2671669B2 (ja) | 1997-10-29 |
Family
ID=17932629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30440691A Expired - Fee Related JP2671669B2 (ja) | 1991-11-20 | 1991-11-20 | 波形解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671669B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434478B1 (ko) * | 1997-06-23 | 2004-07-30 | 삼성전자주식회사 | 펄스성 신호의 지터 측정장치 및 방법 |
-
1991
- 1991-11-20 JP JP30440691A patent/JP2671669B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434478B1 (ko) * | 1997-06-23 | 2004-07-30 | 삼성전자주식회사 | 펄스성 신호의 지터 측정장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2671669B2 (ja) | 1997-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6687868B1 (en) | Test device and method for electrically testing electronic device | |
| US4400664A (en) | Digital phase detector | |
| TW201502537A (zh) | 時脈抖動及電源供應雜訊分析 | |
| JPH10145231A (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置におけるデータ補正方法 | |
| EP0191478A2 (en) | Measurement circuit for evaluating a digital-to-analog converter | |
| JP2671669B2 (ja) | 波形解析装置 | |
| US4858208A (en) | Apparatus and method for testing semiconductor devices | |
| JPH0666665B2 (ja) | 傾斜信号校正方法及びデジタル・タイム・ベース回路 | |
| US7135880B2 (en) | Test apparatus | |
| JPS6394170A (ja) | セトリング特性測定方法 | |
| US4627268A (en) | Method for calibrating instruments for time interval measurements | |
| US5180931A (en) | Sampling method and circuit | |
| JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
| JPH1028110A (ja) | 位相差測定回路 | |
| JP2001237703A (ja) | 任意波形発生器 | |
| JPH08101749A (ja) | 波形記憶装置 | |
| JP2002288991A (ja) | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 | |
| EP1322969B1 (en) | Rf power measurement | |
| JP2002135119A (ja) | アナログ信号測定方法及び測定回路 | |
| JP3544596B2 (ja) | シンクロ／デジタル変換器におけるビット飛び検出方法 | |
| JP2001235521A (ja) | タイミング発生器 | |
| JP2000227448A (ja) | Ｄｃ測定装置 | |
| JPH11242530A (ja) | 信号処理装置 | |
| JPS63149581A (ja) | Ｉｃテスタの信号出力回路 | |
| JP2002357645A (ja) | 集積回路の検査装置及び検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |