JPH0513806A - Semiconductor photoelector - Google Patents

Semiconductor photoelector

Info

Publication number
JPH0513806A
JPH0513806A JP3163057A JP16305791A JPH0513806A JP H0513806 A JPH0513806 A JP H0513806A JP 3163057 A JP3163057 A JP 3163057A JP 16305791 A JP16305791 A JP 16305791A JP H0513806 A JPH0513806 A JP H0513806A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
band
semiconductor layer
avalanche multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3163057A
Other languages
Japanese (ja)
Other versions
JP3001291B2 (en
Inventor
Masayoshi Tsuji
辻正芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3163057A priority Critical patent/JP3001291B2/en
Priority to DE69229369T priority patent/DE69229369T2/en
Priority to EP92105384A priority patent/EP0506127B1/en
Publication of JPH0513806A publication Critical patent/JPH0513806A/en
Priority to US08/203,869 priority patent/US5471068A/en
Application granted granted Critical
Publication of JP3001291B2 publication Critical patent/JP3001291B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To attain increase in the ionization ratio, relief of hole pile up and decrease in hole running time in the super lattice APD thereby attaining the broader band and the lower noise. CONSTITUTION:Within an avalanche multiplication photodetector structure, a p type InGaAs photoabsorption layer 14 and an InAlAs/InGaAs hetero periodic structured avalanche multiplication layer 15 are provided on a p type InP substrate 12. At this time, the composition of InxGa1-xAs layer as a well layer of the avalanche doubled layer 15 is to be x=0.458 while the composition of InyAl1-yAs layer as a tensile stress and barrier layers is to be y=0.595 so as to load the compressive stress. Besides, the conduction band discontinuous energy DELTAEv will be 30meV less than the non-distortion energy (0.207eV). Furthermore, since the light hole band is to be the basic level in said well layer, hole pile up is relieved and hole running time is shortened. Through these procedures, the high sensitivity characteristics in broader band and lower noise can be displayed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光通信や光情報処理、
光計測等で用いられる半導体受光素子に関し、特に、低
雑音及び高速応答に優れたアバランシェ増倍型半導体受
光素子に関するものである。
The present invention relates to optical communication, optical information processing,
The present invention relates to a semiconductor light receiving element used in optical measurement and the like, and particularly to an avalanche multiplication type semiconductor light receiving element excellent in low noise and high-speed response.

【0002】[0002]

【従来の技術】従来、波長1〜1. 6μm帯の光通信用
半導体受光素子として、InP基板上に格子整合したI
0 . 5 3 Ga0 . 4 7 As層(以下InGaAs層と
略す)を光吸収層とするPIN型半導体受光素子(エレ
クトロニクス・レタ−ズ(Electronics L
etters)1984年,20巻,pp653−65
4に記載)、アバランシェ増倍型半導体受光素子(アイ
イ−イ−イ−・エレクトロンデバイス・レタ−ズ(I
EEE.Electron Device Lette
rs)1986年,7巻,pp257−258に記載)
が知られている。特に、後者は、アバランシェ増倍作用
による内部利得効果及び高速応答を有する点で、長距離
通信用として実用化されている。
2. Description of the Related Art Conventionally, as a semiconductor light receiving element for optical communication in the wavelength range of 1 to 1.6 μm, a lattice-matched I on an InP substrate has been used.
.. n 0 5 3 Ga 0 4 7 PIN type semiconductor photodetector As layer (hereinafter referred to as InGaAs layer) and a light absorbing layer (Electronics Letters -'s (Electronics L
etters) 1984, 20 volumes, pp653-65
4), an avalanche multiplication type semiconductor photodetector (II-EE electron device letter (I
EEE. Electron Device Lette
rs) 1986, Volume 7, pp 257-258)
It has been known. In particular, the latter is practically used for long-distance communication because it has an internal gain effect due to the avalanche multiplication effect and a high-speed response.

【0003】図7に、典型的なInGaAs−APDの
構造図(アバランシェ増倍型半導体受光素子は以下AP
Dと略す。)を示す。動作原理は、InGaAs光吸収
層3で発生した光キャリアの中で、正孔キャリアが電界
によりInPアバランシェ層4に注入される。InPア
バランシェ層4は、高電界が印加されているのでイオン
化衝突が生じ、増倍特性に至る。この場合、素子特性上
重要な雑音・高速応答特性は、増倍過程でのキャリアの
ランダムなイオン化プロセスに支配されていることが知
られている。具体的には、増倍層であるInP層の電子
と正孔のイオン化率に差がある程、イオン化率比が大き
くとれ(電子及び正孔のイオン化率をそれぞれα、βと
すると、α/β>1の時には電子、β/α>1の時には
正孔が、イオン化衝突を起こす主キャリアとなるべきで
ある。)、素子特性上望ましい。
FIG. 7 is a structural diagram of a typical InGaAs-APD (the avalanche multiplication type semiconductor light receiving element is referred to as AP below).
Abbreviated as D. ) Is shown. The operating principle is that among the photocarriers generated in the InGaAs light absorption layer 3, hole carriers are injected into the InP avalanche layer 4 by the electric field. Since a high electric field is applied to the InP avalanche layer 4, ionization collision occurs, which leads to multiplication characteristics. In this case, it is known that the noise and fast response characteristics, which are important in device characteristics, are governed by the random ionization process of carriers in the multiplication process. Specifically, the greater the difference between the ionization rates of electrons and holes in the InP layer, which is the multiplication layer, the greater the ionization rate ratio becomes (if the ionization rates of electrons and holes are α and β, respectively, α / When β> 1, electrons should be the main carriers when β / α> 1, and holes should be the main carriers that cause ionization collision when β / α> 1).

【0004】ところが、イオン化率比(α/βまたはβ
/α)は、材料物性的に決定されており、InPでは高
々β/α=2程度である。これは、低雑音特性を有する
Siのα/β=20と大きな違いがあり、より低雑音及
び高速応答特性を実現するために、画期的な材料技術が
要求されている。これに対し、カパッソ(F.Capa
sso)らは、伝導帯のバンド不連続エネルギー(ΔE
c)を電子のイオン化促進に利用し、イオン化率比(α
/β)の増大による高感度・広帯域を目的とした超格子
APDを提案している。その例は、アプライド・フィジ
ックス・レタ−ズ(Applied Physics
Letters),1982年,40巻,p38に記載
されている。一方、半導体超格子構造において歪応力を
負荷することにより、バンド構造が変化すること、特に
価電子帯エネルギーバンドにおいてヘビーホールバンド
とライトホールバンドの縮退が解けること等が知られて
いる。その例は、ジャーナル・オブ・アプライド・フィ
ジックス(Journal of AppliedPh
ysics),1990年,67巻,p344に記載さ
れている。
However, the ionization ratio (α / β or β
/ Α) is determined by the physical properties of the material, and is at most about β / α = 2 for InP. This is largely different from α / β = 20 of Si having low noise characteristics, and epoch-making material technology is required to realize lower noise and high-speed response characteristics. On the other hand, F. Capa
et al., band discontinuity energy (ΔE) of the conduction band.
c) is used to promote electron ionization, and the ionization ratio (α
We propose a superlattice APD aiming at high sensitivity and wide band by increasing / β). An example is Applied Physics Letters (Applied Physics).
Letters), 1982, vol. 40, p38. On the other hand, it is known that the band structure is changed by applying strain stress in the semiconductor superlattice structure, and in particular, the degeneration of the heavy hole band and the light hole band can be solved in the valence band energy band. An example is the Journal of Applied Physics.
Ysics), 1990, 67, p344.

【0005】[0005]

【発明が解決しようとする課題】従来の技術の欄で述べ
たように、超格子APDでは、伝導帯のバンド不連続エ
ネルギー(ΔEc)の値が、イオン化率比の改善に大き
く寄与する。一方、価電子帯の不連続エネルギー(ΔE
v)により正孔のパイルアップが生じ、増倍時の帯域を
劣化させる問題点がある。
As described in the section of the prior art, in the superlattice APD, the band discontinuity energy (ΔEc) of the conduction band greatly contributes to the improvement of the ionization ratio. On the other hand, the discontinuity energy of the valence band (ΔE
Due to v), pile-up of holes occurs, and there is a problem of degrading the band during multiplication.

【0006】本発明の目的は、歪応力を負荷することに
より伝導帯不連続エネルギーを増加させイオン化率比を
更に改善、あるいは、ライトホールバンドを基底準位に
することでΔEvでの正孔パイルアップ緩和、走行時間
の短縮等を図ることにより、低雑音かつ高速応答を有す
るアバランシェ増倍型半導体受光素子を提供することに
ある。
The object of the present invention is to increase the conduction band discontinuity energy by applying a strain stress to further improve the ionization ratio, or to bring the light hole band into the ground level to make the hole pile at ΔEv. An object of the present invention is to provide an avalanche multiplication type semiconductor light receiving element having low noise and high speed response by reducing up-time and shortening traveling time.

【0007】[0007]

【課題を解決するための手段】本発明の受光素子は、半
導体基板上に、光吸収層と、ヘテロ周期構造アバランシ
ェ増倍半導体層を備える半導体受光素子において、該ヘ
テロ周期構造アバランシェ増倍層を構成する第一の半導
体層のIII族原子及びV族原子の平均イオン化エネル
ギーをそれぞれEA 及びEB 、第二の半導体層のIII
族原子及びV族原子の平均イオン化エネルギーをそれぞ
れEC 及びED とした場合、 EA >EC 及び EB <ED の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力及び該第二の半導体層に圧縮応力が負荷されている
ことを特徴とする。
The light receiving element of the present invention is a semiconductor light receiving element comprising a light absorption layer and a hetero periodic structure avalanche multiplication semiconductor layer on a semiconductor substrate, wherein the hetero periodic structure avalanche multiplication layer is provided. The average ionization energies of the group III atom and the group V atom of the first semiconductor layer are E A and E B , respectively, and III of the second semiconductor layer is III.
When the average ionization energies of the group atom and the group V atom are E C and E D , respectively, the relationship of E A > E C and E B <E D holds, and the tensile stress and the A compressive stress is applied to the second semiconductor layer.

【0008】あるいは、本発明の受光素子は、半導体基
板上に、光吸収層と、ヘテロ周期構造アバランシェ増倍
半導体層を備える半導体受光素子において、該ヘテロ周
期構造アバランシェ増倍層を構成する第一の半導体層の
III族原子及びV族原子の平均イオン化エネルギーを
それぞれEA 及びEB 、第二の半導体層のIII族原子
及びV族原子の平均イオン化エネルギーをそれぞれEC
及びED とした場合、 EA >EC 及び EB <ED の関係が成り立ち、且つ、該第一の半導体層に圧縮応力
及び該第二の半導体層に引っ張り応力が負荷されている
ことを特徴とする。
Alternatively, the light receiving element of the present invention is a semiconductor light receiving element comprising a light absorption layer and a heteroperiodic structure avalanche multiplication semiconductor layer on a semiconductor substrate, wherein the heteroperiodic structure avalanche multiplication layer is formed. The average ionization energies of group III atoms and group V atoms of the semiconductor layer of E A and E B respectively, and the average ionization energies of group III atoms and group V atoms of the second semiconductor layer E C respectively.
And when the E D, holds the relationship of E A> E C and E B <E D, and, the tensile stress to said first semiconductor layer to compressive stress and said second semiconductor layer is loaded Is characterized by.

【0009】または、本発明の受光素子は、半導体基板
上に、光吸収層と、ヘテロ周期構造アバランシェ増倍半
導体層を備える半導体受光素子において、該ヘテロ周期
構造アバランシェ増倍層を構成する第一の半導体層のI
II族原子及びV族原子の平均イオン化エネルギーをそ
れぞれEA 及びEB 、第二の半導体層のIII族原子及
びV族原子の平均イオン化エネルギーをそれぞれEC
びED とした場合、 EA >EC 及び EB <ED の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力及び該第二の半導体層に引っ張り応力が負荷されて
いることを特徴とする半導体受光素子。
Alternatively, the light-receiving element of the present invention is a semiconductor light-receiving element having a light absorption layer and a heteroperiodic structure avalanche multiplication semiconductor layer on a semiconductor substrate, wherein the heteroperiodic structure avalanche multiplication layer is formed. Of the semiconductor layer of
When the average ionization energies of the group II atom and the group V atom are E A and E B , and the average ionization energies of the group III atom and the group V atom of the second semiconductor layer are E C and E D , respectively, E A > E holds the relationship of C and E B <E D, and a semiconductor light receiving element, characterized in that tensile stress in the stress and said second semiconductor layer tensile said first semiconductor layer is loaded.

【0010】または、本発明の受光素子は、半導体基板
上に、光吸収層と、ヘテロ周期構造アバランシェ増倍半
導体層を備える半導体受光素子において、該ヘテロ周期
構造アバランシェ増倍層を構成する第一の半導体層のI
II族原子及びV族原子の平均イオン化エネルギーをそ
れぞれEA 及びEB 、第二の半導体層のIII族原子及
びV族原子の平均イオン化エネルギーをそれぞれEC
びED とした場合、 EA >EC 及び EB <ED の関係が成り立ち、且つ、該第一の半導体層に圧縮応力
が負荷され、無歪に比べ伝導帯不連続エネルギーが大き
く、イオン化率比を改善できることを特徴とする。
Alternatively, the light receiving element of the present invention is a semiconductor light receiving element comprising a light absorption layer and a heteroperiodic structure avalanche multiplication semiconductor layer on a semiconductor substrate, wherein the heteroperiodic structure avalanche multiplication layer is formed. Of the semiconductor layer of
When the average ionization energies of the group II atom and the group V atom are E A and E B , and the average ionization energies of the group III atom and the group V atom of the second semiconductor layer are E C and E D , respectively, E A > The relationship of E C and E B <E D is established, the compressive stress is applied to the first semiconductor layer, the conduction band discontinuity energy is larger than that of no strain, and the ionization rate ratio can be improved. .

【0011】[0011]

【作用】図1は、本発明の請求項1の受光素子のバンド
構造を説明するための図である。右側が本発明の素子の
バンド図で、左側は比較のための歪のない場合のバンド
図である。アバランシェ増倍層はヘテロ周期構造からな
り、上述のバンド構造を満たす具体例の一例として、第
1の半導体層にInx Ga1 - x As(0≦x≦1)、
第2の半導体層にIny Al1 - y As(0≦y≦1)
を用いている。走行する電子は、伝導帯の不連続エネル
ギーΔEcを感じ、そのエネルギー分のイオン化エネル
ギーを得ることが出来るので、α/ β比を大きくとるこ
とが出来る。ここで、第一の半導体層(井戸層)をIn
0 . 4 5 8 Ga0 . 5 4 2 Asとし、0.5%の引っ張
り応力を負荷し、第二の半導体層(障壁層)をIn
0 . 5 95 Al0 . 4 0 5 Asとし、0.5%の圧縮応
力を負荷した場合、価電子帯不連続エネルギーΔEvは
0.177eVと、無歪の場合のΔEvより30meV
小さくなる。
1 is a view for explaining the band structure of the light receiving element according to claim 1 of the present invention. The right side is a band diagram of the device of the present invention, and the left side is a band diagram for comparison without distortion. The avalanche multiplication layer has a hetero-periodic structure, and as an example of a specific example satisfying the above band structure, In x Ga 1 -x As (0 ≦ x ≦ 1) is added to the first semiconductor layer,
In the second semiconductor layer, In y Al 1 -y As (0 ≦ y ≦ 1)
Is used. The traveling electrons feel the discontinuity energy ΔEc of the conduction band and can obtain the ionization energy corresponding to the energy, so that the α / β ratio can be made large. Here, the first semiconductor layer (well layer) is In
0. 4 5 8 Ga 0. And 5 4 2 As, loaded with 0.5% tensile stress, the second semiconductor layer (barrier layer) an In
0. 5 95 Al 0. 4 0 5 and As, when loaded with 0.5% compressive stress, valence band discontinuity energy ΔEv is a 0.177EV, 30 meV than ΔEv in the case of unstrained
Get smaller.

【0012】更に、該井戸層の正孔バンドはライトホー
ルバンドがヘビーホールバンドより36meV高エネル
ギー側、すなわち基底準位を取るので、井戸層内の電子
の質量が軽くなり、価電子帯不連続エネルギーΔEvに
よる正孔のパイルアップは緩和される。
Further, since the light hole band of the well layer is on the higher energy side of 36 meV than the heavy hole band, that is, the ground level, the mass of the electrons in the well layer becomes light and the valence band discontinuity occurs. The pile-up of holes due to the energy ΔEv is alleviated.

【0013】このバンド変化については、カオらが、ジ
ャーナル・オブ・アプライド・フィジックス(Jour
nal of Applied Physics)57
巻(1985)p.5428、あるいは、ワンらが、ジ
ャーナル・オブ・アプライド・フィジックス(Jour
nal of Applied Physics)67
巻(1990)p.344に報告している。
[0013] Regarding this band change, Kao et al., Journal of Applied Physics (Jour.
nal of Applied Physics) 57
Volume (1985) p. 5428, or Wan et al., Journal of Applied Physics (Jour
nal of Applied Physics) 67
Vol. (1990) p. 344.

【0014】また、InGaAs井戸層とInAlAs
障壁層の歪の方向は逆であるので、MQW増倍層以外に
歪の影響は負荷されず、良好な結晶性が保たれる。当然
MQWの臨界膜厚は、理論的には無歪と同様に無限大と
なる。
Also, the InGaAs well layer and InAlAs
Since the strain direction of the barrier layer is opposite, no strain effect is exerted on the layers other than the MQW multiplication layer, and good crystallinity is maintained. Naturally, the MQW critical film thickness is theoretically infinite as well as no strain.

【0015】図2は、本発明の請求項2の受光素子のバ
ンド構造を説明するための図である。右が本発明の素子
のバンド図で、左は歪のない素子の場合である。アバラ
ンシェ増倍層はヘテロ周期構造からなり、上述のバンド
構造を満たす具体例の一例として、第1の半導体層にI
x Ga1 - x As(0≦x≦1)、第2の半導体層に
Iny Al1 - y As(0≦y≦1)を用いている。走
行する電子は、伝導帯の不連続エネルギーΔEcを感
じ、そのエネルギー分のイオン化エネルギーを得ること
が出来るので、α/β比を大きくとることが出来る。こ
こで、第一の半導体層(井戸層)をIn0 . 6 0 3 Ga
0 . 3 9 7 Asとし、0.5%の圧縮応力を負荷し、第
二の半導体層(障壁層)をIn0 .4 4 7 Al
0 . 5 5 3 Asとし、0.5%の引っ張り応力を負荷し
た場合、伝導帯不連続エネルギーΔEcは0.637e
Vと、無歪のΔEcより0.125eV大きくなり、更
にイオン化率比を大きくできる。
FIG. 2 is a diagram for explaining a band structure of a light receiving element according to claim 2 of the present invention. The right is a band diagram of the element of the present invention, and the left is the case of an element without distortion. The avalanche multiplication layer has a hetero-periodic structure, and as an example of a specific example satisfying the above band structure, the first semiconductor layer has an I
n x Ga 1 -x As (0 ≦ x ≦ 1) and In y Al 1 -y As (0 ≦ y ≦ 1) are used for the second semiconductor layer. The traveling electrons feel the discontinuity energy ΔEc of the conduction band and can obtain the ionization energy corresponding to the energy, so that the α / β ratio can be made large. Here, the first semiconductor layer (well layer) In 0. 6 0 3 Ga
0.39 7 As, 0.5% compressive stress is applied, and the second semiconductor layer (barrier layer) is made of In 0.447 Al.
When 0.55 As and 0.5% tensile stress are applied, the conduction band discontinuity energy ΔEc is 0.637e.
V is 0.125 eV larger than the strain-free ΔEc, and the ionization ratio can be further increased.

【0016】また、該障壁層の正孔バンドはライトホー
ルバンドがヘビーホールバンドより33meV高エネル
ギー側、すなわち基底準位を取るので、障壁層内の電子
の質量が軽くなり、障壁層走行時間が低減される。この
バンド変化については、カオやワンらが、前述のジャー
ナル・オブ・アプライド・フィジックスで報告してい
る。
In the hole layer of the barrier layer, the light hole band is on the higher energy side of 33 meV than the heavy hole band, that is, the ground level is taken. Therefore, the mass of electrons in the barrier layer is reduced, and the transit time of the barrier layer is reduced. Will be reduced. This band change has been reported by Kao and Wang et al. In the aforementioned Journal of Applied Physics.

【0017】また、InGaAs井戸層とInAlAs
障壁層の歪の方向は逆であるので、MQW増倍層以外に
歪の影響は負荷されず、良好な結晶性が保たれる。当然
MQWの臨界膜厚は、理論的には無歪と同様に無限大と
なる。
Further, the InGaAs well layer and InAlAs
Since the strain direction of the barrier layer is opposite, no strain effect is exerted on the layers other than the MQW multiplication layer, and good crystallinity is maintained. Naturally, the MQW critical film thickness is theoretically infinite as well as no strain.

【0018】図3は、本発明の請求項3の受光素子のバ
ンド構造を説明するための図である。右は本発明の素子
のバンド図であり、左は歪のない素子の場合である。ア
バランシェ増倍層はヘテロ周期構造からなり、上述のバ
ンド構造を満たす具体例の一例として、第1の半導体層
にInx Ga1 - x As(0≦x≦1)、第2の半導体
層にIny Al1 - y As(0≦y≦1)を用いてい
る。走行する電子は、伝導帯の不連続エネルギーΔEc
を感じ、そのエネルギー分のイオン化エネルギーを得る
ことが出来るので、α/β比を大きくとることが出来
る。ここで、第一の半導体層(井戸層)をIn
0 . 4 5 8 Ga0 . 5 4 2 Asとし、0.5%の引っ張
り応力を負荷し、第二の半導体層(障壁層)をIn
0 . 4 4 7 Al0 . 5 5 3 Asとし、0.5%の引っ張
り応力を負荷した場合、伝導帯不連続エネルギーΔEc
は0.596eVと、無歪の場合のΔEcより84me
V大きくなり、更にイオン化率比を大きくとれる。 ま
た、該井戸層及び障壁層の正孔バンドはライトホールバ
ンドがヘビーホールバンドよりそれぞれ36meV及び
33meVだけ高エネルギー側、すなわち基底準位を取
るので、井戸層及び障壁層内の電子の質量が軽くなり、
増倍層内の走行時間が低減される。一方、0.5%歪を
負荷した場合の臨界膜厚は0.7μm程度であるので、
これ以下の増倍層厚であれば転位は導入されず、良好な
結晶性を保てる。
FIG. 3 is a diagram for explaining a band structure of a light receiving element according to claim 3 of the present invention. The right is a band diagram of the element of the present invention, and the left is the case of the element without distortion. The avalanche multiplication layer has a hetero-periodic structure, and as one example of a specific example satisfying the band structure described above, In x Ga 1 -x As (0 ≦ x ≦ 1) is formed in the first semiconductor layer and the second semiconductor layer is formed. In y Al 1 -y As (0 ≦ y ≦ 1) is used. The traveling electron has a discontinuity energy ΔEc in the conduction band.
It is possible to obtain the ionization energy corresponding to that energy, so that the α / β ratio can be increased. Here, the first semiconductor layer (well layer) is In
0. 4 5 8 Ga 0. And 5 4 2 As, loaded with 0.5% tensile stress, the second semiconductor layer (barrier layer) an In
0.44 7 Al 0.55 3 As and 0.5% tensile stress is applied, conduction band discontinuity energy ΔEc
Is 0.596 eV, which is 84 me from ΔEc without distortion.
V becomes large, and the ionization ratio can be made large. Further, the hole bands of the well layer and the barrier layer are higher in the light hole band by 36 meV and 33 meV than the heavy hole band, that is, they take the ground level, so that the mass of electrons in the well layer and the barrier layer is light. Becomes
The running time in the multiplication layer is reduced. On the other hand, when the 0.5% strain is applied, the critical film thickness is about 0.7 μm.
If the multiplication layer thickness is less than this, dislocations are not introduced and good crystallinity can be maintained.

【0019】[0019]

【実施例】本発明の第1の実施例について、図面を用い
て詳細に説明する。図4は、請求項1の本発明の一実施
例のアバランシェ増倍型受光素子の断面図である。製作
工程は、p型InP基板12上に、p型InPバッファ
層13を0.5μm、p型InGaAs光吸収層14を
1.5μm、InAlAs400A(オングストロー
ム)/InGaAs200Aの16周期ヘテロ周期構造
アバランシェ増倍層15を1.0μm、及びキャップ層
16を0.5μm順次積層する。ここで、該アバランシ
ェ増倍層15の井戸層(第1層)であるInx Ga
1 - x As層の組成はx=0.458とし、0.5%の
引っ張り応力が負荷されている。また、該アバランシェ
増倍層の障壁層(第2層)であるIny Al1 - y As
層の組成はy=0.595とし、0.5%の圧縮歪が負
荷されている。
The first embodiment of the present invention will be described in detail with reference to the drawings. FIG. 4 is a sectional view of an avalanche multiplication type light receiving element according to an embodiment of the present invention of claim 1. The fabrication process is as follows: p-type InP substrate 12 has a p-type InP buffer layer 13 of 0.5 μm, p-type InGaAs light absorption layer 14 of 1.5 μm, and InAlAs400A (angstrom) / InGaAs200A 16-period heteroperiod avalanche multiplication structure. The layer 15 is sequentially laminated by 1.0 μm, and the cap layer 16 is sequentially laminated by 0.5 μm. Here, In x Ga that is a well layer (first layer) of the avalanche multiplication layer 15 is used.
The composition of the 1-x As layer was x = 0.458, and a tensile stress of 0.5% was applied. Further, In y Al 1 -y As which is the barrier layer (second layer) of the avalanche multiplication layer
The composition of the layer was y = 0.595, and a compressive strain of 0.5% was applied.

【0020】次に、n- 型ガードリング領域17形成の
ため、100kVの加速電圧でSiを1×101 3 cm
- 2 、3000Aの深さまでイオン注入し、5×10
1 6 cm- 3 の濃度領域を得る。同様に、n+ 受光領域
18形成のため、200kVの加速電圧でSiを1×1
1 4 cm-2 、0.5μmの深さまでイオン注入し、
1×101 8 cm- 3 の濃度領域を得る。更に、パッシ
ベーション膜8を1500A形成し、n側電極9とし
て、AuGe/Niを1500A、TiPtAuを50
0A堆積する。また、p側電極10として、AuZnを
1500A堆積することにより、図4の素子構造を完成
する。
Next, in order to form the n -- type guard ring region 17, Si is added at 1 × 10 13 cm at an acceleration voltage of 100 kV.
- 2, and ion implantation to a depth of 3000A, 5 × 10
A concentration region of 16 cm -3 is obtained. Similarly, in order to form the n + light receiving region 18, 1 × 1 of Si is applied at an acceleration voltage of 200 kV.
0 14 cm -2 , ion-implanted to a depth of 0.5 μm,
A concentration region of 1 × 10 18 cm −3 is obtained. Further, a passivation film 8 of 1500 A is formed, and AuGe / Ni of 1500 A and TiPtAu of 50 are used as the n-side electrode 9.
0A is deposited. Further, the device structure shown in FIG. 4 is completed by depositing 1,500 A of AuZn as the p-side electrode 10.

【0021】上述した素子構造のもとで、作用に述べた
原理により、価電子帯不連続エネルギー(ΔEv)によ
る正孔のパイルアップが緩和され、増倍時の帯域が改善
された。また、該障壁層内の正孔の走行時間が低減さ
れ、更なる帯域の改善が得られた。その結果、最大帯域
が13GHz、GB積100GHz、イオン化率比(α
/ β)7、また量子効率75%の低雑音、高速応答特性
を有するアバランシェ増倍型半導体受光素子を実現し
た。本発明による素子構造は、具体的には、MOVP
E、MBE、ガスソースMBE等の成長技術により、作
製することができる。
Under the above-mentioned device structure, the pile-up of holes due to the valence band discontinuity energy (ΔEv) was alleviated by the principle described in the action, and the band at the time of multiplication was improved. Further, the transit time of holes in the barrier layer was reduced, and a further improvement in the band was obtained. As a result, the maximum band is 13 GHz, the GB product is 100 GHz, and the ionization ratio (α
/ β) 7, low noise with a quantum efficiency of 75%, and high-speed response characteristics have been realized. Specifically, the device structure according to the present invention is a MOVP.
It can be produced by a growth technique such as E, MBE or gas source MBE.

【0022】本発明の第2の実施例について、図面を用
いて詳細に説明する。図5は、請求項2の本発明の一実
施例のアバランシェ増倍型受光素子の断面図である。製
作工程は、p型InP基板12上に、p型InPバッフ
ァ層13を0.5μm、p型InGaAs光吸収層14
を1.5μm、InAlAs400A(オングストロー
ム)/InGaAs200Aの16周期ヘテロ周期構造
アバランシェ増倍層15を1.0μm、及びキャップ層
16を0.5μm順次積層する。ここで、該アバランシ
ェ増倍層15の井戸層(第1層)であるInx Ga
1 - x As層の組成はx=0.603とし、0.5%の
圧縮応力が負荷されている。また、該アバランシェ増倍
層の障壁層(第2層)であるIny Al1 - y As層の
組成はy=0.447とし、0.5%の引っ張り歪が負
荷されている。
The second embodiment of the present invention will be described in detail with reference to the drawings. FIG. 5 is a sectional view of an avalanche multiplication type light receiving element according to an embodiment of the present invention. In the manufacturing process, the p-type InP buffer layer 13 is formed on the p-type InP substrate 12 by 0.5 μm, and the p-type InGaAs light absorption layer 14 is formed.
1.5 .mu.m, InAlAs400A (angstrom) / InGaAs200A 16-period heteroperiodic structure avalanche multiplication layer 15 of 1.0 .mu.m, and a cap layer 16 of 0.5 .mu.m are sequentially laminated. Here, In x Ga that is a well layer (first layer) of the avalanche multiplication layer 15 is used.
The composition of the 1-x As layer was x = 0.603, and a compressive stress of 0.5% was applied. The composition of the In y Al 1 -y As layer, which is the barrier layer (second layer) of the avalanche multiplication layer, was y = 0.447, and 0.5% tensile strain was applied.

【0023】次に、n- 型ガードリング領域17形成の
ため、100kVの加速電圧でSiを1×101 3 cm
- 2 、3000Aの深さまでイオン注入し、5×10
1 6 cm- 3 の濃度領域を得る。同様に、n+ 受光領域
18形成のため、200kVの加速電圧でSiを1×1
1 4 cm-2 、0.5μmの深さまでイオン注入し、
1×101 8 cm- 3 の濃度領域を得る。更に、パッシ
ベーション膜8を1500A形成し、n側電極9とし
て、AuGe/Niを1500A、TiPtAuを50
0A堆積する。また、p側電極10として、AuZnを
1500A堆積することにより、図4の素子構造を完成
する。
Next, in order to form the n -- type guard ring region 17, Si is added at 1 × 10 13 cm at an acceleration voltage of 100 kV.
- 2, and ion implantation to a depth of 3000A, 5 × 10
A concentration region of 16 cm -3 is obtained. Similarly, in order to form the n + light receiving region 18, 1 × 1 of Si is applied at an acceleration voltage of 200 kV.
0 14 cm -2 , ion-implanted to a depth of 0.5 μm,
A concentration region of 1 × 10 18 cm −3 is obtained. Further, a passivation film 8 of 1500 A is formed, and AuGe / Ni of 1500 A and TiPtAu of 50 are used as the n-side electrode 9.
0A is deposited. Further, the device structure shown in FIG. 4 is completed by depositing 1,500 A of AuZn as the p-side electrode 10.

【0024】上述した素子構造のもとで作用に述べた原
理により、伝導帯不連続エネルギー(ΔEc)が増加
し、イオン化率比が改善された。また、該障壁層内の正
孔の走行時間が低減され帯域の改善が得られた。その結
果、最大帯域が12GHz、GB積100GHz、イオ
ン化率比(α/β)10、また量子効率75%の低雑
音、高速応答特性を有するアバランシェ増倍型半導体受
光素子を実現した。本発明による素子構造は、具体的に
は、MOVPE、MBE、ガスソースMBE等の成長技
術により、作製することができる。
The conduction band discontinuity energy (ΔEc) was increased and the ionization ratio was improved by the principle described in the operation under the above-described device structure. Further, the transit time of holes in the barrier layer was reduced, and the band was improved. As a result, an avalanche multiplication type semiconductor light receiving element having a maximum band of 12 GHz, a GB product of 100 GHz, an ionization rate ratio (α / β) of 10, low noise with a quantum efficiency of 75%, and high-speed response characteristics was realized. Specifically, the device structure according to the present invention can be manufactured by a growth technique such as MOVPE, MBE, and gas source MBE.

【0025】本発明の第3の実施例について、図面を用
いて詳細に説明する。図6は、請求項3の本発明の一実
施例のアバランシェ増倍型受光素子の断面図である。製
作工程は、p型InP基板12上に、p型InPバッフ
ァ層13を0.5μm、p型InGaAs光吸収層14
を1.5μm、InAlAs400A(オングストロー
ム)/InGaAs200Aの16周期ヘテロ周期構造
アバランシェ増倍層15を1.0μm、及びキャップ層
16を0.5μm順次積層する。ここで、該アバランシ
ェ増倍層15の井戸層(第1層)であるInx Ga
1 - x As層の組成はx=0.458とし、0.5%の
引っ張り応力が負荷されている。また、該アバランシェ
増倍層の障壁層(第2層)であるIny Al1 - y As
層の組成はy=0.447とし、0.5%の引っ張り歪
が負荷されている。
The third embodiment of the present invention will be described in detail with reference to the drawings. FIG. 6 is a sectional view of an avalanche multiplication type light receiving device according to an embodiment of the present invention. In the manufacturing process, the p-type InP buffer layer 13 is formed on the p-type InP substrate 12 by 0.5 μm, and the p-type InGaAs light absorption layer 14 is formed.
1.5 .mu.m, InAlAs400A (angstrom) / InGaAs200A 16-period heteroperiodic structure avalanche multiplication layer 15 of 1.0 .mu.m, and a cap layer 16 of 0.5 .mu.m are sequentially laminated. Here, In x Ga that is a well layer (first layer) of the avalanche multiplication layer 15 is used.
The composition of the 1-x As layer was x = 0.458, and a tensile stress of 0.5% was applied. Further, In y Al 1 -y As which is the barrier layer (second layer) of the avalanche multiplication layer
The composition of the layer was y = 0.447, and a tensile strain of 0.5% was applied.

【0026】その後、n- 型ガードリング領域17形成
のため、100kVの加速電圧でSiを1×101 3
- 2 、3000Aの深さまでイオン注入し、5×10
1 6 cm- 3 の濃度領域を得る。同様に、n+ 受光領域
18形成のため、200kVの加速電圧でSiを1×1
1 4 cm- 2 、0. 5μmの深さまでイオン注入し、
1×101 8 cm- 3 の濃度領域を得る。更に、パッシ
ベーション膜8を1500A形成し、n側電極9とし
て、AuGe/Niを1500A、TiPtAuを50
0A堆積する。また、p側電極10として、AuZnを
1500A堆積することにより、図4の素子構造を完成
する。
Thereafter, to form the n -- type guard ring region 17, Si was added at 1 × 10 13 c at an acceleration voltage of 100 kV.
m -2 , ion implantation up to a depth of 3000 A, 5 × 10
A concentration region of 16 cm -3 is obtained. Similarly, in order to form the n + light receiving region 18, 1 × 1 of Si is applied at an acceleration voltage of 200 kV.
0 1 4 cm -. 2, 0 to ion implantation to a depth of 5 [mu] m,
A concentration region of 1 × 10 18 cm −3 is obtained. Further, a passivation film 8 of 1500 A is formed, and AuGe / Ni of 1500 A and TiPtAu of 50 are used as the n-side electrode 9.
0A is deposited. Further, the device structure shown in FIG. 4 is completed by depositing 1,500 A of AuZn as the p-side electrode 10.

【0027】上述した素子構造のもとで作用に述べた原
理により、伝導帯不連続エネルギー(ΔEc)が増加
し、イオン化率比が改善された。また、該障壁層及び井
戸層内の正孔の走行時間が低減され且つ、ΔEvによる
正孔のパイルアップが緩和され、大幅な帯域の改善が得
られた。その結果、最大帯域が15GHz、GB積11
0GHz、イオン化率比(α/β)10、また量子効率
75%の低雑音、高速応答特性を有するアバランシェ増
倍型半導体受光素子を実現した。本発明による素子構造
は、具体的には、MOVPE、MBE、ガスソースMB
E等の成長技術により、作製することができる。
The conduction band discontinuity energy (ΔEc) was increased and the ionization ratio was improved by the principle described in the operation under the above-described device structure. In addition, the transit time of holes in the barrier layer and the well layer was reduced and the pile-up of holes due to ΔEv was alleviated, resulting in a significant improvement in the band. As a result, the maximum bandwidth is 15 GHz and the GB product is 11
We have realized an avalanche multiplication type semiconductor light receiving element having 0 GHz, an ionization ratio (α / β) of 10, low noise with a quantum efficiency of 75%, and high-speed response characteristics. The device structure according to the present invention is specifically, MOVPE, MBE, gas source MB.
It can be produced by a growth technique such as E.

【0028】[0028]

【発明の効果】本発明による半導体受光素子は、ヘテロ
周期アバランシェ増倍層の井戸層及び障壁層に歪応力を
負荷し、伝導帯不連続エネルギーΔEcをより大きくし
イオン化率比を改善する、あるいは価電子帯不連続エネ
ルギーΔEvを小さくすることにより正孔のパイルアッ
プを緩和する、あるいは井戸層及び障壁層内の正孔質量
を軽くし、走行時間を低減する効果を得ている。これに
より、広帯域で高感度低雑音特性を有する半導体受光素
子を実現できる。
In the semiconductor light receiving device according to the present invention, strain stress is applied to the well layer and the barrier layer of the hetero period avalanche multiplication layer to increase the conduction band discontinuity energy ΔEc and improve the ionization ratio. By reducing the valence band discontinuity energy ΔEv, the pile-up of holes is relaxed, or the mass of holes in the well layer and the barrier layer is reduced, and the transit time is reduced. As a result, it is possible to realize a semiconductor light receiving element having a wide band and high sensitivity and low noise characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による請求項1の受光素子のバンド構造
を説明するための図である。
FIG. 1 is a diagram for explaining a band structure of a light receiving element according to claim 1 of the present invention.

【図2】本発明による請求項2の受光素子のバンド構造
を説明するための図である。
FIG. 2 is a diagram for explaining a band structure of a light receiving element of claim 2 according to the present invention.

【図3】本発明による請求項3の受光素子のバンド構造
を説明するための図である。
FIG. 3 is a diagram for explaining a band structure of the light-receiving element according to claim 3 of the present invention.

【図4】本発明の請求項1の実施例の受光素子を説明す
るための図である。
FIG. 4 is a diagram for explaining a light receiving element according to an embodiment of claim 1 of the present invention.

【図5】本発明の請求項2の実施例の受光素子を説明す
るための図である。
FIG. 5 is a diagram for explaining a light receiving element according to an embodiment of claim 2 of the present invention.

【図6】本発明の請求項3の実施例の受光素子を説明す
るための図である。
FIG. 6 is a diagram for explaining a light receiving element of an embodiment of claim 3 of the present invention.

【図7】従来例のAPDの構造図である。FIG. 7 is a structural diagram of a conventional APD.

【符号の説明】[Explanation of symbols]

1 n型InP基板 2 n型InPバッファ層 3 n型InGaAs光吸収層 4 n型InP層(アバランシェ増倍層) 5 n型InPキャップ層 6 p型受光領域 7 p型ガードリング領域 8 パッシベーション膜 9 n側オーミック電極 10 p側オーミック電極 11 入射光 12 p型InP基板 13 p型InPバッファ層 14 p型InGaAs光吸収層 15 p型InAlAs/InGaAsヘテロ周期構造
アバランシェ増倍層 16 p型InPキャップ層 17 n型ガードリング層 18 n型受光領域
1 n-type InP substrate 2 n-type InP buffer layer 3 n-type InGaAs light absorption layer 4 n-type InP layer (avalanche multiplication layer) 5 n-type InP cap layer 6 p-type light receiving region 7 p-type guard ring region 8 passivation film 9 n-side ohmic electrode 10 p-side ohmic electrode 11 incident light 12 p-type InP substrate 13 p-type InP buffer layer 14 p-type InGaAs light absorption layer 15 p-type InAlAs / InGaAs hetero periodic structure avalanche multiplication layer 16 p-type InP cap layer 17 n type guard ring layer 18 n type light receiving region

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に、光吸収層と、ヘテロ周
期構造アバランシェ増倍半導体層を備える半導体受光素
子において、該ヘテロ周期構造アバランシェ増倍層を構
成する第一の半導体層のIII族原子及びV族原子の平
均イオン化エネルギーをそれぞれEA 及びEB 、第二の
半導体層のIII族原子及びV族原子の平均イオン化エ
ネルギーをそれぞれEC 及びED とした場合、 EA >EC 及び EB <ED の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力及び該第二の半導体層に圧縮応力が負荷されている
ことを特徴とする半導体受光素子。
1. A semiconductor light-receiving device comprising a light absorption layer and a heteroperiodic structure avalanche multiplication semiconductor layer on a semiconductor substrate, wherein a group III atom of the first semiconductor layer constituting the heteroperiodic structure avalanche multiplication layer. When the average ionization energies of the group V and V atoms are E A and E B , and the average ionization energies of the group III and V atoms of the second semiconductor layer are E C and E D , respectively, E A > E C and A semiconductor light-receiving element characterized in that the relationship of E B <E D holds, and that the first semiconductor layer is loaded with tensile stress and the second semiconductor layer is loaded with compressive stress.
【請求項2】 半導体基板上に、光吸収層と、ヘテロ周
期構造アバランシェ増倍半導体層を備える半導体受光素
子において、該ヘテロ周期構造アバランシェ増倍層を構
成する第一の半導体層のIII族原子及びV族原子の平
均イオン化エネルギーをそれぞれEA 及びEB 、第二の
半導体層のIII族原子及びV族原子の平均イオン化エ
ネルギーをそれぞれEC 及びED とした場合、 EA >EC 及び EB <ED の関係が成り立ち、且つ、該第一の半導体層に圧縮応力
及び該第二の半導体層に引っ張り応力が負荷されている
ことを特徴とする半導体受光素子。
2. A group III atom of a first semiconductor layer constituting a heteroperiodic structure avalanche multiplication layer in a semiconductor light receiving device comprising a light absorption layer and a heteroperiodic structure avalanche multiplication semiconductor layer on a semiconductor substrate. When the average ionization energies of the group V and V atoms are E A and E B , and the average ionization energies of the group III and V atoms of the second semiconductor layer are E C and E D , respectively, E A > E C and holds the relationship of E B <E D, and a semiconductor light receiving element, characterized in that tensile stress in said first semiconductor layer to compressive stress and said second semiconductor layer is loaded.
【請求項3】 半導体基板上に、光吸収層と、ヘテロ周
期構造アバランシェ増倍半導体層を備える半導体受光素
子において、該ヘテロ周期構造アバランシェ増倍層を構
成する第一の半導体層のIII族原子及びV族原子の平
均イオン化エネルギーをそれぞれEA 及びEB 、第二の
半導体層のIII族原子及びV族原子の平均イオン化エ
ネルギーをそれぞれEC 及びED とした場合、 EA >EC 及び EB <ED の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力及び該第二の半導体層に引っ張り応力が負荷されて
いることを特徴とする半導体受光素子。
3. A semiconductor light-receiving element comprising a light absorption layer and a heteroperiodic structure avalanche multiplication semiconductor layer on a semiconductor substrate, wherein a group III atom of the first semiconductor layer constituting the heteroperiodic structure avalanche multiplication layer. When the average ionization energies of the group V and V atoms are E A and E B , and the average ionization energies of the group III and V atoms of the second semiconductor layer are E C and E D , respectively, E A > E C and It holds the relationship of E B <E D, and a semiconductor light receiving element, characterized in that tensile stress in the stress and said second semiconductor layer tensile said first semiconductor layer is loaded.
JP3163057A 1991-03-28 1991-07-03 Semiconductor light receiving element Expired - Fee Related JP3001291B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3163057A JP3001291B2 (en) 1991-07-03 1991-07-03 Semiconductor light receiving element
DE69229369T DE69229369T2 (en) 1991-03-28 1992-03-27 Semiconductor photodetector with avalanche multiplication
EP92105384A EP0506127B1 (en) 1991-03-28 1992-03-27 Semiconductor photodetector using avalanche multiplication
US08/203,869 US5471068A (en) 1991-03-28 1994-02-28 Semiconductor photodetector using avalanche multiplication and strained layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3163057A JP3001291B2 (en) 1991-07-03 1991-07-03 Semiconductor light receiving element

Publications (2)

Publication Number Publication Date
JPH0513806A true JPH0513806A (en) 1993-01-22
JP3001291B2 JP3001291B2 (en) 2000-01-24

Family

ID=15766358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3163057A Expired - Fee Related JP3001291B2 (en) 1991-03-28 1991-07-03 Semiconductor light receiving element

Country Status (1)

Country Link
JP (1) JP3001291B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291357A (en) * 1993-03-31 1994-10-18 Nec Corp Semiconductor light receiving device
CN116169200A (en) * 2023-04-26 2023-05-26 北京心灵方舟科技发展有限公司 Near infrared sensitive silicon photomultiplier and manufacturing process method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290575A (en) * 1988-09-28 1990-03-30 Hitachi Ltd Semiconductor photodetecting element
JPH02202058A (en) * 1989-01-31 1990-08-10 Fujitsu Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290575A (en) * 1988-09-28 1990-03-30 Hitachi Ltd Semiconductor photodetecting element
JPH02202058A (en) * 1989-01-31 1990-08-10 Fujitsu Ltd Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291357A (en) * 1993-03-31 1994-10-18 Nec Corp Semiconductor light receiving device
CN116169200A (en) * 2023-04-26 2023-05-26 北京心灵方舟科技发展有限公司 Near infrared sensitive silicon photomultiplier and manufacturing process method thereof

Also Published As

Publication number Publication date
JP3001291B2 (en) 2000-01-24

Similar Documents

Publication Publication Date Title
JP2937404B2 (en) Semiconductor light receiving element
JP2699807B2 (en) Compositionally modulated avalanche photodiode
JP2845081B2 (en) Semiconductor light receiving element
US5471068A (en) Semiconductor photodetector using avalanche multiplication and strained layers
JP7224560B1 (en) Semiconductor light-receiving element and method for manufacturing semiconductor light-receiving element
US5338947A (en) Avalanche photodiode including a multiplication layer and a photoabsorption layer
JPH0821727B2 (en) Avalanche photodiode
JPH0521829A (en) Semiconductor device
JP2747299B2 (en) Semiconductor light receiving element
JP4058921B2 (en) Semiconductor photo detector
JP2590817B2 (en) Photo Detector
JPH02119274A (en) Avalanche photodiode
JPH0513806A (en) Semiconductor photoelector
JPH0493088A (en) Avalanche photodiode
JP3018589B2 (en) Semiconductor light receiving element
JP2936770B2 (en) Semiconductor light receiving element
JP2671569B2 (en) Avalanche photodiode
JPH04241473A (en) Avalanche photo diode
JP2739824B2 (en) Semiconductor light receiving element
CN113284972B (en) Quantum well avalanche photodiode
JP7422955B1 (en) Semiconductor photodetector and method for manufacturing semiconductor photodetector
JP2730297B2 (en) Semiconductor light receiving element
JP2998471B2 (en) Semiconductor light receiving element
JPH04372178A (en) Semiconductor photodetector element
JP2669040B2 (en) Avalanche photodiode

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980331

LAPS Cancellation because of no payment of annual fees