JPH05136693A - 位相ロツクループ - Google Patents
位相ロツクループInfo
- Publication number
- JPH05136693A JPH05136693A JP3300535A JP30053591A JPH05136693A JP H05136693 A JPH05136693 A JP H05136693A JP 3300535 A JP3300535 A JP 3300535A JP 30053591 A JP30053591 A JP 30053591A JP H05136693 A JPH05136693 A JP H05136693A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- oscillation
- controlled oscillator
- potential
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 位相ロックループの発振動作を安定化する。
【構成】 電圧制御発振器１０を構成するＣＭＯＳトラ
ンジスタ１１の接地側に発振制御用のＭＯＳトランジス
タ１２を接続すると共に電源側に補償用のＭＯＳトラン
ジスタ１３を接続する。補償用のＭＯＳトランジスタ１
３のゲートには、温度変化に対応して変動する補償電圧
ＶTCを温度補償回路２０から供給する。発振制御用のＭ
ＯＳトランジスタ１２には、発振の起動時に第２の制御
電圧ＶC2を電圧補償回路３０から選択回路６を通して供
給する。第２の制御電圧ＶC2を電圧制御発振器１０に与
えて発振クロックＯＣＫの周波数を固定した後、基準ク
ロックＲＣＫと発振クロックＯＣＫとの位相差に応じて
変化する第１の制御電圧ＶC1を電圧制御発振器１０に供
給する。
ンジスタ１１の接地側に発振制御用のＭＯＳトランジス
タ１２を接続すると共に電源側に補償用のＭＯＳトラン
ジスタ１３を接続する。補償用のＭＯＳトランジスタ１
３のゲートには、温度変化に対応して変動する補償電圧
ＶTCを温度補償回路２０から供給する。発振制御用のＭ
ＯＳトランジスタ１２には、発振の起動時に第２の制御
電圧ＶC2を電圧補償回路３０から選択回路６を通して供
給する。第２の制御電圧ＶC2を電圧制御発振器１０に与
えて発振クロックＯＣＫの周波数を固定した後、基準ク
ロックＲＣＫと発振クロックＯＣＫとの位相差に応じて
変化する第１の制御電圧ＶC1を電圧制御発振器１０に供
給する。
Description
【０００１】
【産業上の利用分野】本発明は、基準クロックに対して
発振クロックを追従させる位相ロックループに関する。
発振クロックを追従させる位相ロックループに関する。
【０００２】
【従来の技術】一定周期を有する基準クロックに対して
周波数追尾を行う位相ロックループにおいては、制御電
圧に応じて発振クロックの周波数が変化する電圧制御発
振回路と、この発振クロックを基準クロックと位相比較
する位相比較器と、位相比較出力を制御電圧として電圧
制御発振器に与えるフィルタとにより閉ループが構成さ
れる。このような位相ロックループで発振を起動させる
際には、電圧制御発振器に所定の固定電圧を制御電圧と
して与えて発振周波数を固定し、その後に位相比較器の
出力から得られる電圧を制御電圧として電圧制御発振器
に与えている。従って、発振クロックが基準クロックに
同期するまでの期間、即ち位相ロックループがロックす
るまでの期間が短縮されてスムーズな立ち上がりが可能
になる。図２は、従来の位相ロックループの回路図であ
る。
周波数追尾を行う位相ロックループにおいては、制御電
圧に応じて発振クロックの周波数が変化する電圧制御発
振回路と、この発振クロックを基準クロックと位相比較
する位相比較器と、位相比較出力を制御電圧として電圧
制御発振器に与えるフィルタとにより閉ループが構成さ
れる。このような位相ロックループで発振を起動させる
際には、電圧制御発振器に所定の固定電圧を制御電圧と
して与えて発振周波数を固定し、その後に位相比較器の
出力から得られる電圧を制御電圧として電圧制御発振器
に与えている。従って、発振クロックが基準クロックに
同期するまでの期間、即ち位相ロックループがロックす
るまでの期間が短縮されてスムーズな立ち上がりが可能
になる。図２は、従来の位相ロックループの回路図であ
る。
【０００３】電圧制御発振器１は、直列接続された奇数
段のＣＭＯＳトランジスタ２の出力を入力側に帰還して
発振を得るリングオシレータで構成され、各ＣＭＯＳト
ランジスタ２の接地側に接続されるＮチャンネル型ＭＯ
Ｓトランジスタ３のゲートに発振制御用の電圧が与えら
れることにより発振クロックＯＣＫの周波数が決定され
る。位相比較器４は、電圧制御発振器１の発振クロック
ＯＣＫと、一定周期の基準クロックＲＣＫとの位相差を
検波し、互いの位相差を示す検波出力ＰＤをローパスフ
ィルタ５に入力する。ローパスフィルタ５は、発振クロ
ックＯＣＫとの位相差を示す位相比較器４の出力ＰＤの
高周波成分を除去し、第１の制御電圧Ｖ C1として選択回
路６に入力する。この選択回路６には、電源電圧を分圧
する分圧回路７から第２の制御電圧ＶC2が入力され、第
１の制御電圧ＶC1あるいは第２の制御電圧ＶC2が選択回
路６から電圧制御発振器１の発振クロックＯＣＫの周波
数を決定するＭＯＳトランジスタ３のゲートに与えられ
る。
段のＣＭＯＳトランジスタ２の出力を入力側に帰還して
発振を得るリングオシレータで構成され、各ＣＭＯＳト
ランジスタ２の接地側に接続されるＮチャンネル型ＭＯ
Ｓトランジスタ３のゲートに発振制御用の電圧が与えら
れることにより発振クロックＯＣＫの周波数が決定され
る。位相比較器４は、電圧制御発振器１の発振クロック
ＯＣＫと、一定周期の基準クロックＲＣＫとの位相差を
検波し、互いの位相差を示す検波出力ＰＤをローパスフ
ィルタ５に入力する。ローパスフィルタ５は、発振クロ
ックＯＣＫとの位相差を示す位相比較器４の出力ＰＤの
高周波成分を除去し、第１の制御電圧Ｖ C1として選択回
路６に入力する。この選択回路６には、電源電圧を分圧
する分圧回路７から第２の制御電圧ＶC2が入力され、第
１の制御電圧ＶC1あるいは第２の制御電圧ＶC2が選択回
路６から電圧制御発振器１の発振クロックＯＣＫの周波
数を決定するＭＯＳトランジスタ３のゲートに与えられ
る。
【０００４】位相比較器４の出力から得られる第１の制
御電圧ＶC1は、発振クロックＯＣＫと基準クロックＲＣ
Ｋとの位相差に応じて変動し、電圧制御発振器１の発振
クロックＯＣＫが基準クロックＲＣＫに同期するように
周波数の制御を行う。これに対して第２の制御電圧ＶC2
は、固定の電位を有しており、電圧制御発振器１の発振
クロックＯＣＫを所定の周波数に固定する。そこで選択
回路６は、位相ロックループの発振を起動させる際、初
めに第２の制御電圧ＶC2を選択して電圧制御発振器１に
入力することて電圧制御発振器１の発振クロックＯＣＫ
を基準クロックＲＣＫに近い周波数に一旦固定し、その
後に第１の制御電圧ＶC1を選択して電圧制御発振器１に
入力して発振クロックＯＣＫを基準クロックＲＣＫに同
期させるように構成される。即ち、発振の起動時には、
電圧制御発振器１の発振クロックＯＣＫが基準クロック
ＲＣＫに対して大きくずれた周波数となり、発振クロッ
クＯＣＫを基準クロックＲＣＫに同期させるまでの期間
が長くなる場合があるため、発振クロックＯＣＫの周波
数を予め基準クロックＲＣＫの周波数付近に固定するよ
うに所定のレベルを有する第２の制御電圧ＶC2を電圧制
御発振器１に入力している。これにより、発振クロック
ＯＣＫを素早く基準クロックＲＣＫに同期させることが
できる。
御電圧ＶC1は、発振クロックＯＣＫと基準クロックＲＣ
Ｋとの位相差に応じて変動し、電圧制御発振器１の発振
クロックＯＣＫが基準クロックＲＣＫに同期するように
周波数の制御を行う。これに対して第２の制御電圧ＶC2
は、固定の電位を有しており、電圧制御発振器１の発振
クロックＯＣＫを所定の周波数に固定する。そこで選択
回路６は、位相ロックループの発振を起動させる際、初
めに第２の制御電圧ＶC2を選択して電圧制御発振器１に
入力することて電圧制御発振器１の発振クロックＯＣＫ
を基準クロックＲＣＫに近い周波数に一旦固定し、その
後に第１の制御電圧ＶC1を選択して電圧制御発振器１に
入力して発振クロックＯＣＫを基準クロックＲＣＫに同
期させるように構成される。即ち、発振の起動時には、
電圧制御発振器１の発振クロックＯＣＫが基準クロック
ＲＣＫに対して大きくずれた周波数となり、発振クロッ
クＯＣＫを基準クロックＲＣＫに同期させるまでの期間
が長くなる場合があるため、発振クロックＯＣＫの周波
数を予め基準クロックＲＣＫの周波数付近に固定するよ
うに所定のレベルを有する第２の制御電圧ＶC2を電圧制
御発振器１に入力している。これにより、発振クロック
ＯＣＫを素早く基準クロックＲＣＫに同期させることが
できる。
【０００５】
【発明が解決しようとする課題】以上のような位相ロッ
クループにおいては、例えば、発振クロックＯＣＫを基
準クロックＲＣＫより高めの周波数に固定し、そして発
振クロックＯＣＫの周波数を徐々に低くして基準クロッ
クＲＣＫに一致させるような制御が行われる。このた
め、初めに設定する発振クロックＯＣＫの周波数は、基
準クロックＲＣＫの周波数に対して僅かに高くすること
が好ましい。しかしながら、電源電位の変動による第２
の制御電圧ＶC2の変化や、電圧制御発振器１を構成する
各ＭＯＳトランジスタ２、３の温度特性により発振クロ
ックＯＣＫの周波数が不安定となり、発振クロックＯＣ
Ｋの周波数が基準クロックＲＣＫの周波数より低くなっ
てしまうような場合が生じる。従って、発振クロックＯ
ＣＫが基準クロックＲＣＫに同期するまでに必要以上の
時間を要したり、場合によっては全く同期しないような
ことが発生する虞がある。
クループにおいては、例えば、発振クロックＯＣＫを基
準クロックＲＣＫより高めの周波数に固定し、そして発
振クロックＯＣＫの周波数を徐々に低くして基準クロッ
クＲＣＫに一致させるような制御が行われる。このた
め、初めに設定する発振クロックＯＣＫの周波数は、基
準クロックＲＣＫの周波数に対して僅かに高くすること
が好ましい。しかしながら、電源電位の変動による第２
の制御電圧ＶC2の変化や、電圧制御発振器１を構成する
各ＭＯＳトランジスタ２、３の温度特性により発振クロ
ックＯＣＫの周波数が不安定となり、発振クロックＯＣ
Ｋの周波数が基準クロックＲＣＫの周波数より低くなっ
てしまうような場合が生じる。従って、発振クロックＯ
ＣＫが基準クロックＲＣＫに同期するまでに必要以上の
時間を要したり、場合によっては全く同期しないような
ことが発生する虞がある。
【０００６】そこで本発明は、電圧制御発振器１の起動
時に設定する発振クロックＯＣＫの周波数の変動を抑圧
し、周波数追尾の動作を安定化することを目的とする。
時に設定する発振クロックＯＣＫの周波数の変動を抑圧
し、周波数追尾の動作を安定化することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、制御電圧の変化に応答して発振クロックの周波数を
変動する電圧制御発振器と、周辺温度の変化に従う補償
電圧を供給して上記電圧制御発振器の温度変化に伴う発
振周波数の変動を補償する第１の補償手段と、一定周期
の基準クロックに対する上記発振クロックの位相差を検
波する位相比較器と、この位相比較器の出力が示す位相
差に対応して変動する第１の電位を発生するフィルタ
と、電源電位の変動を補償して一定の電位を示す第２の
電位を発生する第２の補償手段と、上記第１の電位ある
いは第２の電位を制御電圧として上記電圧制御発振器に
選択的に供給する選択手段と、を備えたことにある。
解決するために成されたもので、その特徴とするところ
は、制御電圧の変化に応答して発振クロックの周波数を
変動する電圧制御発振器と、周辺温度の変化に従う補償
電圧を供給して上記電圧制御発振器の温度変化に伴う発
振周波数の変動を補償する第１の補償手段と、一定周期
の基準クロックに対する上記発振クロックの位相差を検
波する位相比較器と、この位相比較器の出力が示す位相
差に対応して変動する第１の電位を発生するフィルタ
と、電源電位の変動を補償して一定の電位を示す第２の
電位を発生する第２の補償手段と、上記第１の電位ある
いは第２の電位を制御電圧として上記電圧制御発振器に
選択的に供給する選択手段と、を備えたことにある。
【０００８】
【作用】本発明によれば、温度変化に対して、第１の補
償手段が電圧制御発振器の発振クロックの周波数を補償
して一定に保ち、同時に電源電位の変動に対しては、第
２の補償手段が制御電圧の変動を補償して電圧制御発振
器の発振クロックの周波数の変動を抑圧する。従って、
電圧制御発振器に起動時に設定される発振クロックの周
波数が温度変化や電源電位の変動に対して変動しにくく
なる。
償手段が電圧制御発振器の発振クロックの周波数を補償
して一定に保ち、同時に電源電位の変動に対しては、第
２の補償手段が制御電圧の変動を補償して電圧制御発振
器の発振クロックの周波数の変動を抑圧する。従って、
電圧制御発振器に起動時に設定される発振クロックの周
波数が温度変化や電源電位の変動に対して変動しにくく
なる。
【０００９】
【実施例】図１は、本発明の位相ロックループの回路図
である。この図において、位相比較器４、ローパスフィ
ルタ５及び選択回路６は、図２と同一であり、同一部分
に同一符号が付してある。電圧制御発振器１０は、図２
の電圧制御発振器１と同様に、奇数段のＣＭＯＳトラン
ジスタ１１からなるリングオシレータで構成され、各Ｃ
ＭＯＳトランジスタ１１の接地側に接続される発振制御
用のＮチャンネル型ＭＯＳトランジスタ１２に与えられ
る電圧により発振クロックＯＣＫの周波数が設定され
る。また、各ＣＭＯＳトランジスタ１１の電源側には、
Ｐチャンネル型ＭＯＳトランジスタ１３がそれぞれ接続
され、このＭＯＳトランジスタ１３のゲートに、温度の
上昇に伴ってＭＯＳトランジスタ１３をオンさせるよう
な温度補償電圧ＶTCが印加される。
である。この図において、位相比較器４、ローパスフィ
ルタ５及び選択回路６は、図２と同一であり、同一部分
に同一符号が付してある。電圧制御発振器１０は、図２
の電圧制御発振器１と同様に、奇数段のＣＭＯＳトラン
ジスタ１１からなるリングオシレータで構成され、各Ｃ
ＭＯＳトランジスタ１１の接地側に接続される発振制御
用のＮチャンネル型ＭＯＳトランジスタ１２に与えられ
る電圧により発振クロックＯＣＫの周波数が設定され
る。また、各ＣＭＯＳトランジスタ１１の電源側には、
Ｐチャンネル型ＭＯＳトランジスタ１３がそれぞれ接続
され、このＭＯＳトランジスタ１３のゲートに、温度の
上昇に伴ってＭＯＳトランジスタ１３をオンさせるよう
な温度補償電圧ＶTCが印加される。
【００１０】この温度補償電圧ＶTCを発生する温度補償
回路２０は、電源接地間に直列に接続される抵抗２１及
びゲートがドレインに接続されるＮチャンネル型ＭＯＳ
トランジスタ２２と、この抵抗２１及びＭＯＳトランジ
スタ２２の接続点の出力を受けるＣＭＯＳトランジスタ
２３と、このＣＭＯＳトランジスタ２３の出力側に接続
されてゲートがドレインに接続されるＰチャンネル型Ｍ
ＯＳトランジスタ２４とで構成され、ＣＭＯＳトランジ
スタ２３の出力を温度補償電圧ＶTCとして電圧制御発振
器１０に供給している。従って、温度上昇によりＭＯＳ
トランジスタ２２の駆動能力が低下すると、ＭＯＳトラ
ンジスタ２２での電圧降下が大きくなり、抵抗２１とＭ
ＯＳトランジスタ２２との接続点の電位が上昇するた
め、ＣＭＯＳトランジスタ２３のＰチャンネル側がオフ
してＮチャンネル側がオンする方向に動作してＣＭＯＳ
トランジスタ１７の出力である温度補償電圧ＶTCが引き
上げられる。この温度補償電圧ＶTCの上昇により、電圧
制御発振器１０の各ＣＭＯＳトランジスタ１１に接続さ
れたＭＯＳトランジスタ１３のオン抵抗が低くなるた
め、温度上昇によるＣＭＯＳトランジスタ１１の駆動能
力の低下が補償されて各ＣＭＯＳトランジスタ１１の遅
延量の増大が抑圧され、発振クロックＯＣＫの周波数の
大幅な変動が防止される。
回路２０は、電源接地間に直列に接続される抵抗２１及
びゲートがドレインに接続されるＮチャンネル型ＭＯＳ
トランジスタ２２と、この抵抗２１及びＭＯＳトランジ
スタ２２の接続点の出力を受けるＣＭＯＳトランジスタ
２３と、このＣＭＯＳトランジスタ２３の出力側に接続
されてゲートがドレインに接続されるＰチャンネル型Ｍ
ＯＳトランジスタ２４とで構成され、ＣＭＯＳトランジ
スタ２３の出力を温度補償電圧ＶTCとして電圧制御発振
器１０に供給している。従って、温度上昇によりＭＯＳ
トランジスタ２２の駆動能力が低下すると、ＭＯＳトラ
ンジスタ２２での電圧降下が大きくなり、抵抗２１とＭ
ＯＳトランジスタ２２との接続点の電位が上昇するた
め、ＣＭＯＳトランジスタ２３のＰチャンネル側がオフ
してＮチャンネル側がオンする方向に動作してＣＭＯＳ
トランジスタ１７の出力である温度補償電圧ＶTCが引き
上げられる。この温度補償電圧ＶTCの上昇により、電圧
制御発振器１０の各ＣＭＯＳトランジスタ１１に接続さ
れたＭＯＳトランジスタ１３のオン抵抗が低くなるた
め、温度上昇によるＣＭＯＳトランジスタ１１の駆動能
力の低下が補償されて各ＣＭＯＳトランジスタ１１の遅
延量の増大が抑圧され、発振クロックＯＣＫの周波数の
大幅な変動が防止される。
【００１１】また、ＭＯＳトランジスタ１２のゲートに
は、発振クロックＯＣＫと基準クロックＲＣＫとの位相
差に応じて変動する第１の制御電圧ＶC1あるいは固定レ
ベルの第２の制御電圧ＶC2の何れかが選択回路６から供
給される。第１の制御電圧Ｖ C1については、図２と同様
にして、電圧制御発振器１０が出力する発振クロックＯ
ＣＫと基準クロックＲＣＫとの位相差を検波する位相比
較器４の比較出力ＰＤから得られ、選択回路６に入力さ
れる。一方、第２の制御電圧ＶC2は、電源電位の変動に
拘らず一定レベルの出力を得られる電圧補償回路３０か
ら得られて選択回路６に入力される。一定レベルの第２
の制御電圧ＶC2を発生する電位補償回路３０は、電源側
に接続されてゲートに電源電位が与えられるＮチャンネ
ル型ＭＯＳトランジスタ３１と、接地側に直列に接続さ
れてゲートがドレインに接続される２つのＮチャンネル
型ＭＯＳトランジスタ３２、３３とで構成され、ＭＯＳ
トランジスタ３１とＭＯＳトランジスタ３２の接続点の
電位を第２の制御電圧ＶC2として出力する。このような
電圧補償回路３０によると、ＭＯＳトランジスタ３２の
電源側の電位が、接地電位に対して常にＭＯＳトランジ
スタ３２及び３３の閾値分だけ高い電位を示すことにな
るため、ＭＯＳトランジスタ３１、３２の接続点から得
られる第２の制御電圧ＶC2は、電源電位の変動に関係な
く常に一定のレベルを保持する。
は、発振クロックＯＣＫと基準クロックＲＣＫとの位相
差に応じて変動する第１の制御電圧ＶC1あるいは固定レ
ベルの第２の制御電圧ＶC2の何れかが選択回路６から供
給される。第１の制御電圧Ｖ C1については、図２と同様
にして、電圧制御発振器１０が出力する発振クロックＯ
ＣＫと基準クロックＲＣＫとの位相差を検波する位相比
較器４の比較出力ＰＤから得られ、選択回路６に入力さ
れる。一方、第２の制御電圧ＶC2は、電源電位の変動に
拘らず一定レベルの出力を得られる電圧補償回路３０か
ら得られて選択回路６に入力される。一定レベルの第２
の制御電圧ＶC2を発生する電位補償回路３０は、電源側
に接続されてゲートに電源電位が与えられるＮチャンネ
ル型ＭＯＳトランジスタ３１と、接地側に直列に接続さ
れてゲートがドレインに接続される２つのＮチャンネル
型ＭＯＳトランジスタ３２、３３とで構成され、ＭＯＳ
トランジスタ３１とＭＯＳトランジスタ３２の接続点の
電位を第２の制御電圧ＶC2として出力する。このような
電圧補償回路３０によると、ＭＯＳトランジスタ３２の
電源側の電位が、接地電位に対して常にＭＯＳトランジ
スタ３２及び３３の閾値分だけ高い電位を示すことにな
るため、ＭＯＳトランジスタ３１、３２の接続点から得
られる第２の制御電圧ＶC2は、電源電位の変動に関係な
く常に一定のレベルを保持する。
【００１２】以上のような位相ロックループにおいて
は、発振の起動時に電圧制御発振器１０に設定される発
振クロックＯＣＫの周波数が、電源電位の変動や周辺温
度の変化の影響を受けることなく、所望の値を維持す
る。なお、本実施例においては、電圧制御発振器１０を
構成するＣＭＯＳトランジスタ１１の接地側に発振制御
用のＭＯＳトランジスタ１２を接続し、電源側に補償用
のＭＯＳトランジスタ１３を接続する場合を例示してあ
るが、それぞれのＭＯＳトランジスタは、ＣＭＯＳトラ
ンジスタ１１の何れの側に接続するようにしても図１と
同様に電圧制御発振器１０を構成できる。
は、発振の起動時に電圧制御発振器１０に設定される発
振クロックＯＣＫの周波数が、電源電位の変動や周辺温
度の変化の影響を受けることなく、所望の値を維持す
る。なお、本実施例においては、電圧制御発振器１０を
構成するＣＭＯＳトランジスタ１１の接地側に発振制御
用のＭＯＳトランジスタ１２を接続し、電源側に補償用
のＭＯＳトランジスタ１３を接続する場合を例示してあ
るが、それぞれのＭＯＳトランジスタは、ＣＭＯＳトラ
ンジスタ１１の何れの側に接続するようにしても図１と
同様に電圧制御発振器１０を構成できる。
【００１３】
【発明の効果】本発明によれば、発振の起動時に電圧制
御発振器に設定される発振クロックの周波数が、電源電
位の変動や温度変化の影響を受けて大きく変動すること
がなくなり、電圧制御発振器の発振が基準クロックに近
い周波数に確実に設定される。従って、回路動作が安定
し、電圧制御発振器に与える制御電圧を固定電圧から位
相差に応じて変動する電圧に切り換えたときに電圧制御
発振器の発振クロックが素早く基準クロックに追従する
ため、発振の立ち上がりが早くなる。
御発振器に設定される発振クロックの周波数が、電源電
位の変動や温度変化の影響を受けて大きく変動すること
がなくなり、電圧制御発振器の発振が基準クロックに近
い周波数に確実に設定される。従って、回路動作が安定
し、電圧制御発振器に与える制御電圧を固定電圧から位
相差に応じて変動する電圧に切り換えたときに電圧制御
発振器の発振クロックが素早く基準クロックに追従する
ため、発振の立ち上がりが早くなる。
【図１】本発明の位相ロックループの構成を示す回路図
である。
である。
【図２】従来の位相ロックループの構成を示す回路図で
ある。
ある。
１、１０ 電圧制御発振器 ２、１１ ＣＭＯＳトランジスタ ３、１２ Ｎチャンネル型ＭＯＳトランジスタ ４ 位相比較器 ５ ローパスフィルタ ６ 選択回路 １３ Ｐチャンネル型ＭＯＳトランジスタ ２０ 温度補償回路 ３０ 電圧補償回路
Claims (2)
- 【請求項１】 制御電圧の変化に応答して発振クロック
の周波数を変動する電圧制御発振器と、周辺温度の変化
に従う補償電圧を供給して上記電圧制御発振器の温度変
化に伴う発振周波数の変動を補償する第１の補償手段
と、一定周期の基準クロックに対する上記発振クロック
の位相差を検波する位相比較器と、この位相比較器の出
力が示す位相差に対応して変動する第１の電位を発生す
るフィルタと、電源電位の変動を補償して一定の電位を
示す第２の電位を発生する第２の補償手段と、上記第１
の電位あるいは第２の電位を制御電圧として上記電圧制
御発振器に選択的に供給する選択手段と、を備えたこと
を特徴とする位相ロックループ。 - 【請求項２】 上記選択手段は、上記電圧制御発振器に
上記第２の電位を供給して発振クロックの周波数を固定
した後に上記第１の電位を供給し、上記基準クロックに
対して上記電圧制御発振器の発振クロックを追従させる
選択制御手段を含むことを特徴とする請求項１記載の位
相ロックループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300535A JP2766103B2 (ja) | 1991-11-15 | 1991-11-15 | 位相ロックループ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300535A JP2766103B2 (ja) | 1991-11-15 | 1991-11-15 | 位相ロックループ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136693A true JPH05136693A (ja) | 1993-06-01 |
| JP2766103B2 JP2766103B2 (ja) | 1998-06-18 |
Family
ID=17885996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300535A Expired - Lifetime JP2766103B2 (ja) | 1991-11-15 | 1991-11-15 | 位相ロックループ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766103B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977558B2 (en) | 2003-08-28 | 2005-12-20 | International Busines Machines Corporation | Self-adaptive voltage regulator for a phase-locked loop |
| JP2008289119A (ja) * | 2007-05-16 | 2008-11-27 | Hynix Semiconductor Inc | Ｐｌｌとその駆動方法 |
| JP2009153110A (ja) * | 2007-11-29 | 2009-07-09 | Nec Lcd Technologies Ltd | 遅延素子、可変遅延線及び電圧制御発振器並びにそれを備えた表示装置及びシステム |
| US8384462B2 (en) | 2007-11-29 | 2013-02-26 | Nlt Technologies, Ltd. | Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same |
| CN107830940A (zh) * | 2017-10-13 | 2018-03-23 | 京东方科技集团股份有限公司 | 一种温度传感器、阵列基板、显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0357322A (ja) * | 1989-07-25 | 1991-03-12 | Fujitsu Ltd | Ｐｌｌ立ち上がり時間改善回路 |
-
1991
- 1991-11-15 JP JP3300535A patent/JP2766103B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0357322A (ja) * | 1989-07-25 | 1991-03-12 | Fujitsu Ltd | Ｐｌｌ立ち上がり時間改善回路 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977558B2 (en) | 2003-08-28 | 2005-12-20 | International Busines Machines Corporation | Self-adaptive voltage regulator for a phase-locked loop |
| JP2008289119A (ja) * | 2007-05-16 | 2008-11-27 | Hynix Semiconductor Inc | Ｐｌｌとその駆動方法 |
| JP2009153110A (ja) * | 2007-11-29 | 2009-07-09 | Nec Lcd Technologies Ltd | 遅延素子、可変遅延線及び電圧制御発振器並びにそれを備えた表示装置及びシステム |
| US8384462B2 (en) | 2007-11-29 | 2013-02-26 | Nlt Technologies, Ltd. | Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same |
| JP2014042314A (ja) * | 2007-11-29 | 2014-03-06 | Nlt Technologies Ltd | 可変遅延線及び可変遅延線を備えた表示装置及びシステム |
| CN107830940A (zh) * | 2017-10-13 | 2018-03-23 | 京东方科技集团股份有限公司 | 一种温度传感器、阵列基板、显示装置 |
| US11255732B2 (en) | 2017-10-13 | 2022-02-22 | Boe Technology Group Co., Ltd. | Temperature sensor, array substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2766103B2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646563A (en) | Charge pump with near zero offset current | |
| US6954092B2 (en) | Charge pump circuit and PLL circuit using same | |
| JP3338748B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP5515216B2 (ja) | フィードフォワード分割器を有する適応帯域幅位相ロックループ | |
| JP2000269808A (ja) | Ｐｌｌ回路 | |
| US6624706B2 (en) | Automatic bias adjustment circuit for use in PLL circuit | |
| US7154352B2 (en) | Clock generator and related biasing circuit | |
| US5081428A (en) | Voltage controlled oscillator having 50% duty cycle clock | |
| US7696834B2 (en) | Voltage controlled oscillator and method capable of reducing phase noise and jitter with startup gain | |
| US10771073B2 (en) | Frequency synthesizer with dynamically selected level shifting of the oscillating output signal | |
| US7342465B2 (en) | Voltage-controlled oscillator with stable gain over a wide frequency range | |
| US7835220B2 (en) | PLL circuit for increasing potential difference between ground voltage and reference voltage or power source voltage of oscillation circuit | |
| US6614318B1 (en) | Voltage controlled oscillator with jitter correction | |
| US20050175135A1 (en) | Delay circuit with timing adjustment function | |
| US9401699B2 (en) | High frequency low-gain noise ring-type VCO oscillator leading to a low-noise/area PLL | |
| JPH05136693A (ja) | 位相ロツクループ | |
| US7113014B1 (en) | Pulse width modulator | |
| US5949289A (en) | Voltage regulator circuit and phase-locked loop using same | |
| US20090206893A1 (en) | Charge pump circuit and pll circuit | |
| JP2000188527A (ja) | 電圧制御発振器 | |
| TWI637601B (zh) | 頻帶選擇時脈資料回復電路以及相關方法 | |
| JP3105823B2 (ja) | 電圧電流変換回路 | |
| US8619937B2 (en) | Integrated CMOS clock generator with a self-biased phase locked loop circuit | |
| US20210167785A1 (en) | Oscillator closed loop frequency control | |
| JPH09307437A (ja) | フェーズロックドループ回路 |