JPH05136397A - Ｉｉｉ−ｖ族系化合物半導体装置の製造方法 - Google Patents
Ｉｉｉ−ｖ族系化合物半導体装置の製造方法Info
- Publication number
- JPH05136397A JPH05136397A JP30065391A JP30065391A JPH05136397A JP H05136397 A JPH05136397 A JP H05136397A JP 30065391 A JP30065391 A JP 30065391A JP 30065391 A JP30065391 A JP 30065391A JP H05136397 A JPH05136397 A JP H05136397A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- inas
- semiconductor device
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 一つのドーパントを用いてｐ形およびｎ形の
層を形成すると共に，絶縁化特性のよい絶縁層を形成す
る。 【構成】 ＩnＧaＡsおよびＩnＡlＡsを積層した化合物
半導体装置の製造方法において，ｐ形ＩnＧaＡs層の形
成に際してはＩnＡsとＧaＡsを交互に超格子構造で積層
すると共に，ＧaＡs層を積層する際に不純物としてＣを
ドーピングしながら積層し，ｎ形ＩnＧaＡs層の形成に
際してはＩnＡｓとＧaＡsを交互に超格子構造で積層す
ると共に，ＡlＡs層を積層する際に不純物としてＣをド
ーピングしながら積層する。また，ｐ形ＩnＡlＡs層の
形成に際してはＩnＡsとＡlＡsを交互に超格子構造で積
層すると共に，ＡlＡs層を積層する際に不純物としてＣ
をドーピングしながら積層し，ｎ形ＩnＡlＡs層の形成
に際してはＩnＡsとＡlＡsを交互に超格子構造で積層す
ると共に，ＩnＡs層を積層する際に不純物としてＣをド
ーピングしながら積層する。そして，絶縁層の形成に際
しては各層の絶縁領域に水素イオンを注入する。
層を形成すると共に，絶縁化特性のよい絶縁層を形成す
る。 【構成】 ＩnＧaＡsおよびＩnＡlＡsを積層した化合物
半導体装置の製造方法において，ｐ形ＩnＧaＡs層の形
成に際してはＩnＡsとＧaＡsを交互に超格子構造で積層
すると共に，ＧaＡs層を積層する際に不純物としてＣを
ドーピングしながら積層し，ｎ形ＩnＧaＡs層の形成に
際してはＩnＡｓとＧaＡsを交互に超格子構造で積層す
ると共に，ＡlＡs層を積層する際に不純物としてＣをド
ーピングしながら積層する。また，ｐ形ＩnＡlＡs層の
形成に際してはＩnＡsとＡlＡsを交互に超格子構造で積
層すると共に，ＡlＡs層を積層する際に不純物としてＣ
をドーピングしながら積層し，ｎ形ＩnＡlＡs層の形成
に際してはＩnＡsとＡlＡsを交互に超格子構造で積層す
ると共に，ＩnＡs層を積層する際に不純物としてＣをド
ーピングしながら積層する。そして，絶縁層の形成に際
しては各層の絶縁領域に水素イオンを注入する。
Description
【０００１】
【産業上の利用分野】本発明はＩnＧaＡsやＩnＡlＡsを
積層した化合物半導体装置の製造方法において，ｎ形，
ｐ形および絶縁層の形成方法に関するものである。
積層した化合物半導体装置の製造方法において，ｎ形，
ｐ形および絶縁層の形成方法に関するものである。
【０００２】
【従来の技術】従来ＭＢＥ装置を用いてＩＩＩーＶ族系
半導体基板に同族の層を積層してｐまたはｎ層を形成す
る場合，一般に不純物としてはｐ層の場合Ｂeが用いら
れ，ｎ層の場合はＳｉが用いられる。そしてｐ層形成に
際しＢｅを高濃度にドーピングしようとすると， １） 異常拡散を起こす。 ２） ＢｅはＩＩＩ−Ｖ族に対して原子半径が小さすぎ
る為格子歪みが発生する。そのため高ドープ領域での移
動度の極端な低下を招く。 ３） Ｂｅは毒性が極めて強い。等の欠点がある。
半導体基板に同族の層を積層してｐまたはｎ層を形成す
る場合，一般に不純物としてはｐ層の場合Ｂeが用いら
れ，ｎ層の場合はＳｉが用いられる。そしてｐ層形成に
際しＢｅを高濃度にドーピングしようとすると， １） 異常拡散を起こす。 ２） ＢｅはＩＩＩ−Ｖ族に対して原子半径が小さすぎ
る為格子歪みが発生する。そのため高ドープ領域での移
動度の極端な低下を招く。 ３） Ｂｅは毒性が極めて強い。等の欠点がある。
【０００３】一般にｐ形ドーパントとして要求されるも
のとして次のことが考えられる。 １） 低濃度（〜１０16ｃｍー3）から高濃度（〜１０19
ｃｍー3）まで制御性良く，安定したドーピングが得られ
ること。 ２） 化合物半導体中の拡散が小さく偏析等が発生しな
いこと。 ３） 結晶性の良いｐ層が形成できること。 以上の条件を満たすｐ形不純物としてはＭＯＣＶＤ（Me
taloganic CｈemicalVapor Deposition）において近
年注目されているカーボンがあげられる。カーボンは拡
散係数が小さく，ＭＯＣＤＶＤで報告されているように
高濃度（〜１０ 20ｃｍー3）のハイドーズが可能である。
更にカーボンのアクセプタレベルはシャロー（〜２０ｍ
ｅＶ）である為，原理的に良好なｐ層を形成することが
可能である。
のとして次のことが考えられる。 １） 低濃度（〜１０16ｃｍー3）から高濃度（〜１０19
ｃｍー3）まで制御性良く，安定したドーピングが得られ
ること。 ２） 化合物半導体中の拡散が小さく偏析等が発生しな
いこと。 ３） 結晶性の良いｐ層が形成できること。 以上の条件を満たすｐ形不純物としてはＭＯＣＶＤ（Me
taloganic CｈemicalVapor Deposition）において近
年注目されているカーボンがあげられる。カーボンは拡
散係数が小さく，ＭＯＣＤＶＤで報告されているように
高濃度（〜１０ 20ｃｍー3）のハイドーズが可能である。
更にカーボンのアクセプタレベルはシャロー（〜２０ｍ
ｅＶ）である為，原理的に良好なｐ層を形成することが
可能である。
【０００４】従来，ベルジャー内等に残存するカーボン
は，高純度エピタキシャル成長における汚染源のひとつ
として敬遠されていた。特にＭＯＣＶＤではメタル基か
ら生じるカーボンが大きな問題となっていた。しかし，
近年になってカーボンのｐ形不純物としての優れた性質
に着目し，カーボンを積極的に取り込むことによりｐ層
を形成しようとする研究がなされている。その中でもＭ
ＯＣＶＤによってＩＩＩ族ガスソースとしてＴＭＧ（Ｇ
a（ＣＨ3）3）を用いることによるｐ形ドーピング技術
はほぼ完成の域に達し，１０20ｃｍー3程度の高濃度まで
安定したドーピングが可能なことが報告されている。こ
れらの報告によってｐ形不純物としてのカーボンの優位
性が広く実証されている。
は，高純度エピタキシャル成長における汚染源のひとつ
として敬遠されていた。特にＭＯＣＶＤではメタル基か
ら生じるカーボンが大きな問題となっていた。しかし，
近年になってカーボンのｐ形不純物としての優れた性質
に着目し，カーボンを積極的に取り込むことによりｐ層
を形成しようとする研究がなされている。その中でもＭ
ＯＣＶＤによってＩＩＩ族ガスソースとしてＴＭＧ（Ｇ
a（ＣＨ3）3）を用いることによるｐ形ドーピング技術
はほぼ完成の域に達し，１０20ｃｍー3程度の高濃度まで
安定したドーピングが可能なことが報告されている。こ
れらの報告によってｐ形不純物としてのカーボンの優位
性が広く実証されている。
【０００５】
【発明が解決しようとする課題】しかしながら，超高真
空下で結晶成長を行うＭＢＥにおいては，例えばＩnＧ
ａＡsにカーボンをドーピングするとＣがＡsサイト（格
子点）に入るだけでなくＩｎサイトにも入るためアクセ
プタとドナーが打ち消し（補償）あって安定した高純度
ドーピングが行われないという問題があった。また，た
とえばｐ形ＩnＧaＡsの上にｎ形のＩnＧaＡsを積層する
ような場合，２種類のドーパントを用意しなければなら
ないという問題があった。更に例えばプレーナ状に複数
のＩnＧａＡsに素子が形成され，それぞれの素子を分離
するために分離領域に水素イオンを注入するような場
合，バルクドープのＩnＧａＡsでは絶縁化特性が悪いと
いう問題があった。
空下で結晶成長を行うＭＢＥにおいては，例えばＩnＧ
ａＡsにカーボンをドーピングするとＣがＡsサイト（格
子点）に入るだけでなくＩｎサイトにも入るためアクセ
プタとドナーが打ち消し（補償）あって安定した高純度
ドーピングが行われないという問題があった。また，た
とえばｐ形ＩnＧaＡsの上にｎ形のＩnＧaＡsを積層する
ような場合，２種類のドーパントを用意しなければなら
ないという問題があった。更に例えばプレーナ状に複数
のＩnＧａＡsに素子が形成され，それぞれの素子を分離
するために分離領域に水素イオンを注入するような場
合，バルクドープのＩnＧａＡsでは絶縁化特性が悪いと
いう問題があった。
【０００６】本発明は上記従来技術の問題を解決するた
めになされたもので，一つのドーパントを用いてｐ形お
よびｎ形の層を形成すると共に，絶縁化特性のよい絶縁
層を形成するためのＩＩＩ−Ｖ族系化合物半導体装置の
製造方法を提供することを目的とする。
めになされたもので，一つのドーパントを用いてｐ形お
よびｎ形の層を形成すると共に，絶縁化特性のよい絶縁
層を形成するためのＩＩＩ−Ｖ族系化合物半導体装置の
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明の方法は，請求項１においては，ＩnＧaＡsを
積層した化合物半導体装置の製造方法において，ｐ形Ｉ
nＧaＡs層の形成に際してはＩnＡsとＧaＡsを交互に超
格子構造で積層すると共に，ＧaＡs層を積層する際に不
純物としてＣをドーピングしながら積層することを特徴
とするものであり，請求項２においてはＩnＧaＡsを積
層した化合物半導体装置の製造方法において，ｎ形Ｉn
ＧaＡs層の形成に際してはＩnＡsとＧaＡsを交互に超格
子構造で積層すると共に，ＩnＡs層を積層する際に不純
物としてＣをドーピングしながら積層することを特徴と
するものであり，請求項３においてはＩnＡlＡsを積層
した化合物半導体装置の製造方法において，ｐ形ＩnＡl
Ａs層の形成に際してはＩnＡsとＡlＡsを交互に超格子
構造で積層すると共に，ＡlＡs層を積層する際に不純物
としてＣをドーピングしながら積層することを特徴とす
るものであり，請求項４においてはＩnＡlＡsを積層し
た化合物半導体装置の製造方法において，ｎ形ＩnＡlＡ
s層の形成に際してはＩnＡsとＡlＡsを交互に超格子構
造で積層すると共に，ＩnＡs層を積層する際に不純物と
してＣをドーピングしながら積層することを特徴とする
ものであり，請求項５においてはＩnＧaＡsを積層した
化合物半導体装置の製造方法において，絶縁層の形成に
際しては前記請求項１および２記載の方法によりｐ形お
よびｎ形層を形成し，前記各層の絶縁領域に水素イオン
を注入することを特徴とするものである。
に本発明の方法は，請求項１においては，ＩnＧaＡsを
積層した化合物半導体装置の製造方法において，ｐ形Ｉ
nＧaＡs層の形成に際してはＩnＡsとＧaＡsを交互に超
格子構造で積層すると共に，ＧaＡs層を積層する際に不
純物としてＣをドーピングしながら積層することを特徴
とするものであり，請求項２においてはＩnＧaＡsを積
層した化合物半導体装置の製造方法において，ｎ形Ｉn
ＧaＡs層の形成に際してはＩnＡsとＧaＡsを交互に超格
子構造で積層すると共に，ＩnＡs層を積層する際に不純
物としてＣをドーピングしながら積層することを特徴と
するものであり，請求項３においてはＩnＡlＡsを積層
した化合物半導体装置の製造方法において，ｐ形ＩnＡl
Ａs層の形成に際してはＩnＡsとＡlＡsを交互に超格子
構造で積層すると共に，ＡlＡs層を積層する際に不純物
としてＣをドーピングしながら積層することを特徴とす
るものであり，請求項４においてはＩnＡlＡsを積層し
た化合物半導体装置の製造方法において，ｎ形ＩnＡlＡ
s層の形成に際してはＩnＡsとＡlＡsを交互に超格子構
造で積層すると共に，ＩnＡs層を積層する際に不純物と
してＣをドーピングしながら積層することを特徴とする
ものであり，請求項５においてはＩnＧaＡsを積層した
化合物半導体装置の製造方法において，絶縁層の形成に
際しては前記請求項１および２記載の方法によりｐ形お
よびｎ形層を形成し，前記各層の絶縁領域に水素イオン
を注入することを特徴とするものである。
【０００８】
【作用】ＧaＡsおよびＡlＡsにＣをドーピングするとｐ
形となり，ＩnＡsにＣをドーピングするとｎ形となる。
また，超格子構造で形成した層にはフレンケル欠陥が深
く形成されるので，絶縁特性が向上する。
形となり，ＩnＡsにＣをドーピングするとｎ形となる。
また，超格子構造で形成した層にはフレンケル欠陥が深
く形成されるので，絶縁特性が向上する。
【０００９】
【実施例】以下図面を用いて本発明を説明する。図１は
本発明の請求項１および２の製造方法により作製したＩ
ＩＩーＶ族半導体装置の一実施例を示す構成図である。
図において１はInＰからなる半絶縁性基板，２はたとえ
ば０．２〜０．５μｍ程度の厚さに形成されたバッファ
層，Ａは超格子構造からなるｐ形ＩnＧaＡs，Ｂは超格
子構造からなるｎ形ＩnＧaＡsである。
本発明の請求項１および２の製造方法により作製したＩ
ＩＩーＶ族半導体装置の一実施例を示す構成図である。
図において１はInＰからなる半絶縁性基板，２はたとえ
ば０．２〜０．５μｍ程度の厚さに形成されたバッファ
層，Ａは超格子構造からなるｐ形ＩnＧaＡs，Ｂは超格
子構造からなるｎ形ＩnＧaＡsである。
【００１０】図２は図１に示す超格子層Ａの拡大図であ
り，Ａ1は数十オングストローム（例えば１０〜３０オ
ングストローム）の厚さに形成されたＩnＡs層，Ａ2は
同じく数十オングストロームの厚さに形成されたＧaＡs
層である。これらの層は交互に数十層に形成する。な
お，これらの各層はＭＢＥ（分子線エピタキシャル成長
装置）を用いて積層するが，ＧaＡsの成長に際しては不
純物として高濃度（例えば１０20ｃｍ-3程度）のＣを加
える。上記の方法によれば，ＧaＡs層が確実にｐ形とな
り，積層したＩnＡsとＧaＡs層はｐ形ＩnＧaＡsとな
る。
り，Ａ1は数十オングストローム（例えば１０〜３０オ
ングストローム）の厚さに形成されたＩnＡs層，Ａ2は
同じく数十オングストロームの厚さに形成されたＧaＡs
層である。これらの層は交互に数十層に形成する。な
お，これらの各層はＭＢＥ（分子線エピタキシャル成長
装置）を用いて積層するが，ＧaＡsの成長に際しては不
純物として高濃度（例えば１０20ｃｍ-3程度）のＣを加
える。上記の方法によれば，ＧaＡs層が確実にｐ形とな
り，積層したＩnＡsとＧaＡs層はｐ形ＩnＧaＡsとな
る。
【００１１】図３は本発明の請求項２に関するものであ
り，図１に示す超格子構造のＢ層の拡大図である。Ａ層
と同様にＢ1は数十オングストローム（例えば１０〜３
０オングストローム）の厚さに形成されたＩnＡs層，Ａ
2は同じく数十オングストロームの厚さに形成されたＧa
Ａs層である。これらの層はＭＢＥを用いて交互に数十
層に形成するが，ＩnＡsの成長に際しては不純物として
高濃度（１０20ｃｍ-3程度）のＣを加える。この方法に
よればＢ層は確実にｎ形となり，積層したＩnＡsとＧa
Ａs層はｎ形ＩnＧaＡsとなる。
り，図１に示す超格子構造のＢ層の拡大図である。Ａ層
と同様にＢ1は数十オングストローム（例えば１０〜３
０オングストローム）の厚さに形成されたＩnＡs層，Ａ
2は同じく数十オングストロームの厚さに形成されたＧa
Ａs層である。これらの層はＭＢＥを用いて交互に数十
層に形成するが，ＩnＡsの成長に際しては不純物として
高濃度（１０20ｃｍ-3程度）のＣを加える。この方法に
よればＢ層は確実にｎ形となり，積層したＩnＡsとＧa
Ａs層はｎ形ＩnＧaＡsとなる。
【００１２】図４は本発明の請求項３および４の方法に
より作製したＩＩＩーＶ族半導体装置の一実施例を示す
構成図である。図において１はInＰからなる半絶縁性基
板，２はたとえば０．２〜０．５μｍ程度の厚さに形成
されたバッファ層，Ｃは超格子構造からなるｐ形ＩnＡl
Ａs，Ｄは超格子構造からなるｎ形ＩnＡlＡsである。図
５は本発明の請求項３に関する図４に示す超格子構造の
Ｄ層の拡大図である。Ｃ1は数十オングストローム（例
えば１０〜３０オングストローム）の厚さに形成された
ＩnＡs層，Ｃ2は同じく数十オングストロームの厚さに
形成されたＡlＡs層である。これらの層は交互に数十層
に形成する。そして前述と同様にＡlＡsの成長に際して
は不純物として高濃度のＣを加える。上記の方法によれ
ば，ＡlＡs層が確実にｐ形となり，積層したＩnＡsとＡ
lＡs層はｐ形ＩnＡlＡsとなる。
より作製したＩＩＩーＶ族半導体装置の一実施例を示す
構成図である。図において１はInＰからなる半絶縁性基
板，２はたとえば０．２〜０．５μｍ程度の厚さに形成
されたバッファ層，Ｃは超格子構造からなるｐ形ＩnＡl
Ａs，Ｄは超格子構造からなるｎ形ＩnＡlＡsである。図
５は本発明の請求項３に関する図４に示す超格子構造の
Ｄ層の拡大図である。Ｃ1は数十オングストローム（例
えば１０〜３０オングストローム）の厚さに形成された
ＩnＡs層，Ｃ2は同じく数十オングストロームの厚さに
形成されたＡlＡs層である。これらの層は交互に数十層
に形成する。そして前述と同様にＡlＡsの成長に際して
は不純物として高濃度のＣを加える。上記の方法によれ
ば，ＡlＡs層が確実にｐ形となり，積層したＩnＡsとＡ
lＡs層はｐ形ＩnＡlＡsとなる。
【００１３】図６は本発明の請求項４に関する図４に示
す超格子構造のＤ層の拡大図である。Ｃ層と同様にＤ1
は数十オングストロームの厚さに形成されたＩnＡs層，
Ｄ2は同じく数十オングストロームの厚さに形成された
ＡlＡs層である。これらの層は前述と同様に交互に数十
層積層して形成するが，ＩnＡsの成長に際しては不純物
として高濃度のＣを加える。この方法によればＤ層は確
実にｎ形となり，積層したＩnＡsとＡlＡs層はｎ形Ｉn
ＡlＡsとなる。
す超格子構造のＤ層の拡大図である。Ｃ層と同様にＤ1
は数十オングストロームの厚さに形成されたＩnＡs層，
Ｄ2は同じく数十オングストロームの厚さに形成された
ＡlＡs層である。これらの層は前述と同様に交互に数十
層積層して形成するが，ＩnＡsの成長に際しては不純物
として高濃度のＣを加える。この方法によればＤ層は確
実にｎ形となり，積層したＩnＡsとＡlＡs層はｎ形Ｉn
ＡlＡsとなる。
【００１４】なお，Ｃのドーピングはカーボンフィラメ
ントを使用し，カーボンの材質には比抵抗１０５０μΩ
／cmのHighーAtomicーGradeーCarbonを使用した。また，
フィラメントの形状は基板からみたフィラメント部の有
効面積が最大になるようなものとし，電力が効率よく供
給出来るように抵抗を１〜２Ω，投入パワーは数百ｗ程
度とした。
ントを使用し，カーボンの材質には比抵抗１０５０μΩ
／cmのHighーAtomicーGradeーCarbonを使用した。また，
フィラメントの形状は基板からみたフィラメント部の有
効面積が最大になるようなものとし，電力が効率よく供
給出来るように抵抗を１〜２Ω，投入パワーは数百ｗ程
度とした。
【００１５】図７は試作したカーボンフィラメントを用
いてＧaＡsへドーピングした結果を示すもので，フィラ
メント電流とキャリア濃度および移動度の関係を示す図
である。フィラメントに流す電流の値を制御することに
より，ＧaＡsの通常成長レート（〜１μm／ｈｏｕｒ）
および基板温度（６００〜６５０℃）でキャリア濃度〜
１０16cmー3の低濃度領域から４×１０19cmー3の高濃度領
域まで再現性良く安定したドーピングができていること
を示している。ドーパントとしてＭgを用いた場合と異
なり，６００〜６５０℃の比較的高い基板温度で結晶成
長を行うことができる為，表面モホロジーも極めて良好
である。また移動度に関しても高濃度域での異常な移動
度低下等の現象もなく安定した伝導特性を得ることがで
きる。なお，上述ではＧaＡsにＣを加えた例について説
明したがＡlＡsにＣをドーピングした場合も同様であ
る。
いてＧaＡsへドーピングした結果を示すもので，フィラ
メント電流とキャリア濃度および移動度の関係を示す図
である。フィラメントに流す電流の値を制御することに
より，ＧaＡsの通常成長レート（〜１μm／ｈｏｕｒ）
および基板温度（６００〜６５０℃）でキャリア濃度〜
１０16cmー3の低濃度領域から４×１０19cmー3の高濃度領
域まで再現性良く安定したドーピングができていること
を示している。ドーパントとしてＭgを用いた場合と異
なり，６００〜６５０℃の比較的高い基板温度で結晶成
長を行うことができる為，表面モホロジーも極めて良好
である。また移動度に関しても高濃度域での異常な移動
度低下等の現象もなく安定した伝導特性を得ることがで
きる。なお，上述ではＧaＡsにＣを加えた例について説
明したがＡlＡsにＣをドーピングした場合も同様であ
る。
【００１６】図８は本発明の請求項５に関する方法によ
り作製する半導体装置の途中の工程を示すものである。
図において横線で示すＡ，Ｂの部分は本発明の請求項
１，２により形成した，超格子のＩnＧaＡsからなる
ｐ，ｎ層である。ここでは，積層した層Ａ，Ｂの上にレ
ジスト５を塗布し，素子として残すべき部分を残してパ
ターニングを行う。次に，パターニングした部分を含む
基板の表面に水素イオン（Ｈ+）を注入し露出した部分
（Ｇ）の絶縁化を行う。なお，水素イオン注入は加速電
圧１６０Ｋｅｖ，注入量４×１０cm-2 程度であり，そ
の結果，良好なフレンケル欠陥が形成される。その結
果，Ｇ層を挟んで隣接した素子間の抵抗が１０ＭΩ以上
という実用上十分な分離特性を得ることが出来た。
り作製する半導体装置の途中の工程を示すものである。
図において横線で示すＡ，Ｂの部分は本発明の請求項
１，２により形成した，超格子のＩnＧaＡsからなる
ｐ，ｎ層である。ここでは，積層した層Ａ，Ｂの上にレ
ジスト５を塗布し，素子として残すべき部分を残してパ
ターニングを行う。次に，パターニングした部分を含む
基板の表面に水素イオン（Ｈ+）を注入し露出した部分
（Ｇ）の絶縁化を行う。なお，水素イオン注入は加速電
圧１６０Ｋｅｖ，注入量４×１０cm-2 程度であり，そ
の結果，良好なフレンケル欠陥が形成される。その結
果，Ｇ層を挟んで隣接した素子間の抵抗が１０ＭΩ以上
という実用上十分な分離特性を得ることが出来た。
【００１７】
【発明の効果】以上実施例と共に具体的に説明したよう
に本発明によれば，ＧaＡsおよびＡlＡsにＣをドーピン
グするとｐ形となり，ＩnＡsにＣをドーピングするとｎ
形となることに着目しＩnＧaＡsやＩnＡlＡs層を超格子
構造で形成した。その結果，一つのドーパントを用いて
ｐ形およびｎ形の層を形成することができ，アクセプタ
とドナーの補償がないので安定したＩＩＩーＶ族半導体
装置を実現することができる。更に，超格子構造のＩn
ＧaＡsは水素イオン注入によりフレンケル欠陥が良好に
形成されるので，絶縁化特性のよい絶縁層を形成するこ
とができる。
に本発明によれば，ＧaＡsおよびＡlＡsにＣをドーピン
グするとｐ形となり，ＩnＡsにＣをドーピングするとｎ
形となることに着目しＩnＧaＡsやＩnＡlＡs層を超格子
構造で形成した。その結果，一つのドーパントを用いて
ｐ形およびｎ形の層を形成することができ，アクセプタ
とドナーの補償がないので安定したＩＩＩーＶ族半導体
装置を実現することができる。更に，超格子構造のＩn
ＧaＡsは水素イオン注入によりフレンケル欠陥が良好に
形成されるので，絶縁化特性のよい絶縁層を形成するこ
とができる。
【図１】本発明の請求項１および２の製造方法により作
製したＩＩＩーＶ族半導体装置の一実施例を示す構成図
である。
製したＩＩＩーＶ族半導体装置の一実施例を示す構成図
である。
【図２】図１に示す超格子層Ａの拡大図である。
【図３】図１に示す超格子層Ｂの拡大図である。
【図４】本発明の請求項３および４の方法により作製し
たＩＩＩーＶ族半導体装置の一実施例を示す構成図であ
る。
たＩＩＩーＶ族半導体装置の一実施例を示す構成図であ
る。
【図５】図４に示す超格子層Ｃの拡大図である。
【図６】図４に示す超格子層Ｄの拡大図である。
【図７】フィラメント電流とキャリア濃度および移動度
の関係を示す図である。
の関係を示す図である。
【図８】本発明の請求項５に関する製作工程の途中の工
程を示す図である。
程を示す図である。
１ 基板（ＩnＰ） ２ バッファ層 ５ レジスト Ａ 超格子構造（ｐーＩnＧaＡs） Ｂ 超格子構造（ｎーＩnＧaＡs） Ｃ 超格子構造（ｐーＩnＡlＡs） Ｄ 超格子構造（ｎーＩnＡlＡs）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 暁 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (72)発明者 野々山 淳 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内
Claims (5)
- 【請求項１】 ＩnＧaＡsを積層した化合物半導体装置
の製造方法において，ｐ形ＩnＧaＡs層の形成に際して
はＩnＡsとＧaＡsを交互に超格子構造で積層すると共
に，ＧaＡs層を積層する際に不純物としてＣをドーピン
グしながら積層することを特徴とするＩＩＩ−Ｖ族系化
合物半導体装置の製造方法。 - 【請求項２】 ＩnＧaＡsを積層した化合物半導体装置
の製造方法において，ｎ形ＩnＧaＡs層の形成に際して
はＩnＡｓとＧaＡsを交互に超格子構造で積層すると共
に，ＩsＡs層を積層する際に不純物としてＣをドーピン
グしながら積層することを特徴とするＩＩＩ−Ｖ族系化
合物半導体装置の製造方法。 - 【請求項３】 ＩnＡlＡsを積層した化合物半導体装置
の製造方法において，ｐ形ＩnＡlＡs層の形成に際して
はＩnＡsとＡlＡsを交互に超格子構造で積層すると共
に，ＡlＡs層を積層する際に不純物としてＣをドーピン
グしながら積層することを特徴とするＩＩＩ−Ｖ族系化
合物半導体装置の製造方法。 - 【請求項４】 ＩnＡlＡsを積層した化合物半導体装置
の製造方法において，ｎ形ＩnＡlＡs層の形成に際して
はＩnＡsとＡlＡsを交互に超格子構造で積層すると共
に，ＩnＡs層を積層する際に不純物としてＣをドーピン
グしながら積層することを特徴とするＩＩＩ−Ｖ族系化
合物半導体装置の製造方法。 - 【請求項５】 ＩnＧaＡsを積層した化合物半導体装置
の製造方法において，絶縁層の形成に際しては前記請求
項１および２記載の方法によりｐ形およびｎ形層を形成
し，前記各層の絶縁領域に水素イオンを注入することを
特徴とするＩＩＩ−Ｖ族系化合物半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30065391A JPH05136397A (ja) | 1991-11-15 | 1991-11-15 | Ｉｉｉ−ｖ族系化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30065391A JPH05136397A (ja) | 1991-11-15 | 1991-11-15 | Ｉｉｉ−ｖ族系化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136397A true JPH05136397A (ja) | 1993-06-01 |
Family
ID=17887453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30065391A Pending JPH05136397A (ja) | 1991-11-15 | 1991-11-15 | Ｉｉｉ−ｖ族系化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136397A (ja) |
-
1991
- 1991-11-15 JP JP30065391A patent/JPH05136397A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5620907A (en) | Method for making a heterojunction bipolar transistor | |
| US5360986A (en) | Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method | |
| US6896731B1 (en) | P-type single crystal zinc-oxide having low resistivity and method for preparation thereof | |
| US5311055A (en) | Trenched bipolar transistor structures | |
| EP0779664A2 (en) | Apparatus comprising a heterojunction bipolar transistor | |
| US6765242B1 (en) | Npn double heterostructure bipolar transistor with ingaasn base region | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| US5177025A (en) | Method of fabricating an ultra-thin active region for high speed semiconductor devices | |
| JP2764966B2 (ja) | ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 | |
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| EP0249371A2 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| US6258685B1 (en) | Method of manufacturing hetero-junction bipolar transistor | |
| US6660623B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2013021024A (ja) | トランジスタ素子 | |
| US5793109A (en) | Structure of ohmic electrode for semiconductor by atomic layer doping | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| EP0903429B1 (en) | Process for producing heavily doped silicon | |
| EP0779652A2 (en) | Method for making a heterojunction bipolar transistor | |
| JPH05136397A (ja) | Ｉｉｉ−ｖ族系化合物半導体装置の製造方法 | |
| JPH02260628A (ja) | 半導体デバイスの製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| US6521504B1 (en) | Semiconductor device and method of fabricating the same | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| TWI906234B (zh) | 形成摻雜半導體層的方法 | |
| JP3357724B2 (ja) | 化合物半導体素子 |