JP3357724B2 - 化合物半導体素子 - Google Patents

化合物半導体素子

Info

Publication number
JP3357724B2
JP3357724B2 JP23311893A JP23311893A JP3357724B2 JP 3357724 B2 JP3357724 B2 JP 3357724B2 JP 23311893 A JP23311893 A JP 23311893A JP 23311893 A JP23311893 A JP 23311893A JP 3357724 B2 JP3357724 B2 JP 3357724B2
Authority
JP
Japan
Prior art keywords
layer
inas
type
carrier concentration
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23311893A
Other languages
English (en)
Other versions
JPH0794709A (ja
Inventor
守夫 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP23311893A priority Critical patent/JP3357724B2/ja
Publication of JPH0794709A publication Critical patent/JPH0794709A/ja
Application granted granted Critical
Publication of JP3357724B2 publication Critical patent/JP3357724B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、p形InP系III−V族
半導体素子のp形オーミック電極に関し、更に詳しく
は、接触抵抗を小さくすると共に、素子劣化を抑制した
オーミック電極に関する。
【0002】
【従来の技術】半導体素子において、オーミック電極の
接触抵抗を低くすることは重要な課題である。接触抵抗
を低くするには、電極金属の仕事関数と半導体の電子親
和力の差が小さくなるような電極金属にするか、バンド
ギャップエネルギの小さな半導体層を電極金属の下に設
けるかして、電極金属と半導体間の接触で生じる整流性
結合の障壁の高さを低くする方法と、電極金属と半導体
間の接触で生じる整流性結合の障壁幅を狭くしてトンネ
ル電流が流れるようにキャリヤ濃度の高い半導体を電極
金属の下に形成する方法とがある。
【0003】キャリヤ濃度の高い半導体層を電極金属の
下に設ける方法の場合は、p形不純物としZn、Mg、
Be等が用いられ、Zn金属はその中で最も多く用いら
れる金属である。例えば、バンドギャップエネルギ1.
34eVのInPにZn金属をドープした場合には、キャリ
ヤ濃度で2〜5×1018cm-3のものが得られている。図
4は、InPにZn拡散を行ったときの例で、深さ方向の
キャリヤ濃度を示した特性図である。 図中、□は1分
の拡散時間、〇は3分の拡散時間、△は10分の拡散時
間におけるキャリヤ濃度をプロットしたもので、■、
●、▲は、更に、Zn拡散後に窒素雰囲気中で470°
C、3分間アニールした後の特性を示したものである。
【0004】しかし、InxGa1-xAsyP1-yは、キャリヤ濃
度を1×1019cm-3以上にでき、格子定数をInPに整合
させるように組成、x、yを変化させてバンドギャップ
エネルギは0.74eV(x=0.53、y=1)まで小さ
くできる。このため、InP系III−V族半導体で作られ
る光、或いは電子素子のp形オーミック電極は、接触抵
抗を低減する手段として電極金属の下地にInP結晶と格
子定数が整合するようにエピタキシャル成長させたGa
を含むInxGa1-xAsyP1-yコンタクト層が設けられてい
る。
【0005】
【発明が解決しようとする課題】このような従来の構成
のオーミック電極は、コンタクト層にGaが必要で、更
に、格子整合するエピタキシャル成長の成長条件を求め
ておく必要があり、作りずらいという問題点があった。
また、コンタクト膜厚が厚いため、格子不整合による結
晶欠陥が発生し、素子特性が劣化するという問題点があ
った。
【0006】本発明は、このような点に鑑みてなされた
もので、薄膜のInAsZP1-Zをp形オーミックコンタクト
層に用いることにより、Ga原料を必要とせず、格子不
整合の大きい成長条件でもp形オーミックコンタクト層
を形成できるもので、p形オーミック電極の接触抵抗を
低減することができる化合物半導体素子を提供すること
を目的としている。
【0007】
【課題を解決するための手段】このような目的を達成す
るために本発明は、請求項1においては、p形InxGa1-x
AsyP1-y(x=0〜1、y=0〜1)層とこのp形InxGa1-xAsyP1-y
層上に積層されたp形InAsz P1-z(Z>0)層と、このIn
AszP1-z層上に金属を積層してオ−ミック電極を形成し
た化合物半導体素子において、前記p形InAszP1-z(Z>
0)層は一層でかつ、その組成比を一定とし、II族のp
形不純物をドープして、前記金属層とオ−ミック接合が
可能なトンネル電流が流れる程度の高いキャリア濃度を
有するとともに、前記p形InGa1-xAsyP1-y層との格子
不整合の差によって発生する歪による結晶欠陥が発生し
難い程度の厚さに形成したことを特徴とするものであ
る。
【0008】
【作用】InAszP1-z層は、格子不整合率1%程度でバン
ドキャップエネルギが1eV以下のコンタクト層とな
る。InAszP1-z(z=0.4)にZn拡散を行うとキャ
リヤ濃度の高い半導体が電極金属の下に形成することが
でき、接触抵抗を大幅に低減することができる。
【0009】
【実施例】以下、図面を用いて本発明の位置実施例を詳
細に説明する。図1は、本発明のオーミック電極の一実
施例を示した構成図である。この実施例では、p形InP
層上にInAszP1-zをコンタクト層として積層したものを
例に挙げて説明する。図中、1はInP層(即ち、InxGa
1-xAsyP1-yにおいて組成xが1でyが0の場合)、2
はInP層上に厚さ70nmで積層されたInAszP1-Z層、
3は電極金属Au4とInAszP1-z層2とを接続するため
のバインダ層となるAu−Zn合金膜である。
【0010】InAszP1-z層2は、V族原料にアルシン
(20%濃度のAsH3、水素希釈)とフォスフィン(4
0%濃度のPH3、水素希釈)を用い、In原料にトリメ
チル・インジュウム(TMI)を用い、温度680°C、圧
力40Torrで気相成長させる。気相成長されたInAszP
1-z層2上には、真空蒸着やスパッタリング等で厚さ5
0nmのAu−Zn合金膜が形成され、更に150nm
のAu膜が形成される。このように構成されたp形オー
ミック電極は、例えば320°Cで10秒間シンターが
行われ、完成となる。
【0011】図2は、p形オーミック電極のコンタクト
層としてInAszP1-zを用い場合のInAs z P 1-z の特性を示
した特性図であり、InAszP1-zに対する格子不整合率
(Δa/a)と、InAszP1-zの室温でのバンドキャップ
エネルギ(eV)の変化を示している。尚、成長反応
は、PHの一定流量(500sccm)、TMIの一定モ
ル流量下で行い、V族原料ガスのモル流量比;F
AsH3/(FAsH3+FPH3)のみを変化させるも
のとする。ここでの格子不整合率とバンドキャップエネ
ルギは、それぞれ二結晶X線ロッキングカーブ測定とフ
ォトルミネッセンスで得ている。
【0012】図から分かるように、格子不整合率1%程
度でバンドキャップエネルギが1eV以下のInAszP1-z
コンタクト層が得られることがわかる。
【0013】図3は、キャリヤ濃度の高い半導体層を電
極金属の下に設ける場合の例で、InAszP1-z(z=0.
4)にZn拡散を行ったときの深さ方向のキャリヤ濃度
を示した図である。尚、Zn源としてはジメチル亜鉛
(DMZ)を用い、500°Cで行い、熱拡散中にPの
分解による基板の破損を防ぐ為にPH3を流すものとす
る。
【0014】図中、□は1分の拡散時間、〇は3分の拡
散時間、△は10分の拡散時間におけるキャリヤ濃度を
プロットしたもので、■、●、▲は、更に、Zn拡散後
に窒素雰囲気中で470°C、3分間アニールした後の
特性を示したものである。
【0015】キャリヤ濃度1×1016cm-3以下である
アンドープn形のInAszP1-zにZnを拡散すると、キャ
リヤ濃度は、0.5〜1×1019cm-3になる。拡散
は、時間が長くなると拡散深さが深くなり、深さ方向の
キャリヤ濃度が増大する。アニールが行われると、更
に、キャリヤ濃度が増大するのは、Zn拡散中に生じる
水素によるZnアクセプターのパッシベーション効果等
の影響に因るものである。
【0016】このようにZn拡散されたInAszP1-z層2
上には、真空蒸着やスパッタリング等で厚さ50nmの
Au−Zn合金膜が形成され、更に150nmのAu膜
が形成される。このオーミック電極は、シンターによっ
てInAszP1-z層内にAu−Zn合金膜から更に、Znが
拡散され低接触抵抗のものとなる。
【0017】
【発明の効果】以上詳細に説明したように、本発明の化
合物半導体素子は、p形オーミックコンタクト層にInAs
zP1-zを用いることにより、バンドギャップエネルギを
小さくすることができ接触抵抗を大幅に低減することが
できる。また、p形オーミックコンタクト層のInAszP
1-z(z=0.4)にZnをドープして、キャリヤ濃度
の高い半導体を電極金属の下に形成することができ、接
触抵抗を大幅に低減することができる。尚、これらのコ
ンタクト層は、薄く形成することができるので結晶欠陥
の発生による素子特性の劣化がない。
【図面の簡単な説明】
【図1】本発明のオーミック電極の一実施例を示した構
成図である。
【図2】コンタクト層としてInAszP1-zを用い場合のp
形オーミック電極の特性を示した特性図である。
【図3】InAszP1-z(z=0.4)にZn拡散を行った
ときのキャリヤ濃度を示した図である。
【図4】従来例で、InPにZn拡散を行ったときのキャ
リヤ濃度を示した特性図である。
【符号の説明】
1 InP層 2 InAszP1-z層 3 Au−Zn合金膜 4 電極金属Au

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】p形InxGa1-xAsyP1-y(x=0〜1、y=0〜1)層
    とこのp形InxGa1-xAsyP1-y層上に積層されたp形InAsz
    P1-z(Z>0)層と、このInAszP1-z層上に金属を積層し
    てオ−ミック電極を形成した化合物半導体素子におい
    て、 前記p形InAszP1-z(Z>0)層は一層でかつ、その組成
    比を一定とし、II族のp形不純物をドープして、前記金
    属層とオ−ミック接合が可能なトンネル電流が流れる程
    度の高いキャリア濃度を有するとともに、前記p形In
    Ga1-xAsyP1-y層との格子不整合の差によって発生する歪
    による結晶欠陥が発生し難い程度の厚さに形成したこと
    を特徴とする化合物半導体素子。
JP23311893A 1993-09-20 1993-09-20 化合物半導体素子 Expired - Lifetime JP3357724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23311893A JP3357724B2 (ja) 1993-09-20 1993-09-20 化合物半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23311893A JP3357724B2 (ja) 1993-09-20 1993-09-20 化合物半導体素子

Publications (2)

Publication Number Publication Date
JPH0794709A JPH0794709A (ja) 1995-04-07
JP3357724B2 true JP3357724B2 (ja) 2002-12-16

Family

ID=16950050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23311893A Expired - Lifetime JP3357724B2 (ja) 1993-09-20 1993-09-20 化合物半導体素子

Country Status (1)

Country Link
JP (1) JP3357724B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298436B2 (ja) * 1996-12-26 2002-07-02 松下電器産業株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0794709A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
US6300558B1 (en) Lattice matched solar cell and method for manufacturing the same
US6504091B2 (en) Photoelectric converting device
US8193539B2 (en) Compound semiconductor device using SiC substrate and its manufacture
JP3760663B2 (ja) Iii族窒化物系化合物半導体素子の製造方法
US6849862B2 (en) III-V compound semiconductor device with an AlxByInzGa1-x-y-zN1-a-bPaAsb non-continuous quantum dot layer
US4591654A (en) Solar cells based on indium phosphide
WO2002097861A2 (en) Semiconductor device, semiconductor layer and production method thereof
US20020028565A1 (en) Method for growing p-type III-V compound material utilizing HVPE techniques
US20020030192A1 (en) III-V compounds semiconductor device with an AIxByInzGa1-x-y-zN non continuous quantum dot layer
US6559467B2 (en) P-n heterojunction-based structures utilizing HVPE grown III-V compound layers
US20020017650A1 (en) III-V compound semiconductor device with an InGaN1-x-yPxASy non-continuous quantum dot layer
US20020039806A1 (en) Method for growing p-n homojunction-based structures utilizing HVPE techniques
US7015515B2 (en) Group III nitride compound semiconductor device having a superlattice structure
US7867803B2 (en) Method of fabricating light emitting device and compound semiconductor wafer and light emitting device
JPH0964386A (ja) 多接合太陽電池
JP3357724B2 (ja) 化合物半導体素子
JP3250425B2 (ja) 化合物半導体ウエハ及び太陽電池
US20050179046A1 (en) P-type electrodes in gallium nitride-based light-emitting devices
US20100176373A1 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
JP2000068497A (ja) GaN系化合物半導体装置
US20020047135A1 (en) P-N junction-based structures utilizing HVPE grown III-V compound layers
JP3564811B2 (ja) 3族窒化物半導体発光素子
JP3348015B2 (ja) ノンアロイ用電極コンタクト層の作製方法
JP3561243B2 (ja) 化合物半導体の成長方法及び化合物半導体発光素子
JP3723314B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071004

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081004

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101004

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101004

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111004

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121004

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131004

Year of fee payment: 11