JPH05136283A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05136283A JPH05136283A JP3300139A JP30013991A JPH05136283A JP H05136283 A JPH05136283 A JP H05136283A JP 3300139 A JP3300139 A JP 3300139A JP 30013991 A JP30013991 A JP 30013991A JP H05136283 A JPH05136283 A JP H05136283A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- wiring
- wiring pattern
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】部品コスト、組立てコストおよび配線基板製作
用の金型のコストを低減でき、総コストを著しく低減し
得る半導体装置を提供する。 【構成】ＡｌＮ製絶縁基板上に配線パターン１２が形成
された配線基板１１と、この配線基板上に半田付けによ
り直接にマウントされた半導体素子１４と、この半導体
素子および前記配線パターンに対してボンディング接続
された金属細線１５と、前記配線基板上に搭載されて前
記配線パターンに半田付けされた電子部品１７，１８
と、上記配線基板の片面側を覆うように被せられたケー
ス１９とを具備することを特徴とする。
用の金型のコストを低減でき、総コストを著しく低減し
得る半導体装置を提供する。 【構成】ＡｌＮ製絶縁基板上に配線パターン１２が形成
された配線基板１１と、この配線基板上に半田付けによ
り直接にマウントされた半導体素子１４と、この半導体
素子および前記配線パターンに対してボンディング接続
された金属細線１５と、前記配線基板上に搭載されて前
記配線パターンに半田付けされた電子部品１７，１８
と、上記配線基板の片面側を覆うように被せられたケー
ス１９とを具備することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に配線基板上に半導体素子を搭載してケースを被せてな
る半導体装置に関する。
に配線基板上に半導体素子を搭載してケースを被せてな
る半導体装置に関する。
【０００２】
【従来の技術】図６は、従来の高電力型の自動車無線用
高周波増幅器を形成するモジュールに使用される半導体
装置の一例を示す平面図、図７は図６のＢ−Ｂ線に沿う
断面図、図８は図６のＣ−Ｃ線に沿う断面図である。図
９は、図７中の配線基板上の配線パターンおよび部品配
置の一部を示す平面図である。
高周波増幅器を形成するモジュールに使用される半導体
装置の一例を示す平面図、図７は図６のＢ−Ｂ線に沿う
断面図、図８は図６のＣ−Ｃ線に沿う断面図である。図
９は、図７中の配線基板上の配線パターンおよび部品配
置の一部を示す平面図である。
【０００３】図６乃至図９において、７０は銅製放熱板
であり、取付けネジ挿入用の切欠き部７０ａを有する。
７１はＡｌ2 Ｏ3 製絶縁基板上に例えばMoがメタライズ
されてなる配線パターン７２が形成された配線基板であ
り、上記銅製放熱板７０に半田付けされている。７３は
配線基板７１の切欠き部（角穴部の場合もある。）７１
ａに配置されて前記放熱板７０に半田付けされたヒート
スプレッダであり、熱伝導率の良いＢｅＯ、あるいは、
ＡｌＮがメタライズされている。７４はヒートスプレッ
ダ７３上に半田付けによりマウントされた高周波トラン
ジスタ（ペレット）である。このトランジスタ７４は前
記配線パターン７２に対して金属細線７５によりボンデ
ィング接続され、さらに、シリコーン系の樹脂７６が塗
布された状態で保護されている。７７および７８はチッ
プコンデンサおよびリード端子であり、配線基板７１上
に搭載され、半田リフロー法により配線パターン７２に
半田付けされている。そして、これらの部品が搭載され
た配線基板７１は、樹脂製のケース７９が被せられてい
る。この場合、上記ケース７９の側面の一部には前記リ
ード端子７８を貫通させて外部に突出させるための切欠
き部７９ａを有する。
であり、取付けネジ挿入用の切欠き部７０ａを有する。
７１はＡｌ2 Ｏ3 製絶縁基板上に例えばMoがメタライズ
されてなる配線パターン７２が形成された配線基板であ
り、上記銅製放熱板７０に半田付けされている。７３は
配線基板７１の切欠き部（角穴部の場合もある。）７１
ａに配置されて前記放熱板７０に半田付けされたヒート
スプレッダであり、熱伝導率の良いＢｅＯ、あるいは、
ＡｌＮがメタライズされている。７４はヒートスプレッ
ダ７３上に半田付けによりマウントされた高周波トラン
ジスタ（ペレット）である。このトランジスタ７４は前
記配線パターン７２に対して金属細線７５によりボンデ
ィング接続され、さらに、シリコーン系の樹脂７６が塗
布された状態で保護されている。７７および７８はチッ
プコンデンサおよびリード端子であり、配線基板７１上
に搭載され、半田リフロー法により配線パターン７２に
半田付けされている。そして、これらの部品が搭載され
た配線基板７１は、樹脂製のケース７９が被せられてい
る。この場合、上記ケース７９の側面の一部には前記リ
ード端子７８を貫通させて外部に突出させるための切欠
き部７９ａを有する。
【０００４】上記構造の半導体装置は、高電力型の高周
波トランジスタ７４の熱抵抗を小さくする目的で、高周
波トランジスタ７４をヒートスプレッダ７３上に半田付
けした後に銅製放熱板７０上に搭載している。
波トランジスタ７４の熱抵抗を小さくする目的で、高周
波トランジスタ７４をヒートスプレッダ７３上に半田付
けした後に銅製放熱板７０上に搭載している。
【０００５】従って、ヒートスプレッダ７３および銅製
放熱板７０を必要とし、部品点数および組立て工数が多
いので、部品コストおよび組立てコストが高くなる。し
かも、配線基板７１にヒートスプレッダ７３を収容する
ために切欠き部（あるいは角穴部）７１ａを設ける必要
があるので、配線基板製作用の金型（図示せず）として
穴抜き型が必要になり、金型のコストも高くなる。ま
た、銅製放熱板７０上にＡｌ2 Ｏ3 製の絶縁基板を半田
付けしており、放熱板７０の反りが発生する（例えば１
５０μｍ〜２００μｍに達する）ので、熱放散性が損な
われる。
放熱板７０を必要とし、部品点数および組立て工数が多
いので、部品コストおよび組立てコストが高くなる。し
かも、配線基板７１にヒートスプレッダ７３を収容する
ために切欠き部（あるいは角穴部）７１ａを設ける必要
があるので、配線基板製作用の金型（図示せず）として
穴抜き型が必要になり、金型のコストも高くなる。ま
た、銅製放熱板７０上にＡｌ2 Ｏ3 製の絶縁基板を半田
付けしており、放熱板７０の反りが発生する（例えば１
５０μｍ〜２００μｍに達する）ので、熱放散性が損な
われる。
【０００６】
【発明が解決しようとする課題】上記したように従来の
半導体装置は、部品点数および組立て工数が多いので、
部品コストおよび組立てコストが高くなり、しかも、配
線基板製作用の金型のコストも高くなるという問題があ
った。
半導体装置は、部品点数および組立て工数が多いので、
部品コストおよび組立てコストが高くなり、しかも、配
線基板製作用の金型のコストも高くなるという問題があ
った。
【０００７】本発明は上記の問題点を解決すべくなされ
たもので、部品コスト、組立てコストおよび配線基板製
作用の金型のコストを低減でき、総コストを著しく低減
し得る半導体装置を提供することを目的とする。
たもので、部品コスト、組立てコストおよび配線基板製
作用の金型のコストを低減でき、総コストを著しく低減
し得る半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
ＡｌＮ製絶縁基板上に配線パターンが形成された配線基
板と、この配線基板上に半田付けにより直接にマウント
された半導体素子と、この半導体素子および前記配線パ
ターンに対してボンディング接続された金属細線と、前
記配線基板上に搭載されて前記配線パターンに半田付け
された前記半導体素子以外の電子部品と、上記配線基板
の片面側を覆うように被せられたケースとを具備するこ
とを特徴とする。
ＡｌＮ製絶縁基板上に配線パターンが形成された配線基
板と、この配線基板上に半田付けにより直接にマウント
された半導体素子と、この半導体素子および前記配線パ
ターンに対してボンディング接続された金属細線と、前
記配線基板上に搭載されて前記配線パターンに半田付け
された前記半導体素子以外の電子部品と、上記配線基板
の片面側を覆うように被せられたケースとを具備するこ
とを特徴とする。
【０００９】
【作用】高い熱伝導率を有するＡｌＮ製絶縁基板上に配
線パターンが形成された配線基板上に半田付けにより直
接に半導体素子をマウントし、しかも、配線基板の裏面
側をケースから露出させて放熱板を兼用させているの
で、半導体素子の熱抵抗を小さくすることが可能にな
る。
線パターンが形成された配線基板上に半田付けにより直
接に半導体素子をマウントし、しかも、配線基板の裏面
側をケースから露出させて放熱板を兼用させているの
で、半導体素子の熱抵抗を小さくすることが可能にな
る。
【００１０】従って、従来例の半導体装置で必要とした
ヒートスプレッダおよび銅製放熱板を省略でき、部品点
数および組立て工数が少ないので部品コストおよび組立
てコストを低減できる。
ヒートスプレッダおよび銅製放熱板を省略でき、部品点
数および組立て工数が少ないので部品コストおよび組立
てコストを低減できる。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１２】図１は、本発明の一実施例に係る高電力型
の自動車無線用高周波増幅器を形成するモジュールに使
用される半導体装置の一例を示す平面図、図２は図１の
Ｂ−Ｂ線に沿う断面図、図３は図１のＣ−Ｃ線に沿う断
面図である。図４は、図２中の配線基板上の配線パター
ンおよび部品配置の一部を示す平面図である。図５は、
図２の一部を取り出して拡大して示す断面図である。
の自動車無線用高周波増幅器を形成するモジュールに使
用される半導体装置の一例を示す平面図、図２は図１の
Ｂ−Ｂ線に沿う断面図、図３は図１のＣ−Ｃ線に沿う断
面図である。図４は、図２中の配線基板上の配線パター
ンおよび部品配置の一部を示す平面図である。図５は、
図２の一部を取り出して拡大して示す断面図である。
【００１３】図１乃至図５において、１１はＡｌＮ製絶
縁基板上に配線パターン１２やボンディングパッド１３
などが形成された配線基板であり、切欠き部や角穴部の
ない方形状を有する。上記ＡｌＮ製絶縁基板は、Ａｌ2
Ｏ3 製絶縁基板の１０倍程度の高い熱伝導率ｋ＝２００
Ｗ／ｍＫを有する。上記配線パターン１２は、銅厚膜印
刷焼成法により形成され、最小幅０．２ｍｍが実現され
ている。また、上記ボンディングパッド１３は、金厚膜
印刷焼成法により形成されている。１４は上記配線基板
１１上に半田付けにより直接にマウントされた高周波ト
ランジスタ（ペレット）である。このトランジスタ１４
は配線パターン１２に対して金属細線（例えば金線）１
５によりボンディング接続され、さらに、シリコーン系
の樹脂１６が塗布された状態で保護されている。１７お
よび１８はチップコンデンサおよびリード端子であり、
配線基板１１上に搭載され、半田リフロー法により配線
パターン１２に半田付けされている。
縁基板上に配線パターン１２やボンディングパッド１３
などが形成された配線基板であり、切欠き部や角穴部の
ない方形状を有する。上記ＡｌＮ製絶縁基板は、Ａｌ2
Ｏ3 製絶縁基板の１０倍程度の高い熱伝導率ｋ＝２００
Ｗ／ｍＫを有する。上記配線パターン１２は、銅厚膜印
刷焼成法により形成され、最小幅０．２ｍｍが実現され
ている。また、上記ボンディングパッド１３は、金厚膜
印刷焼成法により形成されている。１４は上記配線基板
１１上に半田付けにより直接にマウントされた高周波ト
ランジスタ（ペレット）である。このトランジスタ１４
は配線パターン１２に対して金属細線（例えば金線）１
５によりボンディング接続され、さらに、シリコーン系
の樹脂１６が塗布された状態で保護されている。１７お
よび１８はチップコンデンサおよびリード端子であり、
配線基板１１上に搭載され、半田リフロー法により配線
パターン１２に半田付けされている。
【００１４】そして、これらの部品が搭載された配線基
板片面側を覆い、配線基板１１の外周端面を包み込むよ
うに、金属製あるいは樹脂製のケース１９が被せられて
いる。この場合、配線基板１１の裏面側の全面をケース
１９から露出させて放熱板を兼用させている。しかも、
配線基板１１の裏面側をケース１９の取付け面１９ａよ
りも若干（０．０２〜０．０５ｍｍ）突出させている。
また、上記ケース１９の側面の一部には前記リード端子
１８を貫通させて外部に突出させるための切欠き部１９
ｂを有し、ケース１９の周縁部の一部には取付けネジ挿
入用の切欠き部１９ｃを有する取付け片１９ｄが設けら
れている。また、ケース１９の内側周縁部と配線基板片
面側周縁部とはシリコーン系接着剤２０により貼付けら
れている。
板片面側を覆い、配線基板１１の外周端面を包み込むよ
うに、金属製あるいは樹脂製のケース１９が被せられて
いる。この場合、配線基板１１の裏面側の全面をケース
１９から露出させて放熱板を兼用させている。しかも、
配線基板１１の裏面側をケース１９の取付け面１９ａよ
りも若干（０．０２〜０．０５ｍｍ）突出させている。
また、上記ケース１９の側面の一部には前記リード端子
１８を貫通させて外部に突出させるための切欠き部１９
ｂを有し、ケース１９の周縁部の一部には取付けネジ挿
入用の切欠き部１９ｃを有する取付け片１９ｄが設けら
れている。また、ケース１９の内側周縁部と配線基板片
面側周縁部とはシリコーン系接着剤２０により貼付けら
れている。
【００１５】なお、前記高周波トランジスタ１４を配線
基板１１上にマウントするための半田２１は、高温半
田、例えば溶解温度が３５６℃のAu-Ge-Sbとか、２８０
℃のAu-Sn とか、３０９℃のPb-Sn-Ag等が用いられてい
る。また、前記コンデンサ１７およびリード端子１８を
配線基板１１上にマウントするための半田２２は、Pb-S
n 共晶半田のような溶解温度がほぼ１８３℃のものが用
いられている。次に、前記配線パターン１２およびボン
ディングパッド１３を形成する方法の一例を説明する。
基板１１上にマウントするための半田２１は、高温半
田、例えば溶解温度が３５６℃のAu-Ge-Sbとか、２８０
℃のAu-Sn とか、３０９℃のPb-Sn-Ag等が用いられてい
る。また、前記コンデンサ１７およびリード端子１８を
配線基板１１上にマウントするための半田２２は、Pb-S
n 共晶半田のような溶解温度がほぼ１８３℃のものが用
いられている。次に、前記配線パターン１２およびボン
ディングパッド１３を形成する方法の一例を説明する。
【００１６】まず、ＡｌＮを空気中で焼成して酸化させ
て表層にＡｌ2 Ｏ3 層を１〜２μｍ形成する。次に、金
ペーストをスクリーン印刷し、９００℃の空気中で焼成
してボンディングパッド１３を形成する。次に、銅ペー
ストをスクリーン印刷し、６００℃のＮ2 ガス中で焼成
して配線パターン１２を形成する。このようにして得た
配線基板は、銅粉末がガラス質により接着された層の上
（表層）にガラス質が存在するようになる。そこで、表
層のガラス質をエッチング除去して銅粉末面（銅パター
ン）を露出させるために、希フッ酸（ＨＦ）系酸により
ソフトエッチングする。これにより、前記したトランジ
スタ１４、チップコンデンサ１７およびリード端子１８
の半田付け性が良好になる。特に、前記したような高温
半田２１を用いてトランジスタ１４の半田付けを行う際
には、還元雰囲気（例えばＨ2 ガスを１０％以下含むＮ
2 ガス）中で作業温度３２０〜３３０℃で行うと、フラ
ックスを用いずに配線基板上に直付け可能になる。な
お、前記金属細線１５のボンディングは還元雰囲気中で
行う。
て表層にＡｌ2 Ｏ3 層を１〜２μｍ形成する。次に、金
ペーストをスクリーン印刷し、９００℃の空気中で焼成
してボンディングパッド１３を形成する。次に、銅ペー
ストをスクリーン印刷し、６００℃のＮ2 ガス中で焼成
して配線パターン１２を形成する。このようにして得た
配線基板は、銅粉末がガラス質により接着された層の上
（表層）にガラス質が存在するようになる。そこで、表
層のガラス質をエッチング除去して銅粉末面（銅パター
ン）を露出させるために、希フッ酸（ＨＦ）系酸により
ソフトエッチングする。これにより、前記したトランジ
スタ１４、チップコンデンサ１７およびリード端子１８
の半田付け性が良好になる。特に、前記したような高温
半田２１を用いてトランジスタ１４の半田付けを行う際
には、還元雰囲気（例えばＨ2 ガスを１０％以下含むＮ
2 ガス）中で作業温度３２０〜３３０℃で行うと、フラ
ックスを用いずに配線基板上に直付け可能になる。な
お、前記金属細線１５のボンディングは還元雰囲気中で
行う。
【００１７】上記実施例の半導体装置によれば、高い熱
伝導率を有するＡｌＮ製絶縁基板上に配線パターン１２
が形成された配線基板１１上に半田付けにより直接に高
周波トランジスタ１４をマウントし、しかも、配線基板
１１の裏面側をケース１９から露出させて放熱板を兼用
させている。これにより、高電力型の高周波トランジス
タ１４の熱抵抗を、従来例と同様のほぼ１．０℃／Ｗ程
度に小さくすることが可能になる。
伝導率を有するＡｌＮ製絶縁基板上に配線パターン１２
が形成された配線基板１１上に半田付けにより直接に高
周波トランジスタ１４をマウントし、しかも、配線基板
１１の裏面側をケース１９から露出させて放熱板を兼用
させている。これにより、高電力型の高周波トランジス
タ１４の熱抵抗を、従来例と同様のほぼ１．０℃／Ｗ程
度に小さくすることが可能になる。
【００１８】従って、従来例の半導体装置で必要とした
ヒートスプレッダおよび銅製放熱板を省略でき、部品点
数および組立て工数が少ないので部品コストおよび組立
てコストを低減できる。
ヒートスプレッダおよび銅製放熱板を省略でき、部品点
数および組立て工数が少ないので部品コストおよび組立
てコストを低減できる。
【００１９】しかも、配線基板１１にヒートスプレッダ
を収容するために切欠き部あるいは角穴部を設ける必要
がなくなるので、配線基板製作用の金型として穴抜き型
が不要ないわゆるチョコレートブレークライン用の金型
で済み、金型のコストも低減できる。
を収容するために切欠き部あるいは角穴部を設ける必要
がなくなるので、配線基板製作用の金型として穴抜き型
が不要ないわゆるチョコレートブレークライン用の金型
で済み、金型のコストも低減できる。
【００２０】また、放熱板兼用の配線基板１１の反り
が、従来例（１５０μｍ〜２００μｍ）と比べて著しく
小さく（例えば５０μｍ程度）になるので、熱放散性が
損なわれることがない。
が、従来例（１５０μｍ〜２００μｍ）と比べて著しく
小さく（例えば５０μｍ程度）になるので、熱放散性が
損なわれることがない。
【００２１】しかも、配線基板１１の裏面をケース１９
の取付け面１９ａよりも若干突出させているので、ケー
ス１９を電子機器のモジュール取付け面に取付けた時に
配線基板１１の裏面がモジュール取付け面に確実に密着
するようになり、放熱効果が確実に得られる。
の取付け面１９ａよりも若干突出させているので、ケー
ス１９を電子機器のモジュール取付け面に取付けた時に
配線基板１１の裏面がモジュール取付け面に確実に密着
するようになり、放熱効果が確実に得られる。
【００２２】なお、前記配線パターン１２として、銅厚
膜印刷焼成法により形成された銅パターンを用いること
により、従来例のMoメタライズ配線を用いた場合と比べ
て、配線抵抗が小さく、高周波増幅器の特性（例えば出
力レベル）が向上する。
膜印刷焼成法により形成された銅パターンを用いること
により、従来例のMoメタライズ配線を用いた場合と比べ
て、配線抵抗が小さく、高周波増幅器の特性（例えば出
力レベル）が向上する。
【００２３】また、前記配線パターン１２は、前記した
ような銅厚膜印刷焼成法に限らず、その他の方法、例え
ば銅直接接合（ＤＢＣ）法により形成するようにしても
よい。
ような銅厚膜印刷焼成法に限らず、その他の方法、例え
ば銅直接接合（ＤＢＣ）法により形成するようにしても
よい。
【００２４】上記ＤＢＣ法を用いる場合には、ＡｌＮを
空気中で焼成して酸化させてＡｌ2Ｏ3 層を１〜２μｍ
形成し、この表面に０．２ｍｍの銅板をＤＢＣ法（例え
ば１０６５〜１０８５℃の炉内部のＮ2 ガス中を通過さ
せる方法）により貼り付け、これをパターンエッチング
する。
空気中で焼成して酸化させてＡｌ2Ｏ3 層を１〜２μｍ
形成し、この表面に０．２ｍｍの銅板をＤＢＣ法（例え
ば１０６５〜１０８５℃の炉内部のＮ2 ガス中を通過さ
せる方法）により貼り付け、これをパターンエッチング
する。
【００２５】
【発明の効果】上述したように本発明によれば、部品コ
スト、組立てコストおよび配線基板製作用の金型のコス
トを低減でき、総コストを著しく低減し得る半導体装置
を実現することができる。
スト、組立てコストおよび配線基板製作用の金型のコス
トを低減でき、総コストを著しく低減し得る半導体装置
を実現することができる。
【図１】本発明の一実施例に係る高電力型の自動車無線
用高周波増幅器を形成するモジュールに使用される半導
体装置の一例を示す平面図。
用高周波増幅器を形成するモジュールに使用される半導
体装置の一例を示す平面図。
【図２】図１のＢ−Ｂ線に沿う断面図。
【図３】図１のＣ−Ｃ線に沿う断面図。
【図４】図２中の配線基板上の配線パターンおよび部品
配置の一部を示す平面図。
配置の一部を示す平面図。
【図５】図２の一部を取り出して拡大して示す断面図。
【図６】従来の高電力型の自動車無線用高周波増幅器を
形成するモジュールに使用される半導体装置の一例を示
す平面図。
形成するモジュールに使用される半導体装置の一例を示
す平面図。
【図７】図６のＢ−Ｂ線に沿う断面図。
【図８】図６のＣ−Ｃ線に沿う断面図。
【図９】図７中の配線基板上の配線パターンおよび部品
配置の一部を示す平面図。
配置の一部を示す平面図。
１１…配線基板、１２…配線パターン、１３…ボンディ
ングパッド、１４…高周波トランジスタ、１５…金属細
線、１６…シリコーン系の樹脂、１７…チップコンデン
サ、１８…リード端子、１９…ケース、１９ａ…取付け
面、１９ｃ…取付けネジ挿入用の切欠き部、１９ｄ…取
付け片、２０…シリコーン系接着剤、２１…高温半田、
２２…半田。
ングパッド、１４…高周波トランジスタ、１５…金属細
線、１６…シリコーン系の樹脂、１７…チップコンデン
サ、１８…リード端子、１９…ケース、１９ａ…取付け
面、１９ｃ…取付けネジ挿入用の切欠き部、１９ｄ…取
付け片、２０…シリコーン系接着剤、２１…高温半田、
２２…半田。
Claims (6)
- 【請求項１】 ＡｌＮ製絶縁基板上に配線パターンが形
成された配線基板と、 この配線基板上に半田付けにより直接にマウントされた
半導体素子と、 この半導体素子および前記配線パターンに対してボンデ
ィング接続された金属細線と、 前記配線基板上に搭載されて前記配線パターンに半田付
けされた前記半導体素子以外の電子部品と、 上記配線基板の片面側を覆うように被せられたケースと
を具備することを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記配線基板は、切欠き部や角穴部のない方形状を有す
ることを特徴とする半導体装置。 - 【請求項３】 請求項１または２記載の半導体装置にお
いて、 前記ケースから露出している配線基板の裏面側はケース
の取付け面よりも突出していることを特徴とする半導体
装置。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
半導体装置において、 前記ＡｌＮ製絶縁基板は、ＡｌＮを空気中で焼成して酸
化させて表層にＡｌ2Ｏ3 層を形成したものであること
を特徴とする半導体装置。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
半導体装置において、 前記配線パターンは、銅厚膜印刷焼成法あるいは銅直接
接合法により形成されていることを特徴とする半導体装
置。 - 【請求項６】 請求項１乃至５のいずれか１項に記載の
半導体装置において、 前記ケースは、金属製あるいは樹脂製であり、周縁部の
一部には取付けネジ挿入用の切欠き部を有する取付け片
が設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300139A JPH05136283A (ja) | 1991-11-15 | 1991-11-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300139A JPH05136283A (ja) | 1991-11-15 | 1991-11-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136283A true JPH05136283A (ja) | 1993-06-01 |
Family
ID=17881210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300139A Pending JPH05136283A (ja) | 1991-11-15 | 1991-11-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192964A (ja) * | 2007-02-07 | 2008-08-21 | Denso Corp | 半導体チップの実装方法 |
-
1991
- 1991-11-15 JP JP3300139A patent/JPH05136283A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192964A (ja) * | 2007-02-07 | 2008-08-21 | Denso Corp | 半導体チップの実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3266505B2 (ja) | 多層回路基板 | |
| KR950000203B1 (ko) | 전력용 반도체 장치 | |
| JPH07101724B2 (ja) | 金属充填貫通孔を備えるセラミック基板及びその製造方法並びにハイブリッドマイクロ回路及び貫通孔に使用する複合金属 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| KR100203369B1 (ko) | 전력증폭모듈 | |
| JPH08107166A (ja) | 放熱用フィン | |
| JP2534881B2 (ja) | 気密封止回路装置 | |
| JPH05136283A (ja) | 半導体装置 | |
| JP3652102B2 (ja) | 電子回路モジュール | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JPH05327249A (ja) | 電子回路モジュール及びその製造方法 | |
| JP2789563B2 (ja) | 集積回路装置 | |
| JP2000077583A (ja) | 電子部品用パッケージおよびその製造方法 | |
| JPH11289037A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JP2000114442A (ja) | 電子部品用パッケージ | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002076213A (ja) | 半導体素子モジュール | |
| JP2001230350A (ja) | 放熱用金属板の製造方法 | |
| JP2000236034A (ja) | 電子部品用パッケージ | |
| JPH11297909A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ | |
| JP2798464B2 (ja) | 電力増幅モジュール構造 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP2000022057A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ |